一种用于芯片器件的防静电装置的制作方法

1.本实用新型涉及半导体器件技术领域，尤其涉及一种用于芯片器件的防静电装置。


背景技术：

2.静电放电(electro-staticdischarge,简称esd)事件常见于日常生活中，且一些较大放电可由人类感官检测到，较小放电不被人类感官所注意到，因为放电强度与发生放电的表面积的比率非常小。esd是芯片器件及其集成电路(integratedcircuit，简称ic)失效的主要因素，这是因为芯片器件或产品在制造、封装、测试及使用过程中均可能产生静电，当人们在不知情况的条件下，使这些物体相互接触，形成放电通路，从而导致产品功能失效，或永久性毁坏。随着计算机、通讯、汽车电子、航空航天工业和其他消费类系统领域的发展，对半导体芯片的尺寸和功耗的要求不断提高、即需要更小、更薄、更轻、高可靠、多功能、低功耗和低成本的芯片，在这种背景下三维封装技术应运而生。在二维封装技术的封装密度已达极限的情况下，更高密度的三维(3d)封装技术的优势不言而喻。
3.在相关技术中，在三维堆叠的集成电路系统封装时，不同芯片器件的抗静电能力不同，在三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力，为此，我们提出一种用于芯片器件的防静电装置。
4.本背景技术部分中公开的以上信息仅用于理解本发明构思的背景技术，并且因此，它可以包含不构成现有技术的信息。


技术实现要素：

5.本实用新型的目的在于提供一种用于芯片器件的防静电装置，以解决上述背景技术中提出的在三维堆叠的集成电路系统封装时，不同芯片器件的抗静电能力不同，在三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力的问题。
6.为了实现上述目的，本实用新型采用了如下技术方案：
7.一种用于芯片器件的防静电装置，包括si衬底、金属凸点、隔离沟槽和scr管，所述si衬底的内侧安装设置有纵向结构的scr管，所述scr管的左右两侧在si衬底上对称设置有隔离沟槽，所述隔离沟槽上下端贯通所述si衬底，所述隔离沟槽的外侧左端设置有第一tsv区，所述第一tsv区设置在si衬底内，所述第一tsv区的上下端贯通所述si衬底，所述隔离沟槽的外侧右端设置有第二tsv区，所述第二tsv区设置在si衬底内，所述第二tsv区的上下端贯通所述si衬底，所述第一tsv区和第二tsv区在si衬底上对称设置，所述第一tsv区的上端在si衬底内安装设置有第一互连线，所述第一互连线连接所述第一tsv区的第一端面和所述scr管，所述第二tsv区的下端在si衬底内安装设置有第二互连线，所述第二互连线连接所述第二tsv区的第二端面和所述scr管。
8.在一些实施例中，所述scr管包括n阱区、n阱接触区、p阱区和p阱接触区，所述n阱区上端面间隔设置有n阱接触区和阳极，所述n阱接触区和所述阳极通过第一互连线连接所
述第一tsv区的第一端面，所述p阱区上端面间隔设置有p阱接触区和阴极，所述p阱接触区和所述阴极通过第二互连线连接所述第二tsv区的第一端面。
9.在一些实施例中，所述第一tsv区的第二端面和第二tsv区的第一端面上设置有金属凸点，所述第一tsv区和第二tsv区内填充设置有多晶硅。
10.在一些实施例中，所述隔离沟槽、第一tsv区、第二tsv区的深度与所述si衬底的厚度相同，所述si衬底的厚度为400-500μm，所述si衬底的表面设置有si02绝缘层。
11.在一些实施例中，所述第一互连线和第二互连线围绕成螺旋状，所述金属凸点、第一互连线和第二互连线的材料选用金、银或铜中的一种。
12.在一些实施例中，所述scr管、所述第一tsv区的第一端面和第一互连线之间设置有钨插塞，所述第二tsv区的第一端面和第二互连线之间设置有钨插塞，所述第一tsv区和第二tsv区与所述金属凸点之间设置有钨插塞。
13.本实用新型的有益效果是：
14.本实用新型中，设置第一tsv区和第二tsv区，在第一tsv区和第二tsv区内侧安装设置有scr管，通过scr管实现系统的防静电功能，提高了芯片器件的抗静电能力，设置的tsv区，有效提高了芯片器件的大电流通过能力，同时在scr管左右两侧对称设置有上下贯通的隔离沟槽，能够具有较小的漏电电流和寄生电容。
附图说明
15.图1为本实用新型提出的一种用于芯片器件的防静电装置的主体示意图；
16.图2为本实用新型提出的一种用于芯片器件的防静电装置的scr管结构示意图。
17.图中：1是第一互连线，2是n阱接触区，3是n阱区，4是阳极，5是金属凸点，6是第二tsv区，7是scr管，8是第二互连线，9是阴极，10是p阱区，11是p阱接触区，12是隔离沟槽，13是si衬底，14是第一tsv区，15是钨插塞。
具体实施方式
18.下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。
19.需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该实用新型产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
20.在本实用新型的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。
21.参照图1、2，一种用于芯片器件的防静电装置，包括si衬底13、金属凸点5、隔离沟
槽12和scr管7，si衬底13的内侧安装设置有纵向结构的scr管7，scr管7的左右两侧在si衬底13上对称设置有隔离沟槽12，隔离沟槽12上下端贯通所述si衬底13，隔离沟槽12的外侧左端设置有第一tsv区14，第一tsv区14设置在si衬底13内，第一tsv区14的上下端贯通所述si衬底13，隔离沟槽12的外侧右端设置有第二tsv区6，第二tsv区6设置在si衬底13内，第二tsv区6的上下端贯通所述si衬底13，第一tsv区14和第二tsv区6在si衬底13上对称设置，第一tsv区14的上端在si衬底13内安装设置有第一互连线1，第一互连线1连接所述第一tsv区14的第一端面和所述scr管7，第二tsv区6的下端在si衬底13内安装设置有第二互连线8，第二互连线8连接所述第二tsv区6的第二端面和所述scr管7，第一tsv区14、第二tsv区6和si衬底13组成tsv转接板，提高装置整体的散热能力。
22.本实用新型的实施例具体实施时，如图1、2所示，scr管7包括n阱区3、n阱接触区2、p阱区10和p阱接触区11，n阱区3上端面间隔设置有n阱接触区2和阳极4，n阱接触区2和所述阳极4通过第一互连线1连接所述第一tsv区14的第一端面，p阱区10上端面间隔设置有p阱接触区11和阴极9，p阱接触区11和所述阴极9通过第二互连线8连接所述第二tsv区6的第一端面，通过设置的第一互连线1和第二互连线8来构成回路。
23.本实用新型的实施例具体实施时，如图1、2所示，第一tsv区14的第二端面和第二tsv区6的第一端面上设置有金属凸点5，第一tsv区14和第二tsv区6内填充设置有多晶硅，隔离沟槽12、第一tsv区14、第二tsv区6的深度与所述si衬底13的厚度相同，si衬底13的厚度为400-500μm，si衬底13的表面设置有si02绝缘层，防止si衬底13出现漏电现象。
24.本实用新型的实施例具体实施时，如图1、2所示，第一互连线1和第二互连线8围绕成螺旋状，金属凸点5、第一互连线1和第二互连线8的材料选用金、银或铜中的一种，scr管7、第一tsv区14的第一端面和第一互连线1之间设置有钨插塞15，第二tsv区6的第一端面和第二互连线8之间设置有钨插塞15，第一tsv区14和第二tsv区6与金属凸点5之间设置有钨插塞15，其中，si衬底13的掺杂类型为n型，厚度为400-500μm。
25.本实施例中，设置第一tsv区14和第二tsv区6，在第一tsv区14和第二tsv区6内侧安装设置有scr管7，通过scr管7实现系统的防静电功能，提高了芯片器件的抗静电能力，设置的tsv区，有效提高了芯片器件的大电流通过能力，同时在scr管7左右两侧对称设置有上下贯通的隔离沟槽12，能够具有较小的漏电电流和寄生电容。
26.以上所述，仅为本实用新型较佳的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，根据本实用新型的技术方案及其实用新型构思加以等同替换或改变，都应涵盖在本实用新型的保护范围之内。

技术特征：
1.一种用于芯片器件的防静电装置，包括si衬底(13)、金属凸点(5)、隔离沟槽(12)和scr管(7)，其特征在于：所述si衬底(13)的内侧安装设置有纵向结构的scr管(7)，所述scr管(7)的左右两侧在si衬底(13)上对称设置有隔离沟槽(12)，所述隔离沟槽(12)上下端贯通所述si衬底(13)，所述隔离沟槽(12)的外侧左端设置有第一tsv区(14)，所述第一tsv区(14)设置在si衬底(13)内，所述第一tsv区(14)的上下端贯通所述si衬底(13)，所述隔离沟槽(12)的外侧右端设置有第二tsv区(6)，所述第二tsv区(6)设置在si衬底(13)内，所述第二tsv区(6)的上下端贯通所述si衬底(13)，所述第一tsv区(14)和第二tsv区(6)在si衬底(13)上对称设置，所述第一tsv区(14)的上端在si衬底(13)内安装设置有第一互连线(1)，所述第一互连线(1)连接所述第一tsv区(14)的第一端面和所述scr管(7)，所述第二tsv区(6)的下端在si衬底(13)内安装设置有第二互连线(8)，所述第二互连线(8)连接所述第二tsv区(6)的第二端面和所述scr管(7)。2.根据权利要求1所述的一种用于芯片器件的防静电装置，其特征在于，所述scr管(7)包括n阱区(3)、n阱接触区(2)、p阱区(10)和p阱接触区(11)，所述n阱区(3)上端面间隔设置有n阱接触区(2)和阳极(4)，所述n阱接触区(2)和所述阳极(4)通过第一互连线(1)连接所述第一tsv区(14)的第一端面，所述p阱区(10)上端面间隔设置有p阱接触区(11)和阴极(9)，所述p阱接触区(11)和所述阴极(9)通过第二互连线(8)连接所述第二tsv区(6)的第一端面。3.根据权利要求1所述的一种用于芯片器件的防静电装置，其特征在于，所述第一tsv区(14)的第二端面和第二tsv区(6)的第一端面上设置有金属凸点(5)，所述第一tsv区(14)和第二tsv区(6)内填充设置有多晶硅。4.根据权利要求1所述的一种用于芯片器件的防静电装置，其特征在于，所述隔离沟槽(12)、第一tsv区(14)、第二tsv区(6)的深度与所述si衬底(13)的厚度相同，所述si衬底(13)的厚度为400-500μm，所述si衬底(13)的表面设置有si02绝缘层。5.根据权利要求1所述的一种用于芯片器件的防静电装置，其特征在于，所述第一互连线(1)和第二互连线(8)围绕成螺旋状，所述金属凸点(5)、第一互连线(1)和第二互连线(8)的材料选用金、银或铜中的一种。6.根据权利要求1所述的一种用于芯片器件的防静电装置，其特征在于，所述scr管(7)、所述第一tsv区(14)的第一端面和第一互连线(1)之间设置有钨插塞(15)，所述第二tsv区(6)的第一端面和第二互连线(8)之间设置有钨插塞(15)，所述第一tsv区(14)和第二tsv区(6)与所述金属凸点(5)之间设置有钨插塞(15)。

技术总结
本实用新型涉及半导体器件领域，尤其一种用于芯片器件的防静电装置，包括Si衬底、金属凸点和N阱区，Si衬底的内侧设置SCR管，SCR管的两侧设置隔离沟槽，隔离沟槽的外侧左端设置有第一TSV区，隔离沟槽的外侧右端设置有第二TSV区，第一TSV区的上端在Si衬底内安装设置有第一互连线，第一互连线连接所述第一TSV区的第一端面和所述SCR管，第二TSV区的下端在Si衬底内安装设置有第二互连线，第二互连线连接所述第二TSV区的第二端面和所述SCR管,本实用新型的有益效果是设置SCR管，通过SCR管实现系统的防静电功能，提高了芯片器件的抗静电能力，设置的TSV区提高了芯片器件的大电流通过能力。置的TSV区提高了芯片器件的大电流通过能力。置的TSV区提高了芯片器件的大电流通过能力。


技术研发人员：罗运标 张海威 刘肖旺 王文亮 徐梦凌
受保护的技术使用者：江苏卓宝智造科技有限公司
技术研发日：2023.02.14
技术公布日：2023/8/17