硫族化物存储器装置组合物的制作方法

硫族化物存储器装置组合物
1.交叉引用
2.本专利申请案要求由柯林斯(collins)等人于2022年2月21日提交的标题为“硫族化物存储器装置组合物(chalcogenide memory device compositions)”的第17/676,708号美国专利申请案的优先权，所述美国专利申请案转让给其受让人，并且以引用的方式明确地并入本文中。
技术领域
3.技术领域涉及硫族化物存储器装置组合物。


背景技术：

4.存储器装置广泛用于将信息存储在例如计算机、用户装置、无线通信装置、相机、数字显示器等各种电子装置中。通过将存储器装置内的存储器单元编程为各种状态来存储信息。例如，二进制存储器单元可经编程为两种支持状态中的一种，通常由逻辑1或逻辑0标示。在一些实例中，单个存储器单元可支持多于两种状态，所述状态中的任一种可以被存储。为了存取由存储器装置存储的信息，组件可读取(例如，感测、检测、检索、标识、确定、评估)存储器装置内的一或多个存储器单元的状态。为了存储信息，组件可将存储器装置内的一或多个存储器单元写入(例如，编程、设置、指配)到对应状态。
5.存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、同步动态ram(sdram)、静态ram(sram)、铁电ram(feram)、磁性ram(mram)、电阻式ram(rram)、快闪存储器、相变存储器(pcm)、3维交叉点存储器(3d交叉点)、“或非”(nor)和“与非”(nand)存储器装置等。可在易失性配置或非易失性配置方面描述存储器装置。除非由外部电源周期性地刷新，否则易失性存储器单元(例如，dram)可能会随着时间推移而丢失其经编程状态。非易失性存储器单元(例如，nand)即使在不存在外部电源的情况下仍可以在很长一段时间内维持其经编程状态。


技术实现要素：

6.描述一种组合物。所述组合物可包含：包括硫的组分，其中所述包括硫的组分的量大于或等于所述组合物的40原子百分比(at.％)；量在所述组合物的8at.％到35at.％的范围内的锗；以及选自由硼、铝、镓、铟和铊组成的群组的至少一种元素，所述元素的量在所述组合物的1at.％到15at.％的范围内。
7.描述了一种设备。所述设备可包含包括硫族化物材料的存储器单元，所述硫族化物材料包括：包括硫的组分，其中所述包括硫的组分的量大于或等于所述硫族化物材料的40原子百分比(at.％)；量在所述硫族化物材料的8at.％到35at.％的范围内的锗；以及选自由硼、铝、镓、铟和铊组成的群组的至少一种元素，所述元素的量在所述硫族化物材料的1at.％到15at.％的范围内。
8.描述了一种设备。所述设备可包含：第一存取线；第二存取线；以及包含硫族化物
材料的存储器单元，所述硫族化物材料包括硫、锗以及硼、铝、镓、铟或铊中的至少一者，其中所述第一存取线经由所述存储器单元与所述第二存取线电子通信。
附图说明
9.图1说明根据如本文中所公开的实例的支持硫族化物存储器装置组合物的系统的实例。
10.图2说明根据如本文中所公开的实例的支持硫族化物存储器装置组合物的存储器裸片的实例。
11.图3说明根据如本文中所公开的实例的支持硫族化物存储器装置组合物的存储器单元的实例。
12.图4说明根据如本文中所公开的实例的支持硫族化物存储器装置组合物的存储器阵列的实例。
13.图5a和5b说明根据如本文中所公开的实例的支持硫族化物存储器装置组合物的硫族化物材料的特性的图表的实例。
具体实施方式
14.一些存储器装置可包含存储器单元，所述存储器单元包含至少一个元件，所述元件包括硫族化物材料(例如，硫族化物组合物、硫族化物玻璃、硫族化物合金)。例如，存储器单元可包含存储元件(例如，可用以存储一或多个逻辑值的组件)、选择器元件(例如，可用以在以读取、写入或执行某一其它操作为目标时选择性地允许对存储器单元的存取同时在以一或多个其它存储器单元为目标时防止对存储器单元的打扰的组件)，或自选存储元件(例如，可用以提供存储和选择功能性两者的单一组件)。
15.在一些情况下，包含于存储器单元中的硫族化物材料可包含硒(se)、砷(as)和锗(ge)，这些可被称为sag组合物。在一些情况下，包含于存储器单元中的硫族化物材料可进一步包含第iii族元素—例如硼(b)、铝(al)、镓(ga)、铟(in)或铊(tl)—这些元素可增加存储器单元的阈值电压窗口(例如，对应于存储器单元的不同逻辑状态的阈值电压之间的差异，其可替代地被称为读取窗口、读取预算或读取预算窗口)。第iii族元素可替代地被称为第13族(或第13列)元素。在一些情况下，包含第iii族元素的sag组合物可被称为iii-sag组合物。然而，包含第iii族元素还可能会增加存储器单元的电流泄漏，这又可能会增加在存取操作(例如，编程操作)期间存储器单元所消耗的功率。
16.另外，具有sag或iii-sag组合物的存储器单元(或其中的元件)可具有相对较大厚度(例如，相对于其它电势方法)。存储器单元的厚度可对应于存储器单元沿电流流动的方向的长度。例如，存储器单元的厚度可对应于在存储器单元的存取操作期间向其施加偏压电压的电极之间的距离(例如，存取线或同存取线接触的电极与存储器单元之间的距离)。在一些情况下，具有相对较大厚度的存储器单元可具有降低的机械稳定性，可使用存储器单元(例如，由于存储器单元的大小较大)来减小存储器阵列的存储器密度，或这两者。因此，可能需要消耗较少功率(例如，小于sag或iii-sag组合物的功率)、允许减小的存储器单元厚度、增加读取窗口或其任何组合的组合物。
17.如本文中所描述的硫族化物材料可包含硫(s)—例如相对于sag或iii-sag组合
物，sag或iii-sag组合物中的一些或全部se可被硫替代。也就是说，如本文中所描述的硫族化物组合物可包含含硫组分(其可替代地被称为包括硫的组分)。在一些情况下，包含含硫组分的sag或iii-sag组合物可分别被称为sags或iii-sags组合物。在一些实例中，将硫引入硫族化物材料可改进组合物的各种化学和电学特性(例如，与sag或iii-sag组合物相比)。例如，硫可与组合物的其它组分更牢固地键合(例如，硫与砷之间的键合能量可大于硒与砷之间的键合能量)，这可增加组合物的带隙能量。因此，可增加硫族化物组合物的电导率，这又可减少泄漏电流。
18.例如，如本文中所描述的硫族化物材料可例如用作相变存储器(pcm)存储器单元或基于极性的存储器单元的组分或元素(例如，作为存储元件、选择元件或自选存储元件)。硫族化物组合物可具有阈值电压，所述硫族化物组合物在阈值电压下变得导电(即，接通以允许电流流动)。阈值电压可随时间推移而改变，这可被称为漂移。更易发生电压漂移的组合物可限制使用那些组合物的装置的有用性和性能。硫族化物材料组合物还可具有存储器窗口，其对应于硫族化物材料组合物在处于一种状态时(例如，当使用具有正极性的电压进行编程时)与处于另一种状态时(例如，当使用具有负极性的电压进行编程时)的阈值电压的差异。具有较小存储器窗口的组合物可限制采用那些组合物的装置的性能。在一些情况下，由于泄漏减少，因此使用如本文中所描述的硫族化物材料的存储器单元可支持减小的存储器单元厚度(例如，泄漏电流的减少可补偿由于存储器单元厚度减小引起的泄漏增加)。另外，相对于sags或iii-sags组合物，例如用硫替代至少一些硒可随时间推移减少存储器单元的阈值电压变化(例如，可降低漂移速率)。因此，包含如本文中所描述的硫族化物材料的存储器单元可允许减小存储器单元厚度、减少泄漏电流、降低功耗、降低漂移速率或其任何组合。
19.最初在参考图1-3所描述的存储器系统、裸片和阵列的上下文中描述本公开的特征。在参考图4-5b所描述的存储器阵列的上下文和硫族化物材料的特性的图表中描述本公开的特征。
20.图1说明根据如本文中所公开的实例的使用硫族化物存储器装置组合物的系统100的实例。系统100可包含主机装置105、存储器装置110以及耦合主机装置105与存储器装置110的多个信道115。系统100可包含一或多个存储器装置，但一或多个存储器装置110的各方面可在单个存储器装置(例如，存储器装置110)的上下文中进行描述。
21.系统100可包含电子装置的部分，例如计算装置、移动计算装置、无线装置、图形处理装置、车辆或其它系统。例如，系统100可说明计算机、膝上型计算机、平板计算机、智能手机、蜂窝式电话、可穿戴装置、因特网连接装置、车辆控制器等的各方面。存储器装置110可为可用以存储系统100的一或多个其它组件的数据的系统的组件。
22.系统100的至少部分可为主机装置105的实例。主机装置105可为使用存储器来执行例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能手机、蜂窝式电话、可穿戴装置、因特网连接装置、车辆控制器、芯片上系统(soc)或某一其它固定或便携式电子装置内的过程的装置内的处理器或其它电路系统的实例，以及其它实例。在一些实例中，主机装置105可指实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中，外部存储器控制器120可被称为主机或主机装置105。
23.存储器装置110可为可用以提供可供系统100使用或参考的物理存储器地址/空间
的独立装置或组件。在一些实例中，存储器装置110可经配置以与一或多个不同类型的主机装置105一起工作。主机装置105与存储器装置110之间的信令可用以支持以下中的一或多个：用以调制信号的调制方案、用于传送信号的各种引脚配置、用于主机装置105和存储器装置110的物理封装的各种形状因数、主机装置105与存储器装置110之间的时钟信令和同步、定时惯例，或其它因素。
24.存储器装置110可用以存储主机装置105的组件的数据。在一些实例中，存储器装置110可充当主机装置105的次级型或从属型装置(例如，响应于且执行主机装置105通过外部存储器控制器120提供的命令)。此类命令可包含用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多者。
25.主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(bios)组件130或例如一或多个外围组件或一或多个输入/输出控制器等其它组件中的一或多者。主机装置105的组件可使用总线135彼此耦合。
26.处理器125可用以针对系统100的至少部分或主机装置105的至少部分提供控制或其它功能性。处理器125可为通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或另一可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或这些组件的组合。在此类实例中，处理器125可为中央处理单元(cpu)、图形处理单元(gpu)、通用gpu(gpgpu)或soc的实例以及其它实例。在一些实例中，外部存储器控制器120可由处理器125实施或作为所述处理器的一部分。
27.bios组件130可以是包含用作固件的bios的软件组件，其可初始化并运行系统100或主机装置105的各种硬件组件。bios组件130还可管理处理器125与系统100或主机装置105的各个组件之间的数据流。bios组件130可包含存储在只读存储器(rom)、快闪存储器或另一非易失性存储器中的程序或软件。
28.存储器装置110可包含装置存储器控制器155和一或多个存储器裸片160(例如，存储器芯片)以支持用于数据存储的所要容量或指定容量。每个存储器裸片160(例如，存储器裸片160-a、存储器裸片160-b、存储器裸片160-n)可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b、本地存储器控制器165-n)，以及存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b、存储器阵列170-n)。存储器阵列170可为存储器单元的集合(例如，一或多个栅格、一或多个存储体、一或多个拼片、一或多个区段)，其中每个存储器单元可用以存储至少一个位的数据。包含两个或更多个存储器裸片160的存储器装置110可被称为多裸片存储器或多裸片封装，或者多芯片存储器或多芯片封装。
29.存储器裸片160可为二维(2d)存储器单元阵列的实例，或可为三维(3d)存储器单元阵列的实例。2d存储器裸片160可包含单个存储器阵列170。3d存储器裸片160可包含两个或更多个存储器阵列170，其可彼此上下堆叠或紧挨着彼此定位(例如，相对于衬底)。在一些实例中，3d存储器裸片160中的存储器阵列170可称为叠组、层级、层或裸片。3d存储器裸片160可包含任何数量的堆叠式存储器阵列170(例如，两个高的堆叠式存储器阵列、三个高的堆叠式存储器阵列、四个高的堆叠式存储器阵列、五个高的堆叠式存储器阵列、六个高的堆叠式存储器阵列、七个高的堆叠式存储器阵列、八个高的堆叠式存储器阵列)。在一些3d存储器裸片160中，不同的叠组可共享至少一个共同存取线，使得一些叠组可共享行线或列线中的一或多个。
30.装置存储器控制器155可包含可用以控制存储器装置110的操作的电路、逻辑或组件。装置存储器控制器155可包含使存储器装置110能够执行各种操作且可用以接收、传输或执行与存储器装置110的组件相关的命令、数据或控制信息的硬件、固件或指令。装置存储器控制器155可用以与外部存储器控制器120、一或多个存储器裸片160或处理器125中的一或多者通信。在一些实例中，装置存储器控制器155可控制本文中结合存储器裸片160的本地存储器控制器165所描述的存储器装置110的操作。
31.本地存储器控制器165(例如，对于存储器裸片160来说是本地的)可包含可用以控制存储器裸片160的操作的电路、逻辑或组件。在一些实例中，本地存储器控制器165可用以与装置存储器控制器155通信(例如，接收或传输数据或命令或这两者)。在一些实例中，存储器装置110可不包含可执行本文中所描述的各种功能的装置存储器控制器155和本地存储器控制器165或外部存储器控制器120。因此，本地存储器控制器165可用以与装置存储器控制器155、与其它本地存储器控制器165，或直接与外部存储器控制器120或处理器125或其组合通信。装置存储器控制器155或本地存储器控制器165或这两者中可包含的组件的实例可包含：用于(例如，从外部存储器控制器120)接收信号的接收器，用于(例如，向外部存储器控制器120)传输信号的传输器，用于解码或解调接收到的信号的解码器，用于编码或调制待传输信号的编码器，或可用以支持所描述的装置存储器控制器155或本地存储器控制器165或这两者的操作的各种其它电路或控制器。
32.外部存储器控制器120可用以启用系统100或主机装置105的组件(例如，处理器125)与存储器装置110之间的信息、数据或命令中的一或多个的传送。外部存储器控制器120可对主机装置105的组件与存储器装置110之间交换的通信进行转换或翻译。在一些实例中，外部存储器控制器120或系统100或主机装置105的其它组件或本文中所描述的其功能可由处理器125实施。例如，外部存储器控制器120可为由处理器125或系统100或主机装置105的另一组件实施的硬件、固件或软件或其某一组合。虽然将外部存储器控制器120描绘为在存储器装置110外部，但在一些实例中，外部存储器控制器120或本文中所描述的其功能可由存储器装置110的一或多个组件(例如，装置存储器控制器155、本地存储器控制器165)实施，反之亦然。
33.主机装置105的组件可使用一或多个信道115与存储器装置110交换信息。信道115可用以支持外部存储器控制器120与存储器装置110之间的通信。每个信道115可为在主机装置105与存储器装置之间携载信息的传输媒体的实例。每个信道115可包含与系统100的组件相关联的端之间的一或多个信号路径或传输媒体(例如，导体)。信号路径可为可用以携载信号的导电路径的实例。例如，信道115可包含第一端，所述第一端包含主机装置105处的一或多个引脚或衬垫和存储器装置110处的一或多个引脚或衬垫。引脚可为系统100的装置的导电输入或输出点的实例，且引脚可用以充当信道的部分。
34.信道115(以及相关联的信号路径和端)可专用于传送一或多种类型的信息。例如，信道115可包含一或多个命令和地址(ca)信道186、一或多个时钟信号(ck)信道188、一或多个数据(dq)信道190、一或多个其它信道192，或其组合。在一些实例中，可使用单数据速率(sdr)信令或双数据速率(ddr)信令通过信道115传送信令。在sdr信令中，可针对(例如，在时钟信号的上升沿或下降沿上的)每个时钟周期登记信号的一个调制符号(例如，信号电平)。在ddr信令中，可针对(例如，在时钟信号的上升沿和下降沿两者上的)每个时钟周期登
记信号的两个调制符号(例如，信号电平)。
35.在一些情况下，存储器阵列170可包含存储器单元，并且存储器单元可包含具有如本文中所描述的硫族化物组合物的一或多个元件。例如，存储器单元可使用硫族化物组合物作为存储元件、选择元件或自选存储元件。在一些情况下，包含如本文中所描述的硫族化物材料的存储器单元可具有减小的泄漏电流，可支持存储器单元的减小的厚度或这两者(例如，与不包含含硫组分或如本文中所描述的硫族化物材料的其它方面的存储器单元相比)。另外，存储器单元可具有增加的阈值电压窗口、降低的漂移速率或这两者(例如，与不包含含硫组分或如本文中所描述的硫族化物材料的其它方面的存储器单元相比)。因此，包含并入有如本文中所描述的硫族化物材料的存储器单元的存储器装置110可支持降低的功耗、增加的阈值电压窗口、降低的漂移速率或其组合。
36.图2说明根据如本文中所公开的实例的使用硫族化物存储器装置组合物的存储器裸片200的实例。存储器裸片200可以是参考图1所描述的存储器裸片160的实例。在一些实例中，存储器裸片200可被称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含一或多个存储器单元205，其可各自经编程为存储不同逻辑状态(例如，经编程为一组两个或更多个可能状态中的一者)。例如，存储器单元205可用以每次存储一位的信息(例如，逻辑0或逻辑1)。在一些实例中，存储器单元205(例如，多层级存储器单元205)可用以每次存储多于一位的信息(例如，逻辑00、逻辑01、逻辑10、逻辑11)。在一些实例中，存储器单元205可布置成阵列，如参考图1所描述的存储器阵列170。
37.存储器单元205可使用可配置材料存储逻辑状态，所述可配置材料可被称为存储器元件、存储器存储元件、材料元件、材料存储器元件、材料部分或写入极性的材料部分等。存储器单元205的可配置材料可为如本文中(例如，参考图5a和5b)所描述的硫族化物材料(组合物)。例如，如本文中别处更详细地描述，硫族化物存储元件可用于相变存储器(pcm)单元、阈值处理存储器单元或自选存储器单元中。
38.存储器裸片200可包含布置成例如网格状图案等图案的存取线(例如，行线210和列线215)。存取线可以由一或多种导电材料形成。在一些实例中，行线210可被称为字线。在一些实例中，列线215可被称为数字线或位线。对存取线、行线、列线、字线、数字线或位线等的引用可在不影响理解或操作的情况下互换。存储器单元205可定位在行线210与列线215的相交部处。
39.可以通过激活或选择例如行线210或列线215中的一或多个等存取线来对存储器单元205执行例如读取和写入的操作。通过加偏压于行线210和列线215(例如，将电压施加到行线210或列线215)，可存取其相交部处的单个存储器单元205。在二维或三维配置中，行线210与列线215的相交部可被称为存储器单元205的地址。存取线可为与存储器单元205耦合的导电线，并且可用于对存储器单元205执行存取操作。
40.可通过行解码器220或列解码器225控制对存储器单元205的存取。例如，行解码器220可从本地存储器控制器245接收行地址，并且基于接收到的行地址来激活行线210。列解码器225可从本地存储器控制器245接收列地址，并且可基于接收到的列地址来激活列线215。
41.感测组件230可用以检测存储器单元205的状态(例如，材料状态、电阻、阈值状态)，并且基于所存储的状态确定存储器单元205的逻辑状态。感测组件230可包含一或多个
感测放大器以放大或以其它方式转换因存取存储器单元205而产生的信号。感测组件230可将从存储器单元205检测到的信号与参考235(例如，参考电压)进行比较。存储器单元205的检测到的逻辑状态可作为感测组件230的输出提供(例如，提供到输入/输出240)，且可向包含存储器裸片200的存储器装置的另一组件指示检测到的逻辑状态。
42.本地存储器控制器245可通过各种组件(例如，行解码器220、列解码器225、感测组件230)控制对存储器单元205的存取。本地存储器控制器245可为参考图1描述的本地存储器控制器165的实例。在一些实例中，行解码器220、列解码器225和感测组件230中的一或多者可与本地存储器控制器245并置。本地存储器控制器245可用以从一或多个不同存储器控制器(例如，与主机装置105相关联的外部存储器控制器120、与存储器裸片200相关联的另一控制器)接收命令或数据中的一或多者，将命令或数据(或这两者)翻译为可由存储器裸片200使用的信息，对存储器裸片200执行一或多个操作，并且基于执行所述一或多个操作将数据从存储器裸片200传送到主机装置105。本地存储器控制器245可生成行信号和列地址信号以激活目标行线210和目标列线215。本地存储器控制器245也可生成和控制在存储器裸片200的操作期间使用的各个电压或电流。一般来说，本文中所论述的所施加电压或电流的幅度、形状或持续时间可变化，并且对于在操作存储器裸片200时所论述的各种操作来说可能不同。
43.本地存储器控制器245可用以对存储器裸片200的一或多个存储器单元205执行一或多个存取操作。存取操作的实例可包含写入操作、读取操作、刷新操作、预充电操作或激活操作等。在一些实例中，存取操作可由本地存储器控制器245响应于(例如，来自主机装置105的)各种存取命令而执行或以其它方式进行协调。本地存储器控制器245可用以执行此处未列出的其它存取操作或与存储器裸片200的操作有关的不与存取存储器单元205直接相关的其它操作。
44.在一些情况下，存储器裸片200可包含存储器单元205，其包括具有如本文中所描述的硫族化物组合物(例如，sags或iii-sags组合物)的至少一个元件。例如，在存储器单元205内，硫族化物组合物可为或包含在选择元件、存储元件或自选存储元件中。在一些情况下，包含具有如本文中所描述的硫族化物组合物的元件的存储器单元205可具有减小的泄漏电流(例如，与不包含如本文中所描述的硫族化物组合物的存储器单元相比)，可支持存储器单元205的减小的厚度，或这两者。另外，存储器单元205可具有增加的阈值电压窗口、降低的漂移速率，或这两者。因此，存储器裸片200可支持降低的功耗、增加的阈值电压窗口、降低的漂移速率或其组合。
45.图3说明根据如本文中所公开的实例的存储器阵列300的实例。存储器阵列300可为参考图1和2所描述的存储器阵列或存储器裸片的部分的实例。存储器阵列300可包含定位在衬底(未示出)上方的存储器单元的第一叠组305以及位于第一阵列或叠组305之上的存储器单元的第二叠组310。虽然存储器阵列300的实例包含两个叠组305、310，但存储器阵列300可包含任何数量的叠组(例如，一个或多于两个)。
46.存储器阵列300还可包含行线210-a、行线210-b、行线210-c、行线210-d、列线215-a和列线215-b，这些可为如参考图2所描述的行线210和列线215的实例。第一叠组305和第二叠组310中的一或多个存储器单元可在存取线之间的柱中包含一或多种硫族化物材料。例如，存取线之间的单个堆叠可包含第一电极、第一硫族化物材料(例如，选择器组件)、第
二电极、第二硫族化物材料(例如，存储元件)或第三电极中的一或多者。虽然图3中包含的一些元件标记有数字指示符，而其它对应元件未经标记，但它们是相同的或将理解为类似的，以便提高所描绘特征的可见性和清晰度。
47.第一叠组305中的一或多个存储器单元可包含电极325-a、存储元件320-a或电极325-b中的一或多者。第二叠组310中的一或多个存储器单元可包含电极325-c、存储元件320-b和电极325-d。存储元件320可为或包含如本文中所描述的硫族化物材料。存储元件320可为相变存储元件、阈值处理存储元件或自选存储元件。在一些实例中，第一叠组305和第二叠组310中的存储器单元可具有共同导线，使得一或多个叠组305和一或多个叠组310中的对应存储器单元可共享列线215或行线210。例如，第二叠组310的第一电极325-c和第一叠组305的第二电极325-b可与列线215-a耦合，使得列线215-a可由竖直邻近的存储器单元共享。
48.在一些实例中，存储元件320可为相变存储器单元内的相变元件的实例。在此类实例中，存储元件320的硫族化物材料可操作以便在存储器单元的正常操作期间经历不同物理状态的相变或改变。例如，相变存储器单元可具有非晶状态(例如，相对无序的原子配置)和结晶状态(例如，相对有序的原子配置)。相变存储器单元可在相变材料(可为硫族化物材料)中在结晶状态和非晶状态的电阻之间展现出可观察到的差异。处于结晶状态的材料可具有以周期性结构布置的原子，这可产生相对较低的电阻。相比之下，处于非晶状态的材料可不具有周期性原子结构或具有相对极少的周期性原子结构，因此可具有相对较高的电阻。材料的非晶状态与结晶状态之间的电阻值的差异可为显著的。例如，处于非晶状态的材料的电阻可比处于其结晶状态的材料的电阻大一或多个数量级。在一些实例中，材料可部分地非晶且部分地结晶，并且电阻可具有处于完全结晶状态或完全非晶状态的材料的电阻之间的某一值。在此类实例中，可使用材料存储超过两种逻辑状态(例如，三种或更多种逻辑状态)。
49.在一些实例中，存储元件320可为阈值处理(例如，基于极性、经极性编程的)存储器单元内的阈值处理元件的实例。对于阈值处理存储器单元，存储器单元所支持的一组逻辑状态中的一些或全部可与硫族化物材料的非晶形状态相关联(例如，在单种状态下的材料可用以存储不同的逻辑状态)。在阈值处理存储器单元的一些实例中，存储元件320可为自选存储元件的实例。
50.在相变存储器单元(例如，电极325-a、存储元件320-a、电极325-b)的编程(写入)操作期间，编程脉冲的各种参数可影响(例如，确定、设置、编程)存储元件320的材料的特定行为或特性，例如材料的阈值电压或材料的电阻。为了在相变存储器单元中编程低电阻状态(例如，相对结晶状态)，可施加编程脉冲以加热或熔融存储元件320的材料，这可能与至少暂时地形成相对无序的(例如，非晶)原子布置相关联。编程脉冲的幅度可在一段时间内减小(例如，相对缓慢)，以允许材料在其冷却时形成结晶结构，从而形成稳定的结晶材料状态。为了在相变存储器单元中编程高电阻状态(例如，相对非晶状态)，可施加编程脉冲以加热和/或熔融存储元件320的材料。所述编程脉冲的幅度可相比于低电阻状态的编程脉冲更快地减小。在此类情形下，材料可能会以更无序的原子布置与原子一起冷却，因为在材料达到稳定状态之前，原子无法形成结晶结构，从而形成稳定的非晶材料状态。存储元件320的材料的阈值电压或电阻的差异取决于存储元件320的材料所存储的逻辑状态，所述差异可
对应于存储元件320的读取窗口。在一些情况下，存储元件的一部分可经历与逻辑状态相关联的材料改变。
51.在阈值处理存储器单元(例如，包含电极325-a、存储元件320-a和电极325-b)的编程(写入)操作期间，施加作为写入操作的一部分的电压的极性(例如，写入电压的极性)相对于施加作为读取操作的一部分的电压的极性(例如，读取电压的极性)可影响(确定、设置、编程)存储元件320的材料的特定行为或特性，例如基于施加作为读取操作的一部分的电压观察到的材料的阈值电压。例如，当使用与最近施加的写入电压具有相同极性的读取电压进行读取时，阈值处理存储器单元可展现出低阈值电压，并且当使用与最新施加的写入电压具有不同极性的读取电压进行读取时，存储器单元可展现出低阈值电压。取决于存储元件320的材料所存储的逻辑状态的存储元件320材料的阈值电压的差异(例如，当材料存储可与第一极性的写入电压相关联的逻辑状态
‘0’
时的阈值电压与当材料存储可与第二极性的写入电压相关联的逻辑状态
‘1’
时的阈值电压之间的差异)可对应于存储元件320的读取窗口。
52.在一些实例中，存储器阵列300的架构可被称为交叉点架构，其中存储器单元在行线210与列线215之间的拓扑交叉点处形成。此交叉点架构可相比于其它存储器架构以较低生产成本提供相对较高密度的数据存储。例如，交叉点架构可具有相比于其它架构拥有减小的面积且因而拥有增大的存储器单元密度的存储器单元。例如，相比于具有6f2存储器单元面积的其它架构(例如，具有三端选择器元件的那些架构)，所述架构可具有4f2存储器单元面积，其中f是最小特征大小。例如，dram可使用晶体管，其为三端装置，作为用于每个存储器单元的选择器元件，并且可具有相比于交叉点架构而言更大的存储器单元面积。
53.虽然图3的实例示出两个存储器叠组，但其它配置也是可能的。在一些实例中，可在衬底上方构造存储器单元的单个存储器叠组，这可被称为二维存储器。在一些实例中，存储器单元的两个或更多个叠组可以类似方式在三维交叉点架构中配置。另外，在一些情况下，图3中所示或参考其所描述的元件可如所示或描述地彼此电耦合但在物理上重新布置(例如，存储元件320和可能的选择元件或电极325可以电气方式串联在行线210与列线215之间，但不需要处于柱或堆叠配置中)。
54.在一些情况下，存储元件320可为或包含如本文中所描述的硫族化物材料(例如，硫族化物组合物)。存储元件320可为自选存储元件。另外或替代地，存储器单元可使用如本文中所描述的硫族化物材料作为选择元件(未示出)或作为所述选择元件的一部分，所述选择元件可位于存储元件320与存储器单元的行线210之间或存储元件与存储器单元的列线215之间。在一些情况下，包含具有如本文中所描述的硫族化物组合物的存储元件320的存储器单元205可具有减小的泄漏电流(例如，与不包含此元件的存储器单元相比)，可支持存储器单元的减小的厚度(例如，存储元件320的减小的厚度)，或这两者。另外，此存储器单元可具有增加的阈值电压窗口、降低的漂移速率，或这两者。因此，存储器阵列300可支持降低的功耗、增加的阈值电压窗口、降低的漂移速率或其组合。
55.图4说明根据如本文中所公开的实例的存储器阵列400的实例。存储器阵列400可为参考图1和2所描述的存储器阵列的实例。存储器阵列400可包含相对于衬底在竖直方向上堆叠的多个层级的存储器单元410，以产生存储器单元堆叠435，其可为如参考图1和2所描述的存储器单元和存储器单元堆叠的实例。在一些实例中，存储器阵列400可因此被称为
3d存储器阵列。存储器阵列400可包含字线板415及柱425，其可为如参考图2所描述的字线和位线(例如，行线210和列线215)的实例。
56.字线板415可在“梳状”结构中包含多个字线(例如，可能看起来像具有指形件且在每对邻接指形件之间具有空间的工具的结构)。字线板415可例如包含导电材料片，所述导电材料片包含在平面内在第一方向上延伸的第一部分，以及在平面内在第二方向上延伸的多个指形件。字线板415的每个指形件可表示如本文中所描述的字线。指形件(例如，字线)的数量和指形件的长度可定义字线板415的大小，其中字线板的大小可基于字线板415相对于一或多个存储类存储器(scm)规范的电容。梳状结构、指形件和字线板415的其它方面的各种示例性细节可进一步在本文中别处说明。
57.每个柱425可各自经由柱选择器445(例如，晶体管或开关组件)选择性地与相应柱行线420耦合。例如，柱425的柱列线450可与柱425的柱选择器445耦合，并且基于柱列线450的电压(例如，柱列线450的电压与柱行线420的电压之间的电压差)，可选择性地激活或去激活柱选择器445。当被激活(例如，接通、闭合、导电)时，柱425的柱选择器445可将柱425与柱425的柱行线420耦合，且因此柱425的电压可变得与柱行线420的电压相等或大致相等。在一些情况下，柱选择器445可为晶体管(例如，薄膜晶体管(tft)或其它类型的晶体管)，并且晶体管的栅极可与柱列线450耦合，晶体管的源极可与柱行线420耦合，晶体管的漏极可与柱425耦合。因此，在一些情况下，柱列线450可替代地被称为柱栅极线，柱行线420可替代地被称为柱源极线。如本文中所描述的柱解码器可用以对与柱解码器相关联的一组柱列线450中的柱列线450进行选择性激活(例如，施加选择电压)或去激活(例如，施加取消选择电压)，或者对与柱解码器相关联的一组柱行线420中的柱行线420进行选择性激活(例如，施加选择电压)或去激活(例如，施加取消选择电压)。
58.柱列线450和柱行线420可跨越对应于单个字线板、单个字线片、多个字线板或多个字线片内的柱425的行或列的柱选择器445且因此与所述柱选择器耦合，如本文中所描述。所属领域的一般技术人员应了解，将哪一方向(例如，x或y方向)视为行对列可以是任意的。在一些情况下，柱425可对应于(例如，就一或多个功能性来说)如参考图2所描述的列线215。类似地，柱解码器、柱列线450、柱行线420和柱选择器445可对应于(例如，就一或多个功能性来说)如参考图2所描述的列解码器225。
59.在一些情况下，与相同柱列线450耦合的柱425可被视为具有经由相应柱行线420为可选择(例如，相对于与相同柱列线450耦合的其它柱425)的竖直梳状指形件(例如，柱425)的梳状结构，并且每个存储器单元410可以位于字线板415(例如，字线)的水平指形件与竖直指形件(例如，柱425，其可被视为数字线或数字线的一部分)的相交部处，但本文中的教示不限于这种概念化。
60.存储器阵列400还可包含绝缘层405、沟槽绝缘层406、通孔430和衬底440。虽然图4的实例将柱行线420和柱列线450说明在柱425上方，但在一些实施方案中，柱行线420和柱列线450可以替代地在柱425下方(例如，在柱425与衬底440之间)。
61.绝缘层405可为电绝缘的且可提供交替的字线板415之间的绝缘。如本文中所描述，可通过编程存储器单元410的电阻来存储各种逻辑状态(例如，编程如本文中所描述的硫族化物材料的电阻，所述硫族化物材料可包含在存储器单元410中)。在一些情况下，编程电阻包含使电流通过存储器单元410、加热存储器单元410、熔融存储器单元410的材料(例
如，全部或部分地)、向存储器单元施加特定极性的电压，或它们的任何组合—例如存储器单元可用作阈值处理存储器单元(例如，极性经编程的存储器单元)或相变存储器单元。绝缘层405可由多个子层构成，从而在存储器单元410之间产生一或多个界面。
62.存储器阵列400可包含存储器单元堆叠435的阵列，并且每个存储器单元堆叠435可包含多个存储器单元410。存储器阵列400可通过形成导电层(例如，字线板415)的堆叠来制成，其中每个导电层可通过一或多个电绝缘层405与相邻导电层分离。电绝缘层可包含氧化物或氮化物材料，例如氧化硅、氮化硅或其它电绝缘材料。在一些情况下，电绝缘层405可包含一或多个子层。存储器阵列400的层可形成于衬底440(例如，硅晶片)或任何其它半导体或氧化物衬底上。可通过经由蚀刻或机械技术或这两者从层堆叠中去除材料来形成通孔430(例如，开口)。
63.在一些情况下，可通过从导电层中去除材料以产生邻近于通孔430的凹槽并且在凹槽中形成可变电阻材料来形成存储器单元410(例如，可为存储元件或自选存储元件的存储器元件)。可变电阻材料可为如本文中所描述的硫族化物材料。例如，可通过蚀刻从导电层中去除材料，并且可在所得凹槽中沉积可变电阻材料以形成存储器单元410(例如，可为存储元件的存储器元件)。可用电导体材料和电介质材料填充每个通孔430以产生柱425，其可耦合(例如，选择性地，例如使用柱选择器445)到柱行线420。换句话说，存储器单元堆叠435中的存储器单元410可共享共同电极(例如，柱425)。因此，每个存储器单元410可与字线板415和柱425耦合。在一些情况下，每个柱425(例如，位于每个通孔430内)可经由对应第一存储器单元与第一字线指形件耦合并经由对应第二存储器单元与第二字线指形件耦合，如参考图4进一步详细描述的。沟槽绝缘层406可以是电绝缘的并且可以在每个字线板415的交替的(例如，交叉的)字线指形件之间提供绝缘(例如，柱列线420的方向上的通孔430的各侧上的字线指形件，其中在沟槽绝缘层406的相对侧上的字线指形件可沿平行但相反的方向延伸远离它们相应字线板的脊部，例如第一字线指形件紧挨着沟槽绝缘层406的一侧向右延伸，而第二字线指形件紧挨着沟槽绝缘层406的相对侧向左延伸)。
64.在一些实例中，存储器单元410(例如，存储器元件)的材料可包含如本文中所描述的硫族化物材料。硫族化物材料可包含硫、锗和至少一种第iii族元素(例如，硼、铝、镓、铟和铊中的至少一者)。硫族化物材料可进一步包含硒。在一些情况下，硫族化物材料可进一步包含砷、氧(o)、硅(si)或其任何组合。在一些情况下，包含如本文中所描述的硫族化物材料的存储器单元410可具有减小的泄漏电流(例如，与不包含这种硫族化物材料的存储器单元相比)，可支持存储器单元410的减小的厚度，或这两者。另外，存储器单元410可具有增加的阈值电压窗口、降低的漂移速率，或这两者。因此，存储器阵列400可支持降低的功耗、增加的阈值电压窗口、降低的漂移速率或其组合。
65.在一些实例中，例如对于阈值处理存储器单元或自选存储器单元410，由存储器单元410支持的一组逻辑状态中的一些或全部可与相同状态相关联，例如硫族化物材料的非晶状态而不是硫族化物材料的结晶状态(例如，所述材料可用以存储不同或多种逻辑状态，同时保持处于非晶状态)。在一些此类实例中，存储器单元410可为自选存储器单元410的实例。在此类实例中，存储器单元410中使用的材料可为如本文中所描述的硫族化物材料，并且可操作以便在存储器单元的正常操作期间经历状态变化(例如，由于存储器单元410内的离子迁移或分离)。例如，自选存储器单元410可具有高阈值电压状态和低阈值电压状态。高
阈值电压状态可对应于第一逻辑状态(例如，复位状态)，并且写入电压的第一极性和低阈值电压状态可对应于第二逻辑状态(例如，设置状态)和写入电压的第二极性。在一些实例中，存储器单元410可在操作期间在非晶状态与结晶状态之间交替地切换，所述非晶状态与结晶状态对应于不同电阻或阈值电压且因此对应于不同逻辑状态，并且这些操作在一些情况下可被称为相变操作。
66.在一些情况下，在自选存储器单元410的编程(写入)操作期间，用于写入操作的一或多个脉冲的极性可影响(确定、设置、编程)存储器单元410的材料的特定行为或特性，例如材料的阈值电压。取决于存储器单元410的材料所存储的逻辑状态的存储器单元410材料的阈值电压的差异(例如，当材料存储逻辑状态
‘0’
时的阈值电压与当材料存储逻辑状态
‘1’
时的阈值电压之间的差异)可对应于存储器单元410的读取窗口。
67.各种技术可用于在衬底440上形成材料或组件。这些技术可包含例如化学气相沉积(cvd)、金属有机气相沉积(mocvd)、物理气相沉积(pvd)、溅镀沉积、原子层沉积(ald)或分子束外延法(mbe)，以及其它薄膜生长技术。可使用各种技术来去除材料，所述技术可包含例如化学蚀刻(还被称为“湿式蚀刻”)、等离子蚀刻(还被称为“干式蚀刻”)，或化学机械平坦化。
68.如本文中所描述，分离存储器单元410的区域(例如，绝缘层405、沟槽绝缘层406或这两者)可包含一或多个界面。在一些实例中，绝缘层405的界面分离在竖直方向上堆叠的存储器单元410。换句话说，存储器单元410可一个堆叠在另一个之上并且通过界面彼此分离。在一些实例中，沟槽绝缘层406的界面在水平方向上使字线指形件彼此分离。
69.图5a说明根据如本文中所公开的实例的硫族化物材料的特性的图表500-a的实例。虽然图表500-a表示三元锗-砷-含硫组分方案的各方面，但应理解，对应于图表500-a的组合物可另外包含第iii族元素(选自由硼、铝、镓、铟和铊组成的群组的至少一种元素)。如本文中所描述的含硫组分可为纯硫或可为硫与一或多种其它元素的组合。例如，含硫组分可包括硫和硒，含硫组分可包括硫和氧，或含硫组分可包括硫、硒和氧。
70.例如，区域505说明包含含硫组分和锗(潜在地还有砷)且在一些情况下可掺杂有第iii族元素的组合物。区域510说明包含含硫组分和锗(潜在地还有砷)且在一些情况下还可掺杂有第iii族元素的组合物。在一些情况下，区域510可包含区域515，其可说明包含含硫组分和锗、潜在地还有第iii族元素、但不具有砷的组合物。
71.如本文中所描述，具有增加的存储器窗口和阈值电压的低标准偏差的组合物可用于存储器单元内的存储元件、自选存储元件或其它元件(例如，组件)。此类组合物可包含至少一些硫(因此包含含硫组分，其在一些情况下可能还包含硒，潜在地以及一或多种其它元素)以及砷、锗或至少一种第iii族元素中的一或多种。如本文中所描述的硫族化物材料组合物可由表1中标识的组合物构成，其可提供含硫组分、砷、锗和第iii族元素的原子百分比(at.％)的组合物范围。
[0072][0073]
表1
[0074]
在一些情况下，含硫组分的量可大于或等于硫族化物材料的40at.％。砷的量可小于或等于硫族化物材料的30at.％。在一些情况下，砷的量在量上可小于或等于硫族化物材料的1at.％(或以其它方式以痕量或微量计)。
[0075]
在一些实例中，组合物可不包含砷。在一些实例中，锗的量可在硫族化物材料的8at.％到35at.％的范围内，在一些情况下，硫族化物材料可大体上对应于区域505。在其它实例中，锗的量可在量上在硫族化物材料的20at.％到35at.％的范围内，在一些情况下，硫族化物材料可大体上对应于区域510。
[0076]
第iii族元素可为选自由硼、铝、镓、铟和铊组成的群组的至少一种元素，所述元素的量在硫族化物材料的1at.％到15at.％的范围内(包含1at.％到15at.％)。在一些情况下，选自所述群组的至少一种元素可由量在硫族化物材料的1at.％到15at.％的范围内的铟组成。在一些情况下，选自所述群组的至少一种元素可由量在硫族化物材料的1at.％到15at.％的范围内的硼组成。
[0077]
在一些情况下，选自所述群组的至少一种元素可由量在硫族化物材料的1at.％到15at.％的范围内的铝组成。在一些情况下，选自所述群组的至少一种元素可由量在硫族化物材料的1at.％到15at.％的范围内的镓组成。在一些情况下，选自所述群组的至少一种元素可由量在硫族化物材料的1at.％到15at.％的范围内的ti组成。
[0078]
硫族化物材料组合物可由表2中标识的组合物构成，其可提供含硫组分、砷、锗和第iii族元素的原子百分比(at.％)的组合物范围。例如，区域505和区域510可表示表2中标识的硫族化物组合物。
[0079][0080]
表2
[0081]
在一些情况下，含硫组分的量可大于或等于硫族化物材料的40at.％。砷的量可小于或等于硫族化物材料的40at.％。在一些情况下，砷的量可小于或等于硫族化物材料的30at.％，砷的量可小于或等于硫族化物材料的1at.％，或硫族化物材料中可能不存在某一量的砷。在一些实例中，锗的量可在硫族化物材料的8at.％到35at.％的范围内。在一些情况下，锗的存在可能会影响阈值电压漂移。第iii族元素可为选自由硼、铝、镓、铟和铊组成的群组的至少一种元素，并且可以量在组合物的1at.％到15at.％的范围内的形式包含在所述组合物中。
[0082]
硫族化物材料组合物可由表3中标识的组合物构成，其可提供含硫组分、砷、锗和
第iii族元素的原子百分比(at.％)的组合物范围。例如，区域510可表示表3中标识的硫族化物组合物。
[0083][0084]
表3
[0085]
在一些情况下，含硫组分的量可大于或等于硫族化物材料的40at.％。砷的量可小于或等于硫族化物材料的30at.％。在一些情况下，砷的量可小于或等于硫族化物材料的40at.％，砷的量可小于或等于硫族化物材料的1at.％，或硫族化物材料中可能不存在某一量的砷。在一些实例中，锗的量可在硫族化物材料的20at.％到35at.％的范围内。第iii族元素可为选自由硼、铝、镓、铟和铊组成的群组的至少一种元素，并且可以量在硫族化物材料的1at.％到15at.％的范围内的形式包含在所述组合物中。
[0086]
在一些情况下，硫族化物材料中可不存在砷(或仅以痕量计或另外以微量计)。在这些情况下，物质组合物中可能完全或几乎完全不含砷。例如，区域515可表示不具有砷的硫族化物组合物。使硫族化物材料组合物中不含砷可向存储器装置提供关于安全成本(例如，直接插入处理控制、选择器装置制造商可用性和环境影响)的值。在一些情况下，硫族化物材料中不含砷可降低组合物的复杂度，由此简化化学沉积工艺。可包含含硫组分和锗，潜在地以及第iii族元素但不含砷的组合物还可增强硫族化物材料组合物在交叉点技术开发(例如，三维交叉点架构、reram、dram、ram等)下的结合，由此实现ald沉积。在一些情况下，可使用透射电子显微镜术(tem)、电子分散x射线光谱法(edx)或这两者检测硫族化物材料组合物不包含砷。
[0087]
图5b说明根据如本文中所公开的实例的硫族化物材料的特性的图表500-b。例如，图表500-b说明含硫组分和锗的组合物，并且在一些情况下，所述组合物还可掺杂有第iii族元素(例如，铟)。包含区域520的图表500-b说明包含不具有砷的硫族化物材料的组合物(例如，不含砷的组合物)，并且可例如对应于包含在图表500-a中沿着含硫组分-锗连接线(例如，包含区域515)的组合物。
[0088]
如本文中所描述，第iii族元素可并入到物质组合物中，例如含硫组分和锗的组合物，以提供各种益处。在一些情况下，第iii族元素可并入到含有含硫组分和锗的物质组合物中。例如，存储器窗口可随着第iii族元素和锗的量在物质组合物内增加而增加。另一方面，存储器窗口可随着第iii族元素和锗的量在物质组合物内增加而减小。在一些情况下，存储器窗口的增加可增加存储器元件的厚度可扩展性。
[0089]
在一些实例中，硫族化物组合物中可能不包含砷。例如，区域520可表示不具有砷的组合物。在这些情况下，不存在砷可能不会影响存储器窗口。例如，如通过区域520描绘的不具有砷(或具有极少砷)的组合物可具有相对于包含砷的组合物极少变化的存储器窗口(例如，与包含砷的组合物相同、基本上与包含砷的组合物相同，或对于存储器装置至少操作上可行的存储器窗口)。然而，不包含砷可具有如本文中别处所论述的各种益处。
[0090]
在一些实例中，含硫组分可为全硫或可为硫与一或多种其它元素的组合，例如硫与硒的组合、硫与氧的组合或硫、硒与氧的组合。例如，sag组合物或iii-sag组合物中的至
少部分硒可被硫代替。也就是说，非含硫组分(例如，砷、锗和一或多种第iii族元素)的相对比率可如上文所描述，而含硫组分可以是硫或硫与一或多种其它元素(例如，硫和硒)的混合物。
[0091]
用硫代替至少一些硒可影响硫族化物材料的各种化学或电学特性。例如，硫族化物材料的非含硫组分之间的硫键合能可高于非含硫组分之间的硒键合能(例如，硫-砷键合能可为379千焦每摩尔(kj/mol)，而硒-砷键合能可为96kj/mol)。因此，其中用硫代替至少一些硒的硫族化物组合物可展现含硫和非含硫组分之间的较强键合。然而，硫(例如，纯或基本上纯硫)的挥发性可高于硒(例如，纯或基本上纯硒)的挥发性。
[0092]
另外，包含含硫组分的硫族化物组合物的带隙能量可有利地高于不包含含硫组分的硫族化物组合物的带隙能量。例如，由于包含含硫组合物的硫族化物组合物的带隙能量较高，因此相关联电导率可能较高，这可能有利地减少泄漏电流。因此，包括使用含硫组分的硫族化物的存储器元件(且因此包含所述存储器元件的存储器单元)与包括无含硫组分的硫族化物的存储器元件相比可能更薄(例如，在与施加在存储器单元两端的电压的方向对应的方向上)，同时仍保持可接受的泄漏电流。
[0093]
因此，用硫代替至少一些硒可减少硫族化物材料的泄漏电流。例如，将含硫组分配置为包含至少25at.％的硫(例如，不超过75at.％的硒或其它非硒元素)可允许有用的泄漏减少。因此，在一些实例中，含硫组分中包含的硫的量可大于或等于含硫组分中包含的硒的量的至少三分之一(1/3)(例如，含硫组分中包含的硒的量可小于或等于含硫组分中包含的硫的量的三倍(3x))。另外或替代地，在一些实例中，含硫组分可为硫族化物组合物的至少40at.％，因此含硫组分包含至少25at.％的硫可对应于硫为硫族化物组合物的至少10at.％。
[0094]
另外，调整包括硫族化物材料的存储器元件的厚度可能会影响存储器单元的阈值电压。例如，将硫引入存储器单元内的硫族化物材料中可能会增加存储器单元的阈值电压。然而，由于硫的引入可允许减小存储器单元的厚度，同时维持可允许的泄漏电流，并且减小存储器单元的厚度可减小阈值电压，因此可有利地使包含如本文中所描述的硫族化物材料的存储器单元更薄，同时维持所要泄漏电流和电压阈值特性。因此，用硫替代硒可减小泄漏电流，可允许存储器单元的厚度减小同时维持固定的阈值电压，或其任何组合。
[0095]
在一些情况下，用硫族化物材料中的硫代替至少一些硒可能会进一步影响对应于包含硫族化物材料的存储器单元的不同逻辑状态的阈值电压之间的差异(例如，阈值电压窗口，其可替代地被称为读取窗口或读取窗口预算)。例如，存储器单元的阈值电压窗口可能会受存储器单元的硫族化物材料的组分的原子键合强度影响。具体地说，包含更多离子组分的硫族化物材料可放大阈值电压窗口(例如，增加对应于不同逻辑状态的阈值电压的差异)。在一些实例中，用硫替代至少一些硒可增加硫族化物材料的离子键合组分，且因此可放大阈值电压窗口。因此，相对于其它硫族化物材料，对于如本文中所描述的硫族化物材料，可放大阈值电压窗口但可增加电流泄漏的第iii族元素的量可减小或第iii族元素可去除(例如，因为阈值电压窗口由于硫的增加可补偿由于第iii族元素的量减小或去除而可能发生的阈值电压窗口的减小)，这可减少泄漏电流。
[0096]
在一些情况下，用硫族化物材料中的硫替代至少一些硒可能会进一步影响包含硫族化物材料的存储器单元的阈值电压随时间的漂移(例如，漂移速率)。例如，包含硒的硫族
化物材料的漂移速率可能低于包含碲(te)的硫族化物材料的漂移速率，这是由于硒相对于碲的键合更强(例如，由于硒在周期表中排在碲前面)。因此，由于硫可能表现出相对于硒更强的键合(例如，由于硫在元素周期表中排在硒之前)，因此包含至少一些硫的硫族化物材料的漂移速率可能低于不包含硫的硫族化物材料的漂移速率。另外，推而广之，包含至少一些氧的硫族化物材料可表现出甚至进一步降低的漂移速率。因此，含硫组分在一些情况下可包含至少一些氧以及硫，潜在地以及硒。因此，包含具有含硫组分的硫族化物材料的存储器单元可允许较低操作偏压，这可降低功耗。
[0097]
描述了一种物质组合物。下文提供如本文中所描述的物质组合物的各方面的概述：
[0098]
方面1：一种物质组合物，其包含：包括硫的组分(例如，含硫组分)，其中所述包括硫的组分的量大于或等于所述组合物的40at.％。在一些实例中，物质组合物可包含量在组合物的8at.％到35at.％的范围内的锗。在一些实例中，物质组合物可包含选自由硼、铝、镓、铟和铊组成的群组的至少一种元素，所述元素的量在组合物的1at.％到15at.％的范围内。
[0099]
方面2：根据方面1所述的组合物，其中所述包括硫的组分进一步包含硒。
[0100]
方面3：根据方面1至2中任一项所述的组合物，其中所述组合物包含第一量的硫和第二量的硒，所述第一量大于或等于所述第二量的三分之一。
[0101]
方面4：根据方面1中任一项所述的组合物，其中所述组合物不包含硒。
[0102]
方面5：根据方面1至4中任一项所述的组合物，其中所述组合物包含量大于或等于所述组合物的10％的硫。
[0103]
方面6：根据方面1至5中任一项所述的组合物，其中所述包括硫的组分进一步包含氧。
[0104]
方面7：根据方面1至6中任一项所述的组合物，其中所述组合物包含量小于或等于所述组合物的30at.％的砷。
[0105]
方面8：根据方面1至7中任一项所述的组合物，其中所述锗的量在所述组合物的20at.％到35at.％的范围内。
[0106]
方面9：根据方面1至8中任一项所述的组合物，其中选自所述群组的所述至少一种元素包括量在所述组合物的1at.％到15at.％的范围内的铟。
[0107]
方面10：根据方面1至8中任一项所述的组合物，其中选自所述群组的所述至少一种元素包括量在所述组合物的1at.％到15at.％的范围内的硼。
[0108]
方面11：根据方面1至8中任一项所述的组合物，其中选自所述群组的所述至少一种元素包括量在所述组合物的1at.％到15at.％的范围内的铝。
[0109]
方面12：根据方面1至8中任一项所述的组合物，其中选自所述群组的所述至少一种元素包括量在所述组合物的1at.％到15at.％的范围内的镓。
[0110]
方面13：根据方面1至8中任一项所述的组合物，其中选自所述群组的所述至少一种元素包括量在所述组合物的1at.％到15at.％的范围内的铊。
[0111]
描述了一种设备。下文提供如本文中所描述的设备的各方面的概述：
[0112]
方面14：一种设备，其包含：包含硫族化物材料的存储器单元，所述硫族化物材料包含：包括硫的组分，其中所述包括硫的组分的量大于或等于所述硫族化物材料的
40at.％；量在所述硫族化物材料的8at.％到35at.％的范围内的锗；以及选自由硼、铝、镓、铟和铊组成的群组的至少一种元素，所述元素的量在所述硫族化物材料的1at.％到15at.％的范围内。
[0113]
方面15：根据方面14所述的设备，其中所述包括硫的组分进一步包含硒。
[0114]
方面16：根据方面14至15中任一项所述的设备，其中所述硫族化物材料不包含硒。
[0115]
方面17：根据方面14至16中任一项所述的设备，其中所述硫族化物材料包含量大于或等于所述组合物的10％的所述硫。
[0116]
方面18：根据方面14至17中任一项所述的设备，其中所述包括硫的组分进一步包含氧。
[0117]
方面19：根据方面14至18中任一项所述的设备，其中所述存储器单元包括可用以存储逻辑值的存储元件，所述存储元件包括所述硫族化物材料。
[0118]
方面20：根据方面19所述的设备，其中所述存储元件是自选存储元件。
[0119]
方面21：根据方面19至20中任一项所述的设备，其中所述存储元件可用以存储至少部分地基于跨所述硫族化物材料施加的第一极性的电压的第一逻辑值和至少部分地基于跨所述硫族化物材料施加的第二极性的电压的第二逻辑值。
[0120]
描述了一种设备。下文提供如本文中所描述的设备的各方面的概述：
[0121]
方面22：一种设备，其包含：第一存取线；第二存取线；以及包含硫族化物材料的存储器单元，所述硫族化物材料包括硫、锗以及硼、铝、镓、铟或铊中的至少一者，其中所述第一存取线经由所述存储器单元与所述第二存取线电子通信。
[0122]
方面23：根据方面22所述的设备，其中：在所述硫族化物材料内，包括所述硫的组分包括大于或等于所述硫族化物材料的40at.％；所述锗的量在所述硫族化物材料的8at.％到35at.％的范围内；并且硼、铝、镓、铟或铊中的所述至少一者的量在所述硫族化物材料的1at.％到15at.％的范围内。
[0123]
方面24：根据方面23所述的设备，其中所述包括所述硫的组分进一步包含硒、氧或这两者。
[0124]
方面25：根据方面22至24中任一项所述的设备，其中所述存储器单元包括可用以存储逻辑值的存储元件，所述存储元件包括所述硫族化物材料。
[0125]
可以使用各种不同技艺和技术中的任一者来表示本文中所描述的信息和信号。例如，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个描述中可能参考的数据、指令、命令、信息、信号、位、符号和芯片。一些图式可以将信号说明为单个信号；然而，所述信号可以表示信号的总线，其中所述总线可以具有各种位宽度。
[0126]
术语“电子通信”、“导电接触”、“连接”和“耦合”可以指支持信号在组件之间流动的组件之间的关系。如果组件之间存在可以在任何时间支持信号在组件之间流动的任何导电路径，则认为组件彼此电子通信(或彼此导电接触、或彼此连接、或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子通信(或彼此导电接触，或彼此连接，或彼此耦合)的组件之间的导电路径可为开路或闭路。所连接组件之间的导电路径可为组件之间的直接导电路径，或所连接组件之间的导电路径可为间接导电路径，其可包含例如开关、晶体管或其它组件的中间组件。在一些实例中，可以例如使用例如开关或晶体管的一或多个中间组件来中断信号在所连接组件之间的流动一段时间。
[0127]
术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在所述开路关系中，信号当前无法通过导电路径在所述组件之间传送，在所述闭路关系中，信号能够通过所述导电路径在所述组件之间传送。当例如控制器的组件将其它组件耦合在一起时，组件起始允许信号通过先前不准许信号流动的导电路径在其它组件之间流动的改变。
[0128]
术语“隔离”是指其中信号当前无法在组件之间流动的组件之间的关系。如果组件之间存在开路，则组件彼此隔离。例如，由定位在两个组件之间的开关隔离的所述组件在开关断开时彼此隔离。当控制器隔离两个组件时，控制器实现以下改变：防止信号使用先前准许信号流动的导电路径在组件之间流动。
[0129]
本文中所使用的术语“层”或“层级”是指几何结构(例如，相对于衬底)的层数或片。每个层或层级可具有三个维度(例如，高度、宽度及深度)，并且可覆盖表面的至少一部分。例如，层或层级可以是三维结构，其中两个维度大于第三维度，例如薄膜。层或层级可包含不同元件、组件和/或材料。在一些实例中，一个层或一个层级可由两个或更多个子层或子层级构成。
[0130]
如本文所用，术语“大体上”意指经修饰特征(例如，由术语大体上修饰的动词或形容词)不必是绝对的但要足够接近以便实现特性的优点。
[0131]
如本文中所使用，术语“电极”可指电导体，并且在一些实例中，可用作到存储器阵列的存储器单元或其它组件的电接触件。电极可包含提供存储器阵列的元件或组件之间的导电路径的迹线、导线、导电线、导电层等。
[0132]
本文中所论述的包含存储器阵列的装置可形成于例如硒、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些实例中，衬底为半导体晶片。在其它实例中，衬底可以是绝缘体上硅(soi)衬底，例如玻璃上硅(sog)或蓝宝石上硅(sop)，或另一衬底上的半导体材料的外延层。可以通过使用包含但不限于磷、硼或砷的各种化学物种的掺杂来控制衬底或衬底的子区的电导率。掺杂可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法来执行。
[0133]
本文中所论述的开关组件或晶体管可以表示场效应晶体管(fet)，并且包括包含源极、漏极和栅极的三端装置。所述端可以通过例如金属的导电材料连接到其它电子元件。源极和漏极可以是导电的，并且可以包括重掺杂(例如，简并)的半导体区域。源极与漏极可以通过轻掺杂的半导体区域或沟道分离。如果沟道是n型(即，大部分载流子是电子)，则fet可以被称作n型fet。如果沟道是p型(即，大部分载流子是空穴)，则fet可被称为p型fet。所述沟道可以由绝缘栅极氧化物封端。可以通过将电压施加到栅极来控制沟道电导率。例如，将正电压或负电压分别施加到n型fet或p型fet可以使沟道变成导电的。在大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可以“接通”或“激活”。在小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可以“关断”或“去激活”。
[0134]
本文中结合附图阐述的描述内容描述了示例配置，并且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示例性”是指“充当实例、例子或说明”，并且不“优选于”或“优于”其它实例。详细描述包含具体细节以提供对所描述技术的理解。然而，可以在没有这些具体细节的情况下实践这些技术。在一些情况下，以框图形式示出众所周知的结构和装置以免混淆所描述实例的概念。
[0135]
在附图中，类似的组件或特征可以具有相同的参考标记。另外，可以通过在参考标
记之后跟着短划线和在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果在说明书中仅使用第一参考标记，则描述适用于具有相同第一参考标记而与第二参考标记无关的类似组件中的任一个。
[0136]
本文所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合实施。如果以由处理器执行的软件实施，则可以将功能作为一或多个指令或代码存储在计算机可读媒体上或通过计算机可读媒体传输。其它实例和实施方案在本公开及所附权利要求书的范围内。例如，由于软件的性质，本文中所描述的功能可以使用由处理器执行的软件、硬件、固件、硬连线或任何这些的组合来实施。实施功能的特征也可以物理地位于各种位置处，包含分布以使得功能的各部分在不同物理位置处实施。
[0137]
例如，可用通用处理器、dsp、asic、fpga或其它可编程逻辑装置、离散栅极或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任何组合来实施或执行结合本文中的本公开而描述的各种说明性块和模块。通用处理器可为微处理器；但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可以实施为计算装置的组合(例如，dsp与微处理器的组合、多个微处理器、结合dsp核心的一或多个微处理器，或任何其它此配置)。
[0138]
如本文(包含在权利要求书中)所使用，如在项列表(例如，在例如“中的至少一者”或“中的一或多个”之前的项列表)中所使用的“或”指示包含性列表，使得例如a、b或c中的至少一者的列表意指a或b或c或ab或ac或bc或abc(即，a和b和c)。同样，如本文中所使用，短语“基于”不应被理解为指代一组封闭条件。例如，在不脱离本公开的范围的情况下，描述为“基于条件a”的示例性步骤可基于条件a和条件b两者。换句话说，如本文中所使用，短语“基于”应以与短语“至少部分地基于”相同的方式解释。
[0139]
提供本文中的描述以使本领域的技术人员能够制造或使用本公开。本领域的技术人员将显而易见对本公开的各种修改，并且本文中所定义的一般原理可以在不脱离本公开的范围的情况下应用于其它变体。因此，本公开不限于本文中所描述的实例和设计，而是被赋予与本文所公开的原理和新颖特征一致的最宽范围。

技术特征：
1.一种物质组合物，其包括：包括硫的组分，其中所述包括硫的组分的量大于或等于所述组合物的40原子百分比(at.％)；量在所述组合物的8at.％到35at.％的范围内的锗；以及选自由硼、铝、镓、铟和铊组成的群组的至少一种元素，所述元素的量在所述组合物的1at.％到15at.％的范围内。2.根据权利要求1所述的组合物，其中所述包括硫的组分进一步包括硒。3.根据权利要求2所述的组合物，其中所述组合物包括第一量的所述硫和第二量的所述硒，所述第一量大于或等于三分之一的所述第二量。4.根据权利要求1所述的组合物，其中所述组合物不包含硒。5.根据权利要求1所述的组合物，其中所述组合物包括量大于或等于所述组合物的10％的所述硫。6.根据权利要求1所述的组合物，其中所述包括硫的组分进一步包括氧。7.根据权利要求1所述的组合物，其进一步包括：量小于或等于所述组合物的30at.％的砷。8.根据权利要求1所述的组合物，其中所述锗的量在所述组合物的20at.％到35at.％的范围内。9.根据权利要求1所述的组合物，其中选自所述群组的所述至少一种元素包括量在所述组合物的1at.％到15at.％的范围内的铟。10.根据权利要求1所述的组合物，其中选自所述群组的所述至少一种元素包括量在所述组合物的1at.％到15at.％的范围内的硼。11.根据权利要求1所述的组合物，其中选自所述群组的所述至少一种元素包括量在所述组合物的1at.％到15at.％的范围内的铝。12.根据权利要求1所述的组合物，其中选自所述群组的所述至少一种元素包括量在所述组合物的1at.％到15at.％的范围内的镓。13.根据权利要求1所述的组合物，其中选自所述群组的所述至少一种元素包括量在所述组合物的1at.％到15at.％的范围内的铊。14.一种设备，其包括：包括硫族化物材料的存储器单元，所述硫族化物材料包括：包括硫的组分，其中所述包括硫的组分的量大于或等于所述硫族化物材料的40原子百分比(at.％)；量在所述硫族化物材料的8at.％到35at.％的范围内的锗；以及选自由硼、铝、镓、铟和铊组成的群组的至少一种元素，所述元素的量在所述硫族化物材料的1at.％到15at.％的范围内。15.根据权利要求14所述的设备，其中所述包括硫的组分进一步包括硒。16.根据权利要求14所述的设备，其中所述硫族化物材料不包含硒。17.根据权利要求14所述的设备，其中所述硫族化物材料包括量大于或等于所述组分的10％的所述硫。18.根据权利要求14所述的设备，其中所述包括硫的组分进一步包括氧。
19.根据权利要求14所述的设备，其中所述存储器单元包括能用以存储逻辑值的存储元件，所述存储元件包括所述硫族化物材料。20.根据权利要求19所述的设备，其中所述存储元件包括自选存储元件。21.根据权利要求19所述的设备，其中所述存储元件能用以存储至少部分地基于跨所述硫族化物材料施加的第一极性的电压的第一逻辑值和至少部分地基于跨所述硫族化物材料施加的第二极性的电压的第二逻辑值。22.一种设备，其包括：第一存取线；第二存取线；以及包含硫族化物材料的存储器单元，所述硫族化物材料包括硫、锗以及硼、铝、镓、铟或铊中的至少一者，其中所述第一存取线经由所述存储器单元与所述第二存取线电子通信。23.根据权利要求22所述的设备，其中：在所述硫族化物材料内，包括所述硫的组分包括大于或等于所述硫族化物材料的40原子百分比(at.％)；所述锗的量在所述硫族化物材料的8at.％到35at.％的范围内；并且硼、铝、镓、铟或铊中的所述至少一者的量在所述硫族化物材料的1at.％到15at.％的范围内。24.根据权利要求23所述的设备，其中所述包括所述硫的组分进一步包括硒、氧或这两者。25.根据权利要求22所述的设备，其中所述存储器单元包括能用以存储逻辑值的存储元件，所述存储元件包括所述硫族化物材料。

技术总结
本申请案涉及硫族化物存储器装置组合物。存储器单元可使用具有如本文中所描述的组合物的硫族化物材料作为存储材料、选择器材料或作为自选存储材料。如本文中所描述的硫族化物材料可包含含硫组分，其可为完全硫(S)或可为硫与例如硒(Se)等一或多种其它元素的组合。除所述含硫组分之外，所述硫族化物材料可进一步包含一或多种其它元素，例如锗(Ge)、至少一种第III族元素或砷(As)。第III族元素或砷(As)。第III族元素或砷(As)。


技术研发人员：D
受保护的技术使用者：美光科技公司
技术研发日：2023.02.20
技术公布日：2023/8/23