用于减少鳍塌陷和晶体管泄漏的鳍图案化的制作方法

1.本公开涉及半导体器件。更具体地，本公开涉及用于减少鳍塌陷和晶体管泄漏的鳍图案化。


背景技术：

2.对计算和存储容量的不断增长的需求推动了集成电路(ic)设计的器件密度的增加。半导体制造行业通过减小特征大小来增加ic设计的器件密度。


技术实现要素：

3.本文描述的一些实施例可以在硅衬底上创建至少一个鳍结构。具体地，鳍式硬掩模图案可以被形成在硅衬底上，其中鳍式硬掩模图案上的每个特征可以包括被布置在硅衬底上的热氧化物层(例如通过在硅衬底上生长热氧化物层)、被布置在热氧化物层上的氮化硅层以及被布置在氮化硅层上的氧化物层。接下来，鳍蚀刻过程可以被用于在硅衬底上创建至少一个鳍结构。然后，实施例可以通过应用自限制鳍蚀刻过程的一次或多次迭代来减小至少一个鳍结构的宽度。具体地，在自限制鳍蚀刻过程的每次迭代中，自限制吸收过程可以被应用于至少一个鳍结构，然后自限制移除过程可以被应用于至少一个鳍结构。
4.在一些实施例中，将自限制吸收过程应用于至少一个鳍结构可以包括：将至少一个鳍结构暴露于化学物质，该化学物质仅结合至至少一个鳍结构的最外原子层。在一些实施例中，对至少一个鳍结构应用自限制移除过程可以包括：仅移除至少一个鳍结构的最外原子层。在一些实施例中，环绕至少一个鳍结构的栅极结构可以被创建。在一些实施例中，鳍结构可以是鳍式场效应晶体管(finfet)器件的一部分。在一些实施例中，鳍结构可以是全环绕栅极(gaa)器件的一部分。
附图说明
5.本公开可以基于下面给出的详细描述和附图来理解。附图用于说明性目的，并且不限制本公开的范围。此外，附图不一定按比例绘制。
6.图1图示了根据本文公开的一些实施例的三维(3d)器件。
7.图2a图示了根据本文公开的一些实施例的高斯鳍宽度分布的曲线图。
8.图2b图示了根据本文公开的一些实施例的实际鳍宽度分布的曲线图。
9.图2c图示了根据本文公开的一些实施例的当标称鳍宽度被减小时预期鳍宽度分布的曲线图。
10.图3图示了根据本文公开的一些实施例的原子层蚀刻(ale)过程。
11.图4a至图4i图示了根据本文描述的一些实施例的用于创建鳍的过程。
12.图5提出了图示根据本文公开的一些实施例的用于在硅衬底上创建鳍结构的过程的流程图。
13.图6图示了根据本文描述的一些实施例的用于集成电路的设计、验证和制作的示
例流程。
14.图7图示了计算机系统700的示例机器，在该计算机系统700内，用于使机器执行本文讨论的任何一种或多种方法的指令集可以被执行。
具体实施方式
15.本公开的各个方面涉及减少鳍坍塌和晶体管泄漏的鳍图案化。3d器件技术可能有助于满足未来的计算和存储需求。在3d器件中，器件结构(称为鳍)可能会向远离硅晶片表面的方向延伸。3d器件可以帮助半导体制造行业继续增加ic中的器件密度，同时与传统平面器件设计相比允许优化性能和功率。
16.用于创建鳍的现有过程可能会导致制造问题。具体地，现有过程可能导致鳍宽度与标称宽度发生显著变化，这可能导致鳍塌陷(如果鳍太窄)或可能导致过度的晶体管泄漏(如果鳍太宽)。这些制造问题可能会防止3d器件特征大小的进一步减小。
17.本文描述的实施例以用于创建具有期望宽度的鳍的高产率过程为特征。本文描述的实施例的优点包括但不限于提高3d器件制造的产率、提高晶体管性能、减少晶体管泄漏以及实现晶体管密度的缩放。
18.在本公开中，不失一般性，假设晶片表面平行于xy平面，结构沿着x方向的长度被称为结构的宽度，结构沿着y方向的长度被称为结构的长度，并且结构沿着z方向的长度被称为结构的高度。
19.图1图示了根据本文公开的一些实施例的3d器件。
20.在本公开中，术语“鳍”指的是在晶片表面上方上升并且包括导电通道的结构。在一些实施例中，鳍的宽度小于鳍的长度，并且也小于鳍的高度。通过鳍中的导电通道的电流量可以通过跨导电通道施加电压来调制。例如，3d器件100包括在硅衬底102和氧化物层104上方上升的鳍106。栅极108可以环绕鳍106中的导电通道。沿着y方向通过鳍106的电流可以通过使用栅极108的电压来控制。因为栅极108环绕鳍106，栅极108和鳍106之间的边界的表面积大于具有相同的x和y尺寸的传统平面器件，这使得3d器件100与类似大小的平面器件相比能够具有更低的阈值电压和更低的泄漏电流。
21.3d器件100是finfet的示例。尽管本公开中的一些实施例是在finfet的上下文中描述的，但是这些实施例通常适用于包括鳍结构的任何3d器件。例如，本文描述的实施例适用于也包括鳍结构的全环绕栅极(gaa)晶体管。
22.3d器件的性能和可制造性可以取决于鳍宽度。期望鳍很窄，使得栅极可以很好地控制通过鳍的电流，并且当3d器件处于断开状态时，很少有电流通过3d器件的主体泄漏。然而，如果鳍太窄，则可能容易塌陷，从而可能会影响产率。另一方面，如果鳍太宽，则3d器件可能会具有过度泄漏，从而可能会影响功耗和电池寿命。术语“鳍塌陷”是指没有可行的鳍结构。换言之，如果在制造器件发生鳍塌陷，则所得的3d器件将无法按期望操作。术语“产率”是指制造的3d器件按期望操作的部分。
23.在制造期间，不可能避免一些鳍宽度变化。具体地，由于制造器件发生的随机变化，鳍的实际宽度可能不同于标称宽度。术语“标称宽度”是指如果在制造期间没有发生随机变化，则制造的鳍的预期宽度。
24.图2a图示了根据本文公开的一些实施例的高斯鳍宽度分布的曲线图。在图2a至图
2c中，x轴表示鳍宽度，并且y轴表示特定鳍宽度值出现的概率。
25.高斯分布出现在许多自然现象中。因此，当鳍被制造时，由于影响光刻和蚀刻的随机变化，预期鳍宽度将具有高斯鳍宽度分布202是合理的。然而，由现有制造过程产生的实际鳍宽度分布并不是高斯分布。
26.图2b图示了根据本文公开的一些实施例的实际鳍宽度分布的曲线图。现有制造过程使用化学蚀刻和热氧化来创建鳍结构。使用现有制造过程创建的鳍的实际鳍宽度分布204偏向比标称鳍宽度窄的鳍。显著宽于标称鳍宽度的鳍宽度导致晶体管具有过度泄漏206，而显著窄于标称鳍宽度的鳍宽度可能导致鳍塌陷208，这降低了产率。
27.图2c图示了根据本文公开的一些实施例的当标称鳍宽度被减小时预期鳍宽度分布的曲线图。当鳍使用现有过程创建时，实际鳍宽度分布204包括细长的“左侧”尾部210，这意味着大部分鳍显著窄于标称鳍宽度。因此，如果标称鳍宽度被减小，则由现有制造过程生成的实际鳍宽度分布向左侧偏移(在图2c中示出为“鳍宽度分布212”)，并且细长的“左侧”尾部210导致产率显著降低。因此，在现有制造过程中，减小标称鳍宽度可能会不成比例地降低产率，这反过来又可能会不成比例地增加制造成本。由于鳍塌陷问题，可能无法继续使用现有的半导体制造过程来增加3d器件的密度。
28.本文公开的实施例使用以下见解：当鳍很窄时发生正反馈效应(或失控效应)，即，窄鳍导致现有鳍蚀刻过程加速并且使鳍更窄。
29.具体地，鳍的材料性质随着鳍宽度而变化。例如，已知比5nm薄的硅层表现出较弱的机械强度和较宽的带隙。窄鳍的材料性质的变化加速了化学蚀刻和热氧化速率，这导致失控效应，这反过来又导致细长的“左侧”尾部210。
30.本文公开的实施例使用以下见解：如果防止正反馈效应(或失控效应)发生在窄鳍宽度处，那么将防止由细长“左侧”尾部210引起的产率问题，并且在不显著影响产率的情况下，鳍宽度可能会被减小。
31.具体地，本文公开的实施例通过用自限制鳍蚀刻过程代替对硅表面性质敏感的化学蚀刻和热氧化来防止正反馈效应(或失控效应)。自限制鳍蚀刻过程的示例包括但不限于ale。自限制鳍蚀刻过程一次移除一个单层材料。正反馈效应(或失控效应)在这种自限制鳍蚀刻过程中被防止，因为材料被移除的速度不取决于鳍宽度。
32.自限制鳍蚀刻过程可能比化学蚀刻和热氧化慢，因此自限制鳍蚀刻过程可能导致鳍制造成本增加。然而，更高的制造成本被益处补偿得更多，这些益处包括但不限于：(1)提高的产率，(2)更一致的晶体管性能和泄漏，以及(3)实现进一步的晶体管密度缩放。
33.图3图示了根据本文公开的一些实施例的ale过程。两个原子层302是鳍的两个最外层。两个原子层302中的顶层可以被暴露于前体。前体通常可以是与最顶原子层结合(例如由于化学反应)的任何化学物质。一旦化学物质与最顶原子层结合，进一步的吸收就会被防止。在前体暴露和自限制吸收304之后，前体可以结合至单个原子层306。如图3所示，前体的原子(例如原子314)可以结合至鳍的单个原子层的原子(例如原子312)。前体吸收过程是自限制的，因为吸收过程在前体与单个暴露的原子层结合后停止，并且不会渗透到更深的原子层中。接下来，被吸收层308的选择性移除可以被执行。具体地，选择性移除过程是自限制的，因为选择性移除在鳍的单个暴露的原子层(被结合至前体)被移除之后停止，并且不移除鳍的更深的原子层。在图3所示的ale过程的单个应用结束时，来自两个原子层302的暴
露原子层已被移除，留下单个原子层310。图3所示的过程可以被重复应用以移除更多的原子层，一次一层。
34.许多技术可以被用于实施自限制吸收和自限制移除过程。针对硅衬底，cl2前体可以被用于实施自限制吸收，并且来自电子回旋共振(ecr)等离子体的ar离子可以被用于实施自限制移除。实施自限制吸收和自限制移除的其他概率包括但不限于：
35.[0036][0037]
图4a至图4i图示了根据本文描述的一些实施例的用于创建鳍的过程。在硅衬底402(图4a)上，该过程可以开始于形成鳍式硬掩模图案(图4b)。每个鳍可以对应于鳍式硬掩模上的特征，并且鳍式硬掩模上的每个特征可以包括热氧化物层404、氮化硅层406和氧化物层408。接下来，该过程可以使用鳍蚀刻过程(可以包括化学蚀刻和热氧化)以创建初始鳍结构，如图4c所示。该过程然后可以沉积鳍式氮化物衬里(图4d中未示出)和浅沟槽隔离层410(图4d)。浅沟槽隔离层通常可以使用可以防止相邻器件组件之间的电流泄漏的任何材料。例如，二氧化硅可以被用作浅沟槽隔离层的材料。在一些实施例中，浅沟槽隔离层的高度可以与鳍的高度相当；具体地，浅沟槽隔离层的高度可以大于鳍的高度。例如，在一些实施例中，浅沟槽隔离层的高度可以是70nm，而鳍的高度可以是50nm。接下来，如图4e至图4h所示，该过程可以应用自限制鳍蚀刻过程(例如ale)的一次或多次迭代以在每次迭代中移除每个鳍的一个原子层。图4i图示了在自限制鳍蚀刻过程的多次迭代已被应用之后鳍形状
的等距视图。使用自限制鳍蚀刻过程的多次迭代能够在不导致鳍塌陷的情况下创建窄鳍。因此，图4a至图4i中描述的制造过程可以被用于创建高产率的窄鳍。
[0038]
图5提出了图示根据本文公开的一些实施例的用于在硅衬底上创建鳍结构的过程的流程图。该过程可以开始于在硅衬底上创建至少一个鳍结构(在502中)。具体地，鳍式硬掩模图案可以被形成在硅衬底上(例如如图4b所示)，其中鳍式硬掩模图案上的每个特征可以包括被布置在硅衬底上的热氧化物层(例如通过在硅衬底上生长热氧化物层)、被布置在热氧化物层上的氮化硅层以及被布置在氮化硅层上的氧化物层。接下来，鳍蚀刻过程可以被使用(例如如图4c所示)以在硅衬底上创建至少一个鳍结构。
[0039]
接下来，用于在硅衬底上创建鳍结构的过程可以通过应用自限制鳍蚀刻过程的一次或多次迭代来减小至少一个鳍结构的宽度(在504中)。具体地，在自限制鳍蚀刻过程的每次迭代中(例如如图3所示)，自限制吸收过程可以对至少一个鳍结构应用，然后自限制移除过程可以被应用于至少一个鳍结构。将自限制吸收过程应用于至少一个鳍结构可以包括将至少一个鳍结构暴露于化学物质，该化学物质仅结合至至少一个鳍结构的最外原子层。对至少一个鳍结构应用自限制移除过程可以包括仅移除至少一个鳍结构的最外原子层。在一些实施例中，10至25个原子层(或单层)可以通过使用自限制鳍蚀刻过程的10至25次迭代来移除，这对应于将鳍的宽度减小大约4nm至10nm。
[0040]
在一些实施例中，环绕至少一个鳍结构的栅极结构可以被创建(例如如图1所示)。在一些实施例中，鳍结构可以是finfet器件的一部分。在一些实施例中，鳍结构可以是gaa器件的一部分。
[0041]
图6图示了根据本文描述的一些实施例的用于集成电路的设计、验证和制作的示例流程600。eda过程612(首字母缩写词“eda”指的是“电子设计自动化”)可以被用于变换和验证表示集成电路的设计数据和指令。这些过程中的每个过程都可以作为多个模块或操作来构建和启用。
[0042]
流程600可以从利用由设计者供应的信息创建产品理念610开始，该信息通过使用eda过程612进行变换和验证。当设计被最终确定时，设计被流片634，这是当用于集成电路的艺术品(例如几何图案)被发送到制作设施以制造掩模集合时，该掩模集合然后被用于制造集成电路。在流片之后，半导体管芯被制作636，并且封装和组装过程638被执行以产生制造的ic芯片640。
[0043]
电路或电子结构的规范范围可以从低级晶体管材料布局到高级描述语言。高级抽象可以被用于使用诸如vhdl、verilog、systemverilog、systemc、myhdl或openvera等硬件描述语言(“hdl”)设计电路和系统。hdl描述可以被变换为逻辑级寄存器传送级(“rtl”)描述、门级描述、布局级描述或掩模级描述。作为不太抽象的描述的每个较低抽象级别会在设计描述中添加更多细节。作为不太抽象的描述的低级抽象可以由计算机生成，从设计库导出，或者由另一设计自动化过程创建。用于指定更详细描述的低级抽象语言的规范语言的示例是spice(代表“具有集成电路重点的模拟程序”)。每个抽象级别的描述包含足够由该层的对应工具(例如正式验证工具)使用的细节。
[0044]
在系统设计614期间，要被制造的集成电路的功能性被指定。设计可以针对诸如功耗、性能、面积(物理和/或代码行)和成本降低等期望特性来优化。在该阶段可以将设计分区为不同类型的模块或组件。
[0045]
在逻辑设计和函数验证616期间，电路中的模块或组件用一种或多种描述语言指定，并且检查规范的函数准确性。例如，电路的组件可以被验证，以生成与正在设计的电路或系统的规范的要求相匹配的输出。函数验证可以使用模拟器和其他程序，诸如测试平台生成器、静态hdl检查器和正式验证器。在一些实施例中，被称为
‘
仿真器’或
‘
原型系统’的组件的特殊系统被用于加速函数验证。
[0046]
在合成和测试设计618期间，hdl代码被变换为网表。在一些实施例中，网表可以是示图结构，其中示图结构的边缘表示电路的组件，并且示图结构的节点表示组件被如何互连。hdl代码和网表都是分层的制品，它可以由eda产品使用以验证集成电路在制造时是否根据指定的设计执行。该网表可以针对目标半导体制造技术来优化。附加地，完成的集成电路可以被测试，以验证集成电路满足规范的要求。
[0047]
在网表验证620期间，检查网表的与定时约束的依从性以及与hdl代码的对应性。在设计规划622期间，集成电路的总体平面图针对定时和顶级布线来构造和分析。
[0048]
在布局或物理实施624期间，发生物理放置(诸如晶体管或电容器等电路组件的定位)和布线(通过多个导体连接电路组件)，并且从库中选择单元以启用具体逻辑函数可以被执行。如本文使用的，术语
‘
单元’可以指定晶体管、其他组件和互连的集合，它们提供布尔逻辑函数(例如and、or、not、xor)或存储函数(诸如触发器或锁存器)。如本文使用的，电路
‘
块’可以指两个或多个单元。单元和电路块都可以被称为模块或组件，并且作为物理结构以及在模拟中被启用。参数针对所选单元来指定(基于
‘
标准单元’)，诸如大小，并且使其可在数据库中访问，以供eda产品使用。
[0049]
在分析和提取626期间，电路功能在布局级别被验证，这允许对布局设计进行细化。在物理验证628期间，布局设计被检查以确保制造约束是正确的，诸如drc约束、电约束、光刻约束以及与hdl设计规范相匹配的电路系统功能。在分辨率增强630期间，布局的几何形状被变换以改进电路设计的制造方式。
[0050]
在流片期间，数据被创建以用于光刻掩模的生产(如果适当，则在光刻增强被应用之后)。在掩模数据准备632期间，
‘
流片’数据被用于产生光刻掩模，该光刻掩模被用于产生完成的集成电路。
[0051]
计算机系统(诸如图7的计算机系统700)的存储子系统可以被用于存储由本文描述的一些或全部eda产品使用的程序和数据结构以及用于开发库的单元以及用于使用库的物理和逻辑设计的产品。
[0052]
图7图示了计算机系统700的示例机器，在该计算机系统700内，用于使机器执行本文讨论的任何一种或多种方法的指令集可以被执行。在替代实施方式中，该机器可以被连接(例如联网)至lan、内联网、外联网和/或互联网中的其他机器。该机器可以在客户端-服务器网络环境中以服务器或者客户端机器的身份操作，或者在对等(或者分布式)网络环境中作为对等机器操作，或者在云计算基础设施或环境中作为服务器或客户端机器操作。
[0053]
该机器可以是个人计算机(pc)、平板pc、机顶盒(stb)、个人数字助理(pda)、蜂窝电话、web设备、服务器、网络路由器、交换机或桥接器或者能够执行指定要由该机器采取的动作的指令集(连续的或以其他方式)的任何机器。进一步地，虽然单个机器被图示，但是术语“机器”也应该被视为包括单独地或者联合地执行用于执行本文讨论的任何一种或多种方法的指令集(或者多个指令集)的任何机器集合。
[0054]
示例计算机系统700包括处理设备702、主存储器704(例如只读存储器(rom)、闪存、诸如同步dram(sdram)等动态随机存取存储器(dram))、静态存储器706(例如闪存、静态随机存取存储器(sram)等)以及数据存储设备718，它们经由总线730彼此通信。
[0055]
处理设备702表示诸如微处理器、中央处理单元等一个或多个处理器。更具体地，处理设备可以是复杂指令集计算(cisc)微处理器、精简指令集计算(risc)微处理器、超长指令字(vliw)微处理器或者实施其他指令集的处理器或者实施指令集的组合的处理器。处理设备702还可以是诸如专用集成电路(asic)、现场可编程门阵列(fpga)、数字信号处理器(dsp)、网络处理器等一个或多个专用处理设备。处理设备702可以被配置为执行用于执行本文描述的操作和步骤的指令726。
[0056]
计算机系统700还可以包括通过网络720通信的网络接口设备708。计算机系统700还可以包括视频显示单元710(例如液晶显示器(lcd)或阴极射线管(crt))、字母数字输入设备712(例如键盘)、光标控制设备714(例如鼠标)、图形处理单元722、信号生成设备716(例如扬声器)、图形处理单元722、视频处理单元728和音频处理单元732。
[0057]
数据存储设备718可以包括在其上存储有一个或多个指令集726或软件的机器可读存储介质724(也称为非瞬态计算机可读介质)，该一个或多个指令集726或软件实施本文描述的任何一种或多种方法或者功能。在由计算机系统700执行期间，指令726还可以完全地或者至少部分地驻留在主存储器704内和/或处理设备702内，主存储器704和处理设备702还构成机器可读存储介质。
[0058]
在一些实施方式中，指令726包括实施与本公开相对应的功能性的指令。虽然机器可读存储介质724在示例实施方式中被示出为单个介质，但是术语“机器可读存储介质”应该被视为包括存储一个或多个指令集的单个介质或者多个介质(例如集中式或分布式数据库和/或关联的缓存和服务器)。术语“机器可读存储介质”还应该被视为包括能够存储或编码用于由机器执行的指令集并且使该机器和处理设备702执行本公开的任何一种或多种方法的任何介质。因此，术语“机器可读存储介质”应该被视为包括但不限于固态存储器、光学介质和磁性介质。
[0059]
前述详细描述的一些部分已经根据对计算机存储器内的数据位的操作的算法和符号表示提出。这些算法描述和表示是供数据处理领域的技术人员用于最有效地将他们的工作实质传达给本领域的其他技术人员的方式。算法可以是产生期望结果的操作序列。操作是需要物理操纵物理量的操作。这种量可以采用能够被存储、组合、比较和以其他方式操纵的电信号或者磁性信号的形式。这种信号可以被称为位、值、元素、符号、字符、术语、数字等。
[0060]
然而，应该牢记，所有这些和类似的术语都将与适当的物理量相关联并且仅仅是应用于这些量的方便标签。除非另有特别阐明，如从本公开显而易见的，要了解的是，在本描述中，某些术语指的是计算机系统或者类似的电子计算设备的动作和过程，该计算机系统或类似的电子计算设备操纵表示为计算机系统的寄存器和存储器内的物理(电子)量的数据，并且将其变换为类似地表示为计算机系统存储器或者寄存器或者其他这种信息存储设备内的物理量的其他数据。
[0061]
本公开还涉及一种用于执行本文的操作的装置。出于预期目的，该装置可以进行特别构造，或者它可以包括由存储在计算机中的计算机程序选择性地激活或者重新配置的
计算机。这种计算机程序可以被存储在计算机可读存储介质中，诸如但不限于包括软盘、光盘、cd-rom和磁光盘的任何类型的盘、只读存储器(rom)、随机存取存储器(ram)、eprom、eeprom、磁卡或光卡或者适合于存储电子指令的任何类型的介质(分别被耦合至计算机系统总线)。
[0062]
本文提出的算法和显示器在本质上与任何特定计算机或者其他装置不相关。根据本文的教导，各种其他系统可以与程序一起使用，或者它可以证明构造更专用的装置以执行方法比较方便。另外，本公开未参照任何特定的编程语言来描述。要了解，各种编程语言可以被用于实施本文描述的本公开的教导。
[0063]
本公开可以被提供为可以包括在其上存储有指令的机器可读介质的计算机程序产品或者软件，该指令可以被用于对计算机系统(或者其他电子设备)进行编程以根据本公开执行过程。机器可读介质包括用于以由机器(例如计算机)可读的形式存储信息的任何机制。例如，机器可读(例如计算机可读)介质包括机器(例如计算机)可读存储介质，诸如只读存储器(“rom”)、随机存取存储器(“ram”)、磁盘存储介质、光学存储介质、闪存设备等。
[0064]
在前述公开中，本公开的实施方式已经参照其具体示例实施方式描述。将显而易见的是，在不脱离以下权利要求中陈述的本公开的实施方式的范围的情况下，各种修改可以对其进行。在本公开涉及单数时态中的一些元素的情况下，多于一个元素可以在附图中描绘，并且相同的元素用相同的数字标记。因此，本公开和附图被认为是说明性的而不是限制性的。

技术特征：
1.一种方法，包括：在硅衬底上创建至少一个鳍结构；以及通过应用自限制鳍蚀刻过程的一次或多次迭代来减小所述至少一个鳍结构的宽度。2.根据权利要求1所述的方法，其中所述自限制鳍蚀刻过程的每次迭代包括：将自限制吸收过程应用于所述至少一个鳍结构；以及将自限制移除过程应用于所述至少一个鳍结构。3.根据权利要求2所述的方法，其中将所述自限制吸收过程应用于所述至少一个鳍结构包括：将所述至少一个鳍结构暴露于化学物质，所述化学物质仅结合至所述至少一个鳍结构的最外原子层。4.根据权利要求2所述的方法，其中将所述自限制移除过程应用于所述至少一个鳍结构包括：移除所述至少一个鳍结构的最外原子层，而不移除所述最外原子层下方的另一原子层。5.根据权利要求1所述的方法，还包括：创建围绕所述至少一个鳍结构的栅极结构。6.根据权利要求1所述的方法，其中所述至少一个鳍结构是鳍式场效应晶体管(finfet)器件的一部分。7.根据权利要求1所述的方法，其中所述至少一个鳍结构是全环绕栅极(gaa)器件的一部分。8.一种用于创建三维器件的方法，包括：在硅衬底上形成鳍式硬掩模图案；使用鳍蚀刻过程在所述硅衬底上创建至少一个鳍结构；以及通过应用自限制鳍蚀刻过程的一次或多次迭代来减小所述至少一个鳍结构的宽度。9.根据权利要求8所述的方法，其中所述自限制鳍蚀刻过程的每次迭代包括：将自限制吸收过程应用于所述至少一个鳍结构；以及将自限制移除过程应用于所述至少一个鳍结构。10.根据权利要求9所述的方法，其中将所述自限制吸收过程应用于所述至少一个鳍结构包括：将所述至少一个鳍结构暴露于化学物质，所述化学物质仅结合至所述至少一个鳍结构的最外原子层。11.根据权利要求9所述的方法，其中将所述自限制移除过程应用于所述至少一个鳍结构包括：仅移除所述至少一个鳍结构的最外原子层。12.根据权利要求8所述的方法，还包括：创建环绕所述至少一个鳍结构的栅极结构。13.根据权利要求8所述的方法，其中所述至少一个鳍结构是鳍式场效应晶体管(finfet)器件的一部分。14.根据权利要求8所述的方法，其中所述至少一个鳍结构是全环绕栅极(gaa)器件的一部分。15.一种用于在硅衬底上创建鳍结构的方法，包括：在所述硅衬底上形成鳍式硬掩模图案，其中所述鳍式硬掩模图案上的特征包括在所述硅衬底上生长的热氧化物层、被布置在所述热氧化物层上的氮化硅层以及被布置在所述氮化硅层上的氧化物层；使用鳍蚀刻过程在所述硅衬底上创建与所述鳍式硬掩模图案上的所述特征相对应的
所述鳍结构；以及通过应用自限制鳍蚀刻过程的一次或多次迭代来减小所述鳍结构的宽度。16.根据权利要求15所述的方法，其中所述自限制鳍蚀刻过程的每次迭代包括：将自限制吸收过程应用于所述至少一个鳍结构；以及将自限制移除过程应用于所述鳍结构。17.根据权利要求16所述的方法，其中将所述自限制吸收过程应用于所述至少一个鳍结构包括：将所述鳍结构暴露于化学物质，所述化学物质仅结合至所述鳍结构的最外原子层。18.根据权利要求16所述的方法，其中将所述自限制移除过程应用于所述鳍结构包括：仅移除所述鳍结构的最外原子层。19.根据权利要求15所述的方法，还包括：创建围绕所述鳍结构的栅极结构。20.根据权利要求15所述的方法，其中所述鳍结构是鳍式场效应晶体管(finfet)器件的一部分。

技术总结
至少一个鳍结构可以被创建在硅衬底上。接下来，所述至少一个鳍结构的宽度可以通过应用自限制鳍蚀刻过程的一次或多次迭代来减小。自限制鳍蚀刻过程的一次或多次迭代来减小。自限制鳍蚀刻过程的一次或多次迭代来减小。


技术研发人员：莫洛兹 林锡伟
受保护的技术使用者：美商新思科技有限公司
技术研发日：2020.12.03
技术公布日：2023/8/24