电容补偿电路、电容检测电路、芯片和电子设备的制作方法

1.本技术涉及电路技术领域，具体涉及一种电容补偿电路、电容检测电路、芯片和电子设备。


背景技术：

2.电容检测芯片通常应用在sar传感器、触摸检测以及入耳检测等产品中，针对不同的应用场景会采用自电容和互电容两种检测方案。自电容检测方案通常是在测量引脚上施加激励电压来检测该引脚和地之间的电容大小，互电容检测方案通常是在一个电极上施加激励电压来检测两个电极之间的互电容大小。如果芯片的外部输入电容(包括寄生电容)过大，容易导致电容检测电路饱和。所以，电容感测装置中通常带有寄生电容补偿功能。
3.在电容检测流程中，外部输入电容和内部补偿电容上的电压会发生周期性的改变，考虑到电容上的电荷不会突变，当电容下极板的电压切换时，电容上极板(即电荷转移路径的中间节点)的电压也会出现相同方向的改变，极端情况下会高于电源和/或低于地端电压。当该电压超过pn结的导通电压时，电荷转移的过程会出现电荷泄漏，从而导致电容检测的结果不准确。


技术实现要素：

4.鉴于此，本技术提供一种电容补偿电路、电容检测电路、芯片和电子设备，以解决传统方案中，电容各极板间的电荷转移过程可能会出现电荷泄漏的问题。
5.本技术提供的一种电容补偿电路，所述电容补偿电路用于补偿电容检测电路中的寄生电容，所述电容检测电路包括运算放大器；所述电容补偿电路包括电容模块、第一电阻模块和第二电阻模块，所述电容模块包括n个补偿电容和所述n个补偿电容分别对应的第一双通道开关；
6.所述n个补偿电容的第一端分别连接所述电容检测电路的所述运算放大器的反相输入端，第二端分别连接对应第一双通道开关的第一端，各个所述第一双通道开关的第二端分别通过所述第一电阻模块接入所述电容检测电路的第一内部驱动电压，第三端分别通过所述第二电阻模块接入所述电容检测电路的第二内部驱动电压；
7.所述电容模块用于抵消所述电容检测电路的测量引脚的寄生电容；
8.所述第一电阻模块和所述第二电阻模块用于防止所述电容检测电路发生电荷泄漏。
9.可选地，所述电容模块还包括所述n个补偿电容分别对应的第一控制开关，各个所述第一控制开关连接在所述运算放大器的反相输入端和对应的所述补偿电容的第一端之间；n个所述第一控制开关用于接通至少一个所述补偿电容，以提供用于抵消所述寄生电容的电荷量。
10.可选地，所述第一电阻模块包括第一调整单元，所述第二电阻模块包括第二调整单元；所述第一调整单元用于根据所述运算放大器的反相输入端电压调整所述第一电阻模
块的等效阻抗；所述第二调整单元用于根据所述运算放大器的反相输入端电压调整所述第二电阻模块的等效阻抗。
11.可选地，所述第一调整单元包括第一比较器、第二控制开关和第一晶体管；所述第一比较器的正输入端连接所述运算放大器的反相输入端，负输入端接入所述第一内部驱动电压，输出端通过所述第二控制开关连接所述第一晶体管的栅极，所述第一晶体管的源极接入所述第一内部驱动电压，漏极分别连接所述第一双通道开关的一个通道。
12.可选地，所述第一调整单元还包括第一电容；所述第一电容连接在第一比较器的正输入端和输出端之间；所述第一电容用于调节所述第一晶体管的栅极电压变化斜率。
13.可选地，所述第二调整单元包括第二比较器、第三控制开关和第二晶体管；所述第二比较器的正输入端连接所述运算放大器的反相输入端，负输入端接入所述第二内部驱动电压，输出端通过所述第三控制开关连接所述第二晶体管的栅极，所述第二晶体管的源极接入所述第二内部驱动电压，漏极分别连接所述第一双通道开关的一个通道。
14.可选地，所述第二调整单元还包括第二电容；所述第二电容连接在第二比较器的正输入端和输出端之间；所述第二电容用于调节所述第二晶体管的栅极电压变化斜率。
15.可选地，所述第一调整单元和所述第二调整单元形成差分结构。
16.可选地，所述第一电阻模块还包括第一可调电阻和第二双通道开关；所述第二双通道开关的第一端分别连接各个所述第一双通道开关的各个通道，第二端通过所述第一调整单元接入所述第一内部驱动电压，第三端通过所述第一可调电阻接入所述第一内部驱动电压。
17.可选地，所述第二电阻模块还包括第二可调电阻和第三双通道开关；所述第三双通道开关的第一端分别连接各个所述第一双通道开关的各个通道，第二端通过所述第二调整单元接入所述第二内部驱动电压，第三端通过所述第二可调电阻接入所述第二内部驱动电压。
18.本技术还提供一种电容检测电路，所述电容检测电路包括上述任一种电容补偿电路。
19.可选地，所述电容检测电路还包括运算放大器；所述运算放大器的反相输入端连接所述电容补偿电路中补偿电容的上极板。
20.可选地，所述电容检测电路还包括反馈电容；所述反馈电容连接在所述运算放大器的反相输入端和输出端之间。
21.本技术还提供一种芯片，包括上述任一种电容检测电路。
22.本技术还提供一种电子设备，包括上述任一种电容检测电路或者上述任一种芯片。
23.本技术提供的上述电容补偿电路、电容检测电路、芯片和电子设备中，电容模块可以抵消电容检测电路的测量引脚的寄生电容，第一电阻模块和第二电阻模块可以防止电容检测电路发生电荷泄漏，以使运算放大器的输出电压更为稳定准确，从而提高依据输出电压所确定的待测电容的准确性。
24.进一步地，第一电阻模块包括第一调整单元，第二电阻模块包括第二调整单元，第一调整单元和第二调整单元可以分别根据运算放大器的反相输入端的实时电压自动调节串联到补偿电容上的等效阻抗的大小，从而避免电荷泄漏的风险；还能够避免分别控制上
拉电阻和下拉电阻等可变电阻的取值，简化控制过程。
25.进一步地，第一调整单元中第二控制开关的控制时序和第二调整单元中第三控制开关的控制时序可以匹配所在电容检测电路复位阶段至检测阶段切换过程中的相关开关组件控制时序，无需频繁切换，使控制时序更为简单，能够进一步简化对应的控制过程。
26.可见，上述电容补偿电路在提高所确定的待测电容准确性的基础上，还能够从多方面简化补偿寄生电容时的控制过程。
附图说明
27.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
28.图1是研究过程中的电容检测电路结构示意图；
29.图2是本技术一实施例的电容补偿电路结构示意图；
30.图3是本技术另一实施例的电容补偿电路结构示意图；
31.图4是本技术另一实施例的电容补偿电路结构示意图；
32.图5是本技术一实施例的调整单元结构示意图；
33.图6是本技术另一实施例的调整单元结构示意图
34.图7是本技术一实施例的控制时序示意图；
35.图8是本技术另一实施例的电容补偿电路结构示意图；
36.图9是本技术一实施例的电容检测电路结构示意图；
37.图10是本技术另一实施例的电容检测电路结构示意图。
具体实施方式
38.发明人对电容检测电路进行研究，参考图1所示，电容检测电路包括运算放大器opamp，运算放大器opamp的复位电压为vcm，反相输入端电压为vin，输出电压为vo；图1将外部输入的待测电容和寄生电容体现在电容检测电路的电路结构中，该电路结构还包括寄生电容cp、待测电容cx、反馈电容cfb、电容补偿模块200、第四控制开关φ11、第五控制开关φ12、第六控制开关φ13和第七控制开关φ21，电容检测电路内还设有第一内部驱动电压vp和第二内部驱动电压vn。第一内部驱动电压vp和第二内部驱动电压vn的取值范围分别在地端电压和电容检测电路的电源电压之间；可选地vp》vn。图1所示电容检测电路的连接关系包括第四控制开关φ11的第一端用于接入第一内部驱动电压vp，第二端分别通过寄生电容cp接地，通过待测电容cx接地，通过第六控制开关φ21连接运算放大器opamp的反相输入端；运算放大器opamp的反相输入端通过第五控制开关φ12分别连接运算放大器opamp的同相输入端和第二内部驱动电压vn，运算放大器opamp的反相输入端还通过反馈电容cfb连接运算放大器opamp的输出端，运算放大器opamp的输出端通过第六控制开关φ13接入复位电压vcm。电容补偿模块200设置在运算放大器opamp的反相输入端，电容补偿模块200内设有补偿电容coff和双通道开关，双通道开关的第一通道φ1接入第一内部驱动电压vp，第二通道φ2接入第二内部驱动电压vn。
39.具体地，电容检测电路的工作过程包括复位阶段和检测阶段。在复位阶段，第四控制开关φ11、第五控制开关φ12、第六控制开关φ13和双通道开关的第一通道φ1闭合，第六控制开关φ21和双通道开关的第二通道φ2断开，对电容检测电路进行复位；在检测阶段，第六控制开关φ21和双通道开关的第二通道φ2闭合，第四控制开关φ11、第五控制开关φ12、第六控制开关φ13和双通道开关的第一通道φ1断开，寄生电容cp、待测电容cx、反馈电容cfb和电容补偿模块200中的补偿电容coff上的电荷进行再分布；理想情况下，补偿电容coff和寄生电容cp上存储的电荷量相抵消，待测电容cx上改变的电荷量全部流入或者流出反馈电容cfb。然而在检测阶段，当第六控制开关φ21和双通道开关的第二通道φ2闭合的一瞬间，由于电容上的电荷不会突变，待测电容cx和补偿电容coff均会导致运算放大器opamp的反相输入端的电压vin偏离vn。若vn接近电源电压或地端电压，运算放大器opamp的反相输入端的电压vin容易出现高于电源电压或低于地端电压的情况，极端情况下该电压会超出相关晶体管的pn结正向导通电压，从而导致运算放大器opamp的反相输入端出现电荷泄漏。由于寄生电容cp、待测电容cx和反馈电容cfb的下极板均是强驱，电荷泄漏不会影响这三个电容上存储的电荷，而是影响反馈电容cfb上存储的电荷，即影响运算放大器opamp的输出电压vo，从而影响依据输出电压vo所确定的待测电容cx的准确性。
40.针对上述问题，本技术可以防止电容检测电路发生电荷泄漏，以使运算放大器opamp的输出电压vo更为稳定准确，从而提高依据输出电压vo所确定的待测电容cx的准确性。
41.下面结合附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本技术一部分实施例，而非全部实施例。基于本技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。
42.本技术第一方面提供一种电容补偿电路，所述电容补偿电路用于补偿电容检测电路中的寄生电容。上述电容检测电路的结构可以参考图1所示，包括运算放大器opamp，运算放大器opamp的复位电压为vcm，反相输入端电压为vin，输出电压为vo。
43.参考图2所示，所述电容补偿电路包括电容模块110、第一电阻模块120和第二电阻模块130，所述电容模块110包括n个补偿电容和所述n个补偿电容分别对应的第一双通道开关，例如图2示出了电容参数分别为c、21c、22c、
……
、2
n-1
c的n个补偿电容，a0、a1、a2、
……
、a
n-1
共n个第一双通道开关。
44.所述n个补偿电容的第一端分别连接所述电容检测电路的所述运算放大器opamp的反相输入端，第二端分别连接对应第一双通道开关的第一端，各个所述第一双通道开关的第二端分别通过所述第一电阻模块120接入所述电容检测电路的第一内部驱动电压vp，各个所述第一双通道开关的第三端分别通过所述第二电阻模块130接入所述电容检测电路的第二内部驱动电压vn。具体地，各个第一双通道开关的第一端接通其第二端，可以形成第一双通道开关的第一通道，各个第一双通道开关的第一端接通其第三端，可以形成第一双通道开关的第二通道。
45.所述电容模块110用于抵消所述电容检测电路的检测引脚处的寄生电容cp。具体地，电容模块110的n个补偿电容可以形成电容阵列，通过设定n个第一双通道开关的第一控制信号，可以调整电容阵列的电容参数，以使该电容参数能够抵消寄生电容cp，以准确地获
取待测电容cx。这里，n个第一双通道开关的第一控制信号可以包括接通第一双通道开关中某个通道的信号，例如第一控制信号ai＝1，表征第一双通道开关ai接通其第一通道，即第一双通道开关ai的第一端接通第二端，通过第一电阻模块120接入电容检测电路的第一内部驱动电压vp，第一控制信号ai＝-1，表征第一双通道开关ai接通其第二通道，即第一双通道开关ai的第一端接通第三端，通过第二电阻模块130接入电容检测电路的第二内部驱动电压vn，i可以从1依次取值至n。
46.所述第一电阻模块120和所述第二电阻模块130用于防止所述电容检测电路发生电荷泄漏，以使运算放大器opamp的输出电压vo更为稳定准确，从而提高依据输出电压vo所确定的待测电容cx的准确性。具体地，第一电阻模块120可以用于根据所述运算放大器opamp的反相输入端电压vin确定所述第一内部驱动电压vp连接的电阻参数，第二电阻模块130可以用于根据所述运算放大器opamp的反相输入端电压vin确定所述第二内部驱动电压vn连接的电阻参数，以使运算放大器opamp的反相输入端电vin能够保持在相对稳定的范围，即上述反相输入端电vin不会远高于电源电压或远低于地端电压。
47.具体地，第一电阻模块120和第二电阻模块130分别可以包括可调电阻和/或能够依据电容检测电路中各个阶段的切换操作等因素调整的等效阻抗，以通过调整第一电阻模块120和第二电阻模块130的电阻参数，使运算放大器opamp的反相输入端电压vin不会远高于电源电压或远低于地端电压，防止运算放大器opamp的反相输入端出现电荷泄漏，从而防止电容检测电路发生电荷泄漏。
48.在一个实施例中，参考图3所示，所述电容模块还包括所述n个补偿电容分别对应的第一控制开关，图3示出了b0、b1、b2、
……
、b
n-1
共n个第一控制开关。各个所述第一控制开关连接在所述运算放大器的反相输入端和对应的所述补偿电容的第一端之间，用于控制对应补偿电容的通断。n个所述第一控制开关用于接通至少一个所述补偿电容，以提供用于抵消所述寄生电容cp的电荷量。
49.可选地，电容检测电路在检测过程中，可以先尝试接通部分补偿电容，通过观测输出电压vo与预设电压的关系，确定所提供的电荷量与寄生电容cp的电荷量之间的大小关系；若所提供的电荷量小于寄生电容cp的电荷量，则可以依次接通其他补偿电容，直至输出电压vo表征所提供的电荷量与寄生电容cp的电荷量一致；若所提供的电荷量大于寄生电容cp的电荷量，则可以依次关断所接通的补偿电容，直至输出电压vo表征所提供的电荷量与寄生电容cp的电荷量一致。可选地，本实施例可以采用第二控制信号bi控制第一控制开关，第二控制信号bi可以高电平或者低电平等简单的控制信号，例如第二控制信号bi＝1，表征接通第一控制开关bi，第二控制信号bi＝0，表征关断第一控制开关bi，i可以从1依次取值至n。
50.在一个实施例中，所述第一电阻模块120包括第一调整单元ra_p，所述第二电阻模块130包括第二调整单元ra_n。第一调整单元ra_p的第一端分别连接各个第一双通道开关的各个通道，第二端接入第一内部驱动电压vp，第三端接入运算放大器opamp的反相输入端电压vin；第二调整单元ra_n的第一端分别连接各个第一双通道开关的各个通道，第二端接入第二内部驱动电压vn，第三端接入运算放大器opamp的反相输入端电压vin。
51.所述第一调整单元ra_p用于根据所述运算放大器opamp的反相输入端电压vin调整所述第一电阻模块的等效阻抗；所述第二调整单元ra_n用于根据所述运算放大器opamp
的反相输入端电压vin调整所述第二电阻模块的等效阻抗。
52.具体地，所述电容检测电路包括复位阶段和检测阶段；第一调整单元ra_p和所述第二调整单元ra_n可以相互协助，同时根据运算放大器opamp的反相输入端电压vin，也就是根据复位阶段至检测阶段的切换操作调整第一电阻模块120和第二电阻模块130分别对应的等效阻抗，使所述运算放大器opamp的反相输入端电压vin保持在相对稳定的范围，不会出现运算放大器opamp反相输入端电vin不会远高于电源电压或远低于地端电压的情况，达到防止运算放大器opamp的反相输入端出现电荷泄漏的目的。
53.可选地，上述第一调整单元ra_p和第二调整单元ra_n可以分别通过栅极电压可控的mos管实现，各个mos管栅压可以通过比较器调节，以简化第一调整单元ra_p和第二调整单元ra_n的结构，保证等效阻抗调整过程中的稳定性。
54.本实施例中，第一调整单元ra_p和第二调整单元ra_n可以分别根据运算放大器opamp的反相输入端的实时电压vin自动调节串联到补偿电容上的等效阻抗的大小，从而避免电荷泄漏的风险；还能够避免分别控制上拉电阻和下拉电阻等可变电阻的取值，简化控制过程。
55.在一个示例中，参考图5所示，所述第一调整单元ra_p包括第一比较器cmp1、第二控制开关s1和第一晶体管mp；可选地，第一晶体管mp为pmos管，可以作为上拉晶体管。
56.所述第一比较器cmp1的正输入端连接所述运算放大器opamp的反相输入端，以接入其反相输入端电压vin，第一比较器cmp1的负输入端接入所述第一内部驱动电压vp，第一比较器cmp1的输出端通过所述第二控制开关s1连接所述第一晶体管mp的栅极，所述第一晶体管mp的源极接入所述第一内部驱动电压vp，漏极分别连接所述第一双通道开关的一个通道,第一晶体管mp的漏极电压为电容模块110中所接通的补偿电容的下极板电压，记为vc。
57.可选地，参考图6所示，第一调整单元ra_p还包括第一电容cl1；第一电容cl1连接在第一比较器cmp1的正输入端和输出端之间，即第一电容cl1的第一端连接所述运算放大器opamp的反相输入端，以接入其反相输入端电压vin，第一电容cl1的第二端连接所述第一晶体管mp的栅极。第一电容cl1用于调节所述第一晶体管mp的栅极电压变化斜率，以使第一调整单元ra_p的等效阻抗调整过程更为平滑。
58.在一个示例中，如图5所示，所述第二调整单元ra_n包括第二比较器cmp2、第三控制开关s2和第二晶体管mn；可选地，第二晶体管mn为nmos管，可以作为下拉晶体管。
59.所述第二比较器cmp2的正输入端连接所述运算放大器opamp的反相输入端，以接入其反相输入端电压vin，第二比较器cmp2的负输入端接入所述第二内部驱动电压vn，第二比较器cmp2的输出端通过所述第三控制开关s2连接所述第二晶体管mn的栅极，所述第二晶体管mn的源极接入所述第二内部驱动电压vn，漏极分别连接所述第一双通道开关的一个通道，第二晶体管mn的漏极电压为电容模块110中所接通的补偿电容的下极板电压，记为vc。
60.可选地，如图6所示，第二调整单元ra_n还包括第二电容cl2；第二电容cl2连接在第二比较器cmp2的正输入端和输出端之间，即所述第二电容cl2的第一端连接所述运算放大器opamp的反相输入端，以接入其反相输入端电压vin，第二电容cl2的第二端连接所述第二晶体管mn的栅极。第二电容cl2用于调节所述第二晶体管mn的栅极电压变化斜率，以使第二调整单元ra_n的等效阻抗调整过程更为平滑。
61.进一步地，图5和图6所示第一调整单元ra_p和第二调整单元ra_n可以形成差分结
构，以简化各控制信号的控制时序，使控制过程相对简单稳定；且第一调整单元ra_p中第二控制开关s1的控制时序和第二调整单元ra_n中第三控制开关s2的控制时序可以匹配所在电容检测电路控复位阶段至检测阶段切换过程中的相关开关组件控制时序，无需频繁切换，使控制时序更为简单，能够进一步简化对应的控制过程。
62.具体地，参考图1所示电容检测电路中设置的各控制开关，若采用φ1表征第四控制开关φ11、第五控制开关φ12、第六控制开关φ13和双通道开关的第一通道φ1的控制时序，采用φ2表征第六控制开关φ21和双通道开关的第二通道φ2的控制时序，这里的双通道开关可以包括第一双通道开关。参考图7所示，第二控制开关s1的控制时序可以与φ1一致，第三控制开关s2的控制时序可以与φ2一致。在电容检测电路的复位阶段，第二控制开关s1闭合，第三控制开关s2断开，断开第二比较器cmp2，通过第一比较器cmp1来控制第一晶体管mp的栅极。由于第一比较器cmp1的正输入端接入反相输入端电压vin，负输入端接第一内部驱动电压vp，vp》vin，所以第一比较器cmp1的输出为低电平，第一晶体管mp导通，所接通的补偿电容的下极板电压vc最终被拉高至第一内部驱动电压vp。在电容检测电路的检测阶段，第二控制开关s1断开，第三控制开关s2闭合，断开第一比较器cmp1，通过第二比较器cmp2来控制第二晶体管mn的栅极。第二比较器cmp2的反相输入端接入第二内部驱动电压vn，若第二比较器cmp2的正输入端vin(即运算放大器opamp的反相输入端，所接通补偿电容的上极板)出现高于第二内部驱动电压vn的瞬态电压，则第二晶体管mn的栅极电压vg迅速升高，第二晶体管mn管开始导通，其导通电阻随着栅极电压vg的增大而减小。若第二比较器cmp2的正输入端vin出现低于第二内部驱动电压vn的瞬态电压，则第二晶体管mn的栅极电压vg维持不变或者开始下降(不会下降到低于地端电压)，从而使第二晶体管mn的导通电阻逐渐增大。当第二晶体管mn导通时，所接通补偿电容的下极板电压vc会被拉低，这些补偿电容的上极板电压vin也会跟着降低。若vin降低至远低于第二内部驱动电压vn，导致第二晶体管mn彻底关断，则上述补偿电容的下极板电压vc不再降低。根据运放的虚短特性，随着运算放大器opamp工作点的建立，vin会被缓慢钳位至第二内部驱动电压vn，随着vin电压的恢复，第二晶体管mn再次导通，补偿电容的下极板最终被拉低至vn，这样整个检测阶段，运算放大器opamp的反相输入端vin能够动态保持在地端电压与对应pn结导通电压之差至电源电压这一范围。
63.优选地，第二比较器cmp2正输入端对应的输入管尺寸比负输入端对应的输入管尺寸大，这样第二比较器cmp2正输入端的偏置电流更大，可以保证vin＝vn时，第二比较器cmp2的输出电压vg为低电平。这里通过调节第二比较器cmp2的输入对管的比例，使第二比较器cmp2正输入端对应的输入管尺寸大于第二比较器cmp2负输入端对应的输入管尺寸，控制第二晶体管mn关断时对应的vin电压大小，此时只要保证该vin电压和地端电压之间的差值不超过pn结的导通电压，电容检测电路就不会出现电荷泄漏。
64.在一个示例中，参考图8所示，所述第一电阻模块120还包括第一可调电阻rp和第二双通道开关sp。所述第二双通道开关sp的第一端分别连接各个所述第一双通道开关的各个通道，第二端通过所述第一调整单元ra_p接入所述第一内部驱动电压vp，第三端通过所述第一可调电阻rp接入所述第一内部驱动电压vp。具体地，第二双通道开关sp的第一端接通其第二端，可以形成第二双通道开关sp的第一通道，第二双通道开关sp的第一端接通其第三端，可以形成第二双通道开关sp的第二通道。
65.可选地，第一可调电阻rp可以是单个电阻或电阻阵列。若第一可调电阻rp为n bit电阻阵列，则第二双通道开关sp是n bit开关阵列，每个bit开关均可通过寄存器独立控制，以接入对应的电阻。
66.本示例可以预先配置或者通过寄存器配置第二双通道开关sp对应的第三控制信号，使第二双通道开关sp接通其第一通道，通过第一调整单元ra_p接入第一内部驱动电压vp，或者使第二双通道开关sp接通其第二通道，通过第一可调电阻rp接入第一内部驱动电压vp，以为防止电荷泄漏做贡献。
67.在一个示例中，如图8所示，所述第二电阻模块130还包括第二可调电阻rn和第三双通道开关sn；所述第三双通道开关sn的第一端分别连接各个所述第一双通道开关的各个通道，第二端通过所述第二调整单元ra_n接入所述第二内部驱动电压vn，第三端通过所述第二可调电阻rn接入所述第二内部驱动电压vn。具体地，第三双通道开关sn的第一端接通其第二端，可以形成第三双通道开关sn的第一通道，第三双通道开关sn的第一端接通其第三端，可以形成第三双通道开关sn的第二通道。
68.可选地，第二可调电阻rn可以是单个电阻或电阻阵列。若第二可调电阻rn为n bit电阻阵列，则第三双通道开关sn是n bit开关阵列，每个bit开关均可通过寄存器独立控制，以接入对应的电阻。
69.本示例可以预先配置或者通过寄存器配置第三双通道开关sn对应的第四控制信号，使第三双通道开关sn接通其第一通道，通过第二调整单元ra_n接入第二内部驱动电压vn，或者使第三双通道开关sn接通其第二通道，通过第二可调电阻rn接入第二内部驱动电压vn，以为防止电荷泄漏做贡献。
70.图8所示电容补偿电路，通过设置第二双通道开关sp可以接通第一通道对应的第一调整单元ra_p或者第一通道对应的第一可调电阻rp，通过设置第三双通道开关sn可以接通第一通道对应的第二调整单元ra_n或者第一通道对应的第二可调电阻rn，能够为电容补偿电路提供多种防电荷泄漏方案，具有更高的灵活性。可选地，图8所示电容补偿电路中，第二双通道开关sp对应的第三控制信号和配置第三双通道开关sn对应的第四控制信号也可以根据电容模块110的补偿电容类型确定，例如在补偿电容为有符号电容时，第三控制信号可以接通第二双通道开关sp的第一通道，使第一内部驱动电压vp相连的电阻选择第一调整单元ra_p，第四控制信号可以接通第三双通道开关sn的第二通道，使第二内部驱动电压vn相连的电阻选择第二可调电阻rn；或者在补偿电容为有符号电容时，第三控制信号可以接通第二双通道开关sp的第二通道，使第一内部驱动电压vp相连的电阻选择第一可调电阻rp，第四控制信号可以接通第三双通道开关sn的第一通道，使第二内部驱动电压vn相连的电阻选择第二调整单元ra_n。对于补偿电容为无符号电容时，第三控制信号可以接通第二双通道开关sp的第一通道，使第一内部驱动电压vp相连的电阻选择第一调整单元ra_p，第四控制信号可以接通第三双通道开关sn的第一通道，使第二内部驱动电压vn相连的电阻选择第二调整单元ra_n，此时第一电阻模块120和第二电阻模块130的结构可以如图5和图6所示，分别根据运算放大器opamp的反相输入端的电压vin自动调节对应等效阻抗的大小，简化控制过程。
71.以上电容补偿电路，电容模块110可以抵消电容检测电路的测量引脚的寄生电容cp，第一电阻模块120和第二电阻模块130可以防止电容检测电路发生电荷泄漏，以使运算
放大器opamp的输出电压vo更为稳定准确，从而提高依据输出电压vo所确定的待测电容cx的准确性。进一步地，第一电阻模块120包括第一调整单元ra_p，第二电阻模块130包括第二调整单元ra_n，第一调整单元ra_p和第二调整单元ra_n可以分别根据运算放大器opamp的反相输入端的实时电压vin自动调节串联到补偿电容上的等效阻抗的大小，从而避免电荷泄漏的风险；还能够避免分别控制上拉电阻和下拉电阻等可变电阻的取值，简化控制过程。进一步地，第一调整单元ra_p中第二控制开关s1的控制时序和第二调整单元ra_n中第三控制开关s2的控制时序可以匹配所在电容检测电路复位阶段至检测阶段切换过程中的相关开关组件控制时序，无需频繁切换，使控制时序更为简单，能够进一步简化对应的控制过程。可见，上述电容补偿电路在提高所确定的待测电容cx准确性的基础上，还能够从多方面简化补偿寄生电容时的控制过程。
72.本技术在第二方面提供一种电容检测电路，参考图9所示，所述电容检测电路包括上述任一实施例所述的电容补偿电路。电容补偿电路可以在电容检测电路检测外部电容时，补偿其内部产生的寄生电容。
73.在一个实施例中，如图9所示，所述电容检测电路还包括运算放大器opamp；运算放大器opamp的反相输入端连接电容补偿电路100中补偿电容的上极板。具体地，运算放大器opamp的反相输入端可以通过电容补偿电路100中的各个第一控制开关分别连接一个补偿电容的上极板。
74.可选地，如图9所示，所述电容检测电路还包括反馈电容cfb；所述反馈电容cfb连接在所述运算放大器opamp的反相输入端和输出端之间。
75.具体地，若在电容检测电路中体现待测电容和寄生电容，电容检测电路的电路结构可以参考图10所示，该电路结构还包括寄生电容cp、待测电容cx、第四控制开关φ11、第五控制开关φ12、第六控制开关φ13和第七控制开关φ21，电容检测电路内还设有第一内部驱动电压vp和第二内部驱动电压vn。第一内部驱动电压vp和第二内部驱动电压vn的取值范围分别在地端电压和电容检测电路的电源电压之间；可选地vp》vn。图10所示电容检测电路的连接关系包括第四控制开关φ11的第一端用于接入第一内部驱动电压vp，第二端分别通过寄生电容cp接地，通过待测电容cx接地通过第六控制开关φ21连接运算放大器opamp的反相输入端；运算放大器opamp的反相输入端通过第五控制开关φ12分别连接运算放大器opamp的同相输入端和第二内部驱动电压vn，运算放大器opamp的反相输入端还通过反馈电容cfb连接运算放大器opamp的输出端，运算放大器opamp的输出端通过第六控制开关φ13接入复位电压vcm。电容补偿电路100设置在运算放大器opamp的反相输入端，电容补偿电路100内设有n个补偿电容和n个补偿电容分别对应的第一双通道开关，各个所述第一双通道开关的第一通道分别通过所述第一电阻模块120接入所述电容检测电路的第一内部驱动电压vp，第二通道分别通过所述第二电阻模块130接入所述电容检测电路的第二内部驱动电压vn。
76.下面以图10所示电容检测电路为例，对复位阶段切换至检测阶段时，各部分电容的电荷变化量进行说明。从复位阶段至检测阶段，待测电容cx和寄生电容cp上的电荷变化量q1为：q1＝-(cx+cp)*(vp-vn)，cx表示待测电容cx对应的电容参数，cp表示寄生电容cp对应的电容参数。所接通补偿电容上的电荷变化量q2为：q2＝coff*(vp-vn)，coff表示所接通补偿电容对应的电容参数。控制电容模块110中的第一控制信号ai和第二控制信号bi，可以
使得所接通补偿电容对应的电容参数coff等于寄生电容cp对应的电容参数cp，所接通的补偿电容和寄生电容cp上的电荷变化量互相抵消，对于整个电容检测电路而言，待测电容cx的电容参数cx可以简化为：qx＝-cx*(vp-vn)，qx为依据输出电压vo确定的中间参数，第一内部驱动电压vp和第二内部驱动电压vn均为预先设置的已知量，依据上述公式可以准确计算得到待测电容cx的电容参数cx，实现电容检测。
77.上述电容检测电路包括上述任一实施例所述的电容补偿电路100，具有上述任一实施例所述的电容补偿电路100的所有有益效果，在此不再赘述。
78.本技术在第三方面提供一种芯片，包括上述任一实施例所述的电容检测电路，能够准确地检测对应外部电容，电容检测过程中的控制逻辑相对简单，能够同时兼容有符号和无符号电容补偿方案，适用性强。
79.本技术在第四方面提供一种电子设备，包括上述任一实施例所述的电容检测电路或者上述任一实施例所述的芯片，能够准确地检测对应外部电容，电容检测过程中的控制逻辑相对简单，能够同时兼容有符号和无符号电容补偿方案，适用性强。
80.尽管已经相对于一个或多个实现方式示出并描述了本技术，但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本技术包括所有这样的修改和变型，并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能，用于描述这样的组件的术语旨在对应于执行所述组件的指定功能(例如其在功能上是等价的)的任意组件(除非另外指示)，即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不等同。
81.即，以上所述仅为本技术的实施例，并非因此限制本技术的专利范围，凡是利用本技术说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本技术的专利保护范围内。
82.另外，对于特性相同或相似的结构元件，本技术可采用相同或者不相同的标号进行标识。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
83.在本技术中，“示例性”一词是用来表示“用作例子、例证或说明”。本技术中被描述为“示例性”的任何一个实施例不一定被解释为比其它实施例更加优选或更加具优势。为了使本领域任何技术人员能够实现和使用本技术，本技术给出了以上描述。在以上描述中，为了解释的目的而列出了各个细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本技术。在其它实施例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本技术的描述变得晦涩。因此，本技术并非旨在限于所示的实施例，而是与符合本技术所公开的原理和特征的最广范围相一致。

技术特征：
1.一种电容补偿电路，其特征在于，所述电容补偿电路用于补偿电容检测电路中的寄生电容，所述电容检测电路包括运算放大器；所述电容补偿电路包括电容模块、第一电阻模块和第二电阻模块，所述电容模块包括n个补偿电容和所述n个补偿电容分别对应的第一双通道开关；所述n个补偿电容的第一端分别连接所述电容检测电路的所述运算放大器的反相输入端，第二端分别连接对应第一双通道开关的第一端，各个所述第一双通道开关的第二端分别通过所述第一电阻模块接入所述电容检测电路的第一内部驱动电压，第三端分别通过所述第二电阻模块接入所述电容检测电路的第二内部驱动电压；所述电容模块用于抵消所述电容检测电路的测量引脚的寄生电容；所述第一电阻模块和所述第二电阻模块用于防止所述电容检测电路发生电荷泄漏。2.根据权利要求1所述的电容补偿电路，其特征在于，所述电容模块还包括所述n个补偿电容分别对应的第一控制开关，各个所述第一控制开关连接在所述运算放大器的反相输入端和对应的所述补偿电容的第一端之间；n个所述第一控制开关用于接通至少一个所述补偿电容，以提供用于抵消所述寄生电容的电荷量。3.根据权利要求1所述的电容补偿电路，其特征在于，所述第一电阻模块包括第一调整单元，所述第二电阻模块包括第二调整单元；所述第一调整单元用于根据所述运算放大器的反相输入端电压调整所述第一电阻模块的等效阻抗；所述第二调整单元用于根据所述运算放大器的反相输入端电压调整所述第二电阻模块的等效阻抗。4.根据权利要求3所述的电容补偿电路，其特征在于，所述第一调整单元包括第一比较器、第二控制开关和第一晶体管；所述第一比较器的正输入端连接所述运算放大器的反相输入端，负输入端接入所述第一内部驱动电压，输出端通过所述第二控制开关连接所述第一晶体管的栅极，所述第一晶体管的源极接入所述第一内部驱动电压，漏极分别连接所述第一双通道开关的一个通道。5.根据权利要求4所述的电容补偿电路，其特征在于，所述第一调整单元还包括第一电容；所述第一电容连接在第一比较器的正输入端和输出端之间；所述第一电容用于调节所述第一晶体管的栅极电压变化斜率。6.根据权利要求3所述的电容补偿电路，其特征在于，所述第二调整单元包括第二比较器、第三控制开关和第二晶体管；所述第二比较器的正输入端连接所述运算放大器的反相输入端，负输入端接入所述第二内部驱动电压，输出端通过所述第三控制开关连接所述第二晶体管的栅极，所述第二晶体管的源极接入所述第二内部驱动电压，漏极分别连接所述第一双通道开关的一个通道。7.根据权利要求6所述的电容补偿电路，其特征在于，所述第二调整单元还包括第二电容；所述第二电容连接在第二比较器的正输入端和输出端之间；所述第二电容用于调节所述第二晶体管的栅极电压变化斜率。8.根据权利要求3所述的电容补偿电路，其特征在于，所述第一调整单元和所述第二调整单元形成差分结构。
9.根据权利要求3所述的电容补偿电路，其特征在于，所述第一电阻模块还包括第一可调电阻和第二双通道开关；所述第二双通道开关的第一端分别连接各个所述第一双通道开关的各个通道，第二端通过所述第一调整单元接入所述第一内部驱动电压，第三端通过所述第一可调电阻接入所述第一内部驱动电压。10.根据权利要求3所述的电容补偿电路，其特征在于，所述第二电阻模块还包括第二可调电阻和第三双通道开关；所述第三双通道开关的第一端分别连接各个所述第一双通道开关的各个通道，第二端通过所述第二调整单元接入所述第二内部驱动电压，第三端通过所述第二可调电阻接入所述第二内部驱动电压。11.一种电容检测电路，其特征在于，所述电容检测电路包括权利要求1至10任一项所述的电容补偿电路。12.根据权利要求11所述的电容检测电路，其特征在于，所述电容检测电路还包括运算放大器；所述运算放大器的反相输入端连接所述电容补偿电路中补偿电容的上极板。13.根据权利要求11所述的电容检测电路，其特征在于，所述电容检测电路还包括反馈电容；所述反馈电容连接在所述运算放大器的反相输入端和输出端之间。14.一种芯片，其特征在于，包括权利要求11至13任一项所述的电容检测电路。15.一种电子设备，其特征在于，包括权利要求11至13任一项所述的电容检测电路或者权利要求14所述的芯片。

技术总结
本申请公开一种电容补偿电路、电容检测电路、芯片和电子设备，电容补偿电路中，电容模块包括N个补偿电容和分别对应的第一双通道开关；N个补偿电容的第一端分别连接电容补偿电路的运算放大器的反相输入端，第二端分别连接对应第一双通道开关的第一端，各个第一双通道开关的第二端分别通过所述第一电阻模块接入所述电容检测电路的第一内部驱动电压，第三端分别通过所述第二电阻模块接入所述电容检测电路的第二内部驱动电压；所述电容模块用于抵消所述电容检测电路的测量引脚的寄生电容；所述第一电阻模块和所述第二电阻模块用于防止所述电容检测电路发生电荷泄漏。本申请可以提高所确定的待测电容的准确性。高所确定的待测电容的准确性。高所确定的待测电容的准确性。


技术研发人员：高红玉 程涛
受保护的技术使用者：上海艾为电子技术股份有限公司
技术研发日：2023.02.21
技术公布日：2023/9/1