扫描控制线驱动模块以及显示面板的制作方法

1.本发明涉及显示面板领域，具体地说，涉及一种扫描控制线驱动模块以及显示面板。


背景技术：

2.显示面板包括像素阵列以及控制像素阵列的扫描控制线驱动模块(也称栅极驱动电路)和源极驱动电路，显示面板采用逐行扫描的显示方式，其中扫描控制线驱动模块用于产生扫描信号，使每一行像素依次导通，而源极驱动电路用于在一行像素导通时向其提供数据信号实现像素的显示。
3.扫描控制线驱动模块中包括多个级联的扫描控制线驱动单元，其中每一级的扫描控制线驱动单元包括一个扫描控制线驱动单元电路，该电路通常主要由数个晶体管构成，通过向电路输入时钟信号ck以及输入信号in/in(也就是起始脉冲信号)，在输出端输出电平信号(也就是gout信号)。
4.中国专利cn105989797a提供了一种扫描电路，如图1和2所示，图1是现有技术中公开的一种扫描电路的示意图；图2是现有技术中公开的一种扫描电路的驱动时序图。其中，其中“h”表示高电平信号，“l”表示低电平信号。此电路中t5和t6会互相牵制，当显示面板长时间使用后，晶体管的阈值电压vth偏移，或者显示面板制造工艺误差造成晶体管长宽比变化的情况下，都可能导致显示面板的扫描电路输出异常。如图2所示，gout为理想的输出讯号，abnormal gout为异常的输出讯号，从而使面板显示异常画面。
5.需要说明的是，在上述背景技术部分公开的信息仅用于加强对本发明的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。


技术实现要素：

6.有鉴于此，本发明提供一种扫描控制线驱动模块以及显示面板，通过提供一种新的扫描电路，解决晶体管之间的相互影响，避免阈值电压偏移或制造工艺误差造成的晶体管长宽比波动而导致的显示异常现象，提高显示面板的使用寿命。
7.本发明的一个方面提供一种扫描控制线驱动模块，其特征在于，包括多级扫描控制线驱动单元；
8.所述扫描控制线驱动单元包括一信号输入端、一第一时序控制端、一第二时序控制端、扫描控制线驱动单元电路以及一信号输出端；
9.所述扫描控制线驱动单元电路包括控制模块、复位模块以及输出置位模块；
10.所述控制模块包括：
11.第一晶体管，所述第一晶体管的栅极连接于所述信号输入端；
12.第二晶体管，所述第二晶体管的源极连接于所述复位模块，其栅极连接于所述第一晶体管的漏极；
13.第三晶体管，所述第三晶体管的源极连接于所述第一晶体管的漏极，其栅极连接
于所述第一时序控制端，其漏极连接于第二电源；
14.第四晶体管，所述第四晶体管的源极连接于所述第二晶体管的漏极，其栅极连接于所述第二时序控制端，其漏极连接于所述第二电源；
15.第三电容，所述第三电容的第一极连接于所述第二晶体管的漏极，其第二极连接于所述第一晶体管的漏极；
16.所述复位模块包括：
17.第一节点，所述第二晶体管的源极连接于所述第一节点；
18.第五晶体管，所述第五晶体管的栅极连接于所述第一节点，其漏极连接于所述输出置位模块；
19.第六晶体管，所述第六晶体管的第一端连接于所述第二时序控制端，其第二端连接于所述输出置位模块，其第三端连接于所述第一节点；
20.第七晶体管，所述第七晶体管的源极连接于第一电源，其栅极连接于所述第一节点，其漏极连接于所述信号输出端；
21.第十二晶体管，所述第十二晶体管的源极连接于所述第一电源，其栅极连接于所述第一时序控制端，其漏极连接于所述第五晶体管的源极；
22.第二电容，所述第二电容的第一极连接于所述第一电源，其第二极连接于所述第一节点。
23.在一些实施例中，所述第一晶体管的源极连接于所述第一时序控制端。
24.在一些实施例中，所述第一晶体管的源极连接于所述第一电源。
25.在一些实施例中，所述输出置位模块包括：
26.第二节点，所述第五晶体管的漏极连接于所述第二节点，所述第六晶体管的第二端连接于所述第二节点；
27.第八晶体管，所述第八晶体管的源极连接于所述信号输出端，其漏极连接于所述第一时序控制端；
28.第九晶体管，所述第九晶体管的栅极连接于所述第二电源，其漏极连接于所述第八晶体管的栅极；
29.第十晶体管，所述第十晶体管的源极连接于所述第二节点，其栅极连接于所述第二电源，其漏极连接于所述第九晶体管的源极；
30.第十一晶体管，所述第十一晶体管的第一端连接于所述第二节点，其第二端连接于所述第二时序控制端，其第三端连接于所述信号输入端；
31.第一电容，所述第一电容的第一极连接于所述信号输出端，其第二极连接于所述第八晶体管的栅极。
32.在一些实施例中，还包括：一时序控制器，所述时序控制器用于输出一第一时序控制信号以及一第二时序控制信号。
33.在一些实施例中，所述扫描控制线驱动单元电路用于在所述第一时序控制信号以及所述第二时序控制信号的控制下对接受自所述信号输入端的信号进行延时处理，处理后的信号由所述信号输出端输出。
34.在一些实施例中，上一级所述扫描控制线驱动单元输出一扫描信号至下一级所述扫描控制线驱动单元，最后一级所述扫描控制线驱动单元输出一扫描信号。
35.在一些实施例中，奇数级所述扫描控制线驱动单元的所述第一时序控制端用于接收所述第一时序控制信号，其所述第二时序控制端用于接收所述第二时序控制信号。
36.在一些实施例中，偶数级所述扫描控制线驱动单元的所述第一时序控制端用于接收所述第二时序控制信号，其所述第二时序控制端用于接收所述第一时序控制信号。
37.在一些实施例中，所述时序控制器包括一用于输出所述第一时序控制信号的第一时钟信号线与一用于输出所述第二时序控制信号的第二时钟信号线，所述第一时序控制信号以及所述第二时序控制信号为输出频率相同、相位差180
°
的方波信号。
38.在一些实施例中，所述第一晶体管至所述第十二晶体管均为p型mos管。
39.本发明的另一个方面还提供一种显示面板，其特征在于，包括上述任一项所述的扫描控制线驱动模块。
40.本发明与现有技术相比的有益效果至少包括：
41.本发明的扫描控制线驱动模块以及显示面板，通过提供一种新的12t3c扫描电路，解决晶体管之间的相互牵制影响，使得扫描电路更稳定，避免阈值电压偏移或制造工艺误差造成的晶体管长宽比波动而导致的显示异常现象，提高显示面板的使用寿命。
42.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
43.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
44.图1是现有技术中公开的一种扫描电路的示意图；
45.图2是现有技术中公开的一种扫描电路的驱动时序图。
46.图3示出本发明的显示面板的示意图；
47.图4示出本发明的扫描控制线驱动模块的示意图；
48.图5示出本发明的第一实施例中扫描控制线驱动单元电路的电路图；
49.图6示出图5所示的扫描控制线驱动单元电路的波形图；
50.图7示出图5中s1阶段的扫描控制线驱动单元电路的导通状态示意图；
51.图8示出图5中s2阶段的扫描控制线驱动单元电路的导通状态示意图；
52.图9示出图5中s3阶段的扫描控制线驱动单元电路的导通状态示意图；
53.图10示出图5中s4阶段的扫描控制线驱动单元电路的导通状态示意图；
54.图11示出本发明的第二实施例中扫描控制线驱动单元电路的电路图。
55.附图标记：
56.10
’ꢀꢀꢀꢀ
现有技术的控制模块
57.20
’ꢀꢀꢀꢀ
现有技术的输出复位模块
58.30
’ꢀꢀꢀꢀ
现有技术的输出置位模块
59.10
ꢀꢀꢀꢀꢀ
控制模块
60.20
ꢀꢀꢀꢀꢀ
复位模块
61.30
ꢀꢀꢀꢀꢀ
输出置位模块
62.40
ꢀꢀꢀꢀꢀ
显示面板
63.41
ꢀꢀꢀꢀꢀ
显示区
64.50
ꢀꢀꢀꢀꢀ
时序控制器
65.ck1
ꢀꢀꢀꢀ
第一时序控制信号
66.ck2
ꢀꢀꢀꢀ
第二时序控制信号
67.c1
ꢀꢀꢀꢀꢀ
第一时序控制端
68.c2
ꢀꢀꢀꢀꢀ
第二时序控制端
69.in
ꢀꢀꢀꢀꢀ
信号输入端
70.gout
ꢀꢀꢀ
信号输出端
71.t1
ꢀꢀꢀꢀꢀ
第一晶体管
72.t2
ꢀꢀꢀꢀꢀ
第二晶体管
73.t3
ꢀꢀꢀꢀꢀ
第三晶体管
74.t4
ꢀꢀꢀꢀꢀ
第四晶体管
75.t5
ꢀꢀꢀꢀꢀ
第五晶体管
76.t6
ꢀꢀꢀꢀꢀ
第六晶体管
77.t7
ꢀꢀꢀꢀꢀ
第七晶体管
78.t8
ꢀꢀꢀꢀꢀ
第八晶体管
79.t9
ꢀꢀꢀꢀꢀ
第九晶体管
80.t10
ꢀꢀꢀꢀ
第十晶体管
81.t11
ꢀꢀꢀꢀ
第十一晶体管
82.t12
ꢀꢀꢀꢀ
第十二晶体管
83.c1
ꢀꢀꢀꢀꢀ
第一电容
84.c2
ꢀꢀꢀꢀꢀ
第二电容
85.c3
ꢀꢀꢀꢀꢀ
第三电容
86.vdd
ꢀꢀꢀꢀ
第一电源
87.vee
ꢀꢀꢀꢀ
第二电源
88.a
ꢀꢀꢀꢀꢀꢀ
第一节点
89.b
ꢀꢀꢀꢀꢀꢀ
第二节点
90.c
ꢀꢀꢀꢀꢀꢀ
第三节点
具体实施方式
91.现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式。相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的结构，因而将省略对它们的重复描述。
92.具体描述时使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。此外，在本发明的描述中，术语“上”、“下”等指示的方位或位置关系是基于附图所示的方位或位置关系，其仅是为了便于描述，而不是指示
或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
93.需要说明的是，在不冲突的情况下，本发明的实施例及不同实施例中的特征可以相互组合。
94.现有技术中，如图1和2所示，图1示出现有技术的扫描控制线驱动单元电路的电路图，图2示出图1所示的扫描控制线驱动单元电路的波形图。如图1所示，在t2’时刻，移位寄存器单元通过第八晶体管t8’输出低电平的第一时钟信号ck1’。正常情况下，当移位寄存器单元进行入t3’时刻时，第二时钟信号ck2’低电平开启第四晶体管t4’，第一节点n1’由原高电平转变为低电平，从而开启第五晶体管t5’和第七晶体管t7’，第二节点n2’因第五晶体管t5’开启转为高电平而第八晶体管t8’关闭，第七晶体管t7’开启输出高电平的vdd’信号。但若在进入t3’时刻时，ck2’走线阻抗过大，或第二晶体管t2’和第四晶体管t4’长时间操作下阈值电压偏移等因素，会使第一节点n1’写入的电位偏高，使第五晶体管t5’开启速度偏慢或无法开启，造成第二节点n2’在第二时刻t2’的电位无法更新，依然保持低电位，第六晶体管t6’持续开启让vdd’写入第一节点n1’，第一节点n1’的电位更高，第五晶体管t5’栅极电压更大，进而导致第七晶体管t7’关闭，第八晶体管t8’开启，gout’持续输出ck1’异常波形(图2所示的abnormal gout波形)，导致显示画面失效。因此，需对第五晶体管t5’和第六晶体管t6’互相牵制，使第一节点n1’和第二节点n2’电位更新异常导致的移位寄存器单元的异常输出问题进行解决。
95.本案发明人通过细致深入研究，对于现有技术中所存在的问题，提供了一种解决方案。如图3和4所示，图3示出本发明的显示面板的示意图，图4示出本发明的扫描控制线驱动模块的示意图。本发明公开一种扫描控制线驱动模块，包括多级扫描控制线驱动单元su。扫描控制线驱动单元su包括一信号输入端in、一第一时序控制端c1、一第二时序控制端c2、扫描控制线驱动单元电路以及一信号输出端gout。扫描控制线驱动单元电路包括控制模块10、复位模块20以及输出置位模块30。其中，在复位模块20的第五晶体管t5的源极增加第十二晶体管t12，并改变控制模块10和复位模块20的部分走线，获得一种新型12t3c扫描控制线驱动单元电路。本发明的扫描控制线驱动模块以及显示面板，通过提供一种新的12t3c扫描电路，解决晶体管之间的相互牵制影响，使得扫描电路更稳定，避免阈值电压偏移或制造工艺误差造成的晶体管长宽比波动而导致的显示异常现象，提高显示面板的使用寿命。
96.以下结合附图对本发明的具体实施方式作进一步详细的说明。
97.如图3所示，本发明提供一种显示面板40，该显示面板40包括显示区41和非显示区。其中，扫描控制线驱动模块，数据驱动器和发光控制模块位于显示面板40的非显示区。显示区41包括阵列排列的发光像素和像素电路。发光像素在扫描控制线驱动模块、数据驱动器、发光控制模块和像素电路的共同作用下发光。
98.如图4所示，本发明还提供一种扫描控制线驱动模块，其包括多级扫描控制线驱动单元su和一时序控制器50。
99.在一些实施例中，扫描控制线驱动单元su包括一信号输入端in、一第一时序控制端c1、一第二时序控制端c2、扫描控制线驱动单元电路以及一信号输出端gout。每一级扫描控制线驱动单元su均输出一扫描信号，该扫描信号输入显示面板40的显示区41中的一行像素电路，驱动该行像素发光。上一级扫描控制线驱动单元su同时将扫描信号输出至下一级
扫描控制线驱动单元su的信号输入端in作为启动信号。最后一级扫描控制线驱动单元su因不存在下一级，因此输出的扫描信号仅输入该行像素电路。
100.具体地，图4中以4个级联的扫描控制线驱动单元su为例，第一级扫描控制线驱动单元su1的信号输入端in1输入起始脉冲信号。第一级扫描控制线驱动单元su1的信号输出端gout1输出扫描信号作为第二级扫描控制线驱动单元su2的输入信号，第一级扫描控制线驱动单元su1的信号输出端gout1与第二级扫描控制线驱动单元su2的信号输入端in2连接。第二级扫描控制线驱动单元su2的信号输出端gout2输出扫描信号作为第三级扫描控制线驱动单元su3的输入信号，第二级扫描控制线驱动单元su2的信号输出端gout2与第三级扫描控制线驱动单元su3的信号输入端in3连接。第三级扫描控制线驱动单元su3的信号输出端gout3输出扫描信号作为第四级扫描控制线驱动单元su4的输入信号，第三级扫描控制线驱动单元su3的信号输出端gout3与第四级扫描控制线驱动单元su4的信号输入端in4连接
……
后续级扫描控制线驱动单元以此重复，形成扫描控制线驱动模块。
101.在一些实施例中，时序控制器50包括第一时钟信号线和第二时钟信号线。第一时钟信号线用于输出第一时序控制信号ck1，第二时钟信号线用于输出第二时序控制信号ck2。其中，第一时序控制信号ck1以及第二时序控制信号ck2为输出频率相同、相位差180
°
的方波信号。
102.在一些优选的实施例中，继续参考图4，进一步的，奇数级扫描控制线驱动单元su的第一时序控制端c1连接第一时钟信号线，用于接收第一时序控制信号ck1，其第二时序控制端c2连接第二时钟信号线，用于接收第二时序控制信号ck2。偶数级扫描控制线驱动单元su的第一时序控制端c1连接第二时钟信号线，用于接收第二时序控制信号ck2，其第二时序控制端c2连接第一时钟信号线，用于接收第一时序控制信号ck1。
103.在一些实施例中，扫描控制线驱动单元电路包括控制模块10、复位模块20以及输出置位模块30。扫描控制线驱动单元电路用于在第一时序控制信号ck1以及第二时序控制信号ck2的控制下对接受自信号输入端in的信号进行延时处理，处理后的信号由信号输出端gout输出，该信号作为扫描信号输出至显示区41或者输入下一级扫描控制线驱动单元电路的信号输入端in。
104.在本发明的第一实施例中，参考图5至10，图5示出本发明的第一实施例中扫描控制线驱动单元电路的电路图；图6示出图5所示的扫描控制线驱动单元电路的波形图；图7示出图5中s1阶段的扫描控制线驱动单元电路的导通状态示意图；图8示出图5中s2阶段的扫描控制线驱动单元电路的导通状态示意图；图9示出图5中s3阶段的扫描控制线驱动单元电路的导通状态示意图；图10示出图5中s4阶段的扫描控制线驱动单元电路的导通状态示意图。本发明的第一实施例除包含上述技术特征之外，还包括以下技术特征。
105.如图5所示，控制模块10包括：第一晶体管t1，第一晶体管t1的源极连接于第一时序控制端c1，栅极连接于信号输入端in；第二晶体管t2，第二晶体管t2的源极连接于复位模块20，其栅极连接于第一晶体管t1的漏极；第三晶体管t3，第三晶体管t3的源极连接于第一晶体管t1的漏极，其栅极连接于第一时序控制端c1，其漏极连接于第二电源vee；第四晶体管t4，第四晶体管t4的源极连接于第二晶体管t2的漏极，其栅极连接于第二时序控制端c2，其漏极连接于第二电源vee；第三电容c3，第三电容c3的第一极连接于第二晶体管t2的漏极，其第二极连接于第一晶体管t1的漏极。
106.继续参照图5，复位模块20包括：第一节点a，第二晶体管t2的源极连接于第一节点a；第五晶体管t5，第五晶体管t5的栅极连接于第一节点a，其漏极连接于输出置位模块30；第六晶体管t6，第六晶体管t6的第一端连接于第二时序控制端c2，其第二端连接于输出置位模块30，其第三端连接于第一节点a；第七晶体管t7，第七晶体管t7的源极连接于第一电源vdd，其栅极连接于第一节点a，其漏极连接于信号输出端gout；第十二晶体管t12，第十二晶体管t12的源极连接于第一电源vdd，其栅极连接于第一时序控制端c1，其漏极连接于第五晶体管t5的源极；第二电容c2，第二电容c2的第一极连接于第一电源vdd，其第二极连接于第一节点a。
107.继续参照图5，输出置位模块30包括：第二节点b，第五晶体管t5的漏极连接于第二节点b，第六晶体管t6的第二端连接于第二节点b；第八晶体管t8，第八晶体管t8的源极连接于信号输出端gout，其漏极连接于第一时序控制端c1；第九晶体管t9，第九晶体管t9的栅极连接于第二电源vee，其漏极连接于第八晶体管t8的栅极；第十晶体管t10，第十晶体管t10的源极连接于第二节点b，其栅极连接于第二电源vee，其漏极连接于第九晶体管t9的源极；第十一晶体管t11，第十一晶体管t11的第一端连接于第二节点b，其第二端连接于第二时序控制端c2，其第三端连接于信号输入端in；第一电容c1，第一电容c1的第一极连接于信号输出端gout，其第二极连接于第八晶体管t8的栅极。
108.在本实施例中，第一晶体管t1至第十二晶体管t12均为p型mos管。其中，pmos晶体管的控制端为栅极，其第一端为源极，其第二端为漏极；pmos晶体管的导通电平为低电平，其关闭电平为高电平。在其他一些实施例中，本领域所述技术人员很容易得出本发明所提供的移位寄存器单元可以轻易改成全为n型晶体管。或者，本发明所提供的移位寄存器单元可以轻易改为全为cmos晶体管等。
109.在本实施例中，参照图6，图6所示的波形图中包括4个过程：s1、s2、s3以及s4。在这四个过程中上述的扫描控制线驱动单元电路的信号输出端gout的输出信号完成一次从置位到复位的过程。需要说明的是，为方便理解，附图中高电平信号“h”表示，低电平信号用“l”表示。下面结合图6的波形图和图5的电路图对上述四个过程中扫描控制线驱动单元电路的输入和输出的关系进行分析：
110.在本实施例中，参照图6和7，在s1过程中，信号输入端in输入低电平，第一时序控制信号ck1输入高电平，第二时序控制信号ck2输入低电平。此时，第一晶体管t1、第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7、第八晶体管t8、第九晶体管t9、第十晶体管t10和第十一晶体管t11导通，第二晶体管t2、第三晶体管t3和第十二晶体管t12截止。在此过程中，首先第一晶体管t1、第四晶体管t4、第九晶体管t9、第十晶体管t10和第十一晶体管t11开启，第二节点b透过第十一晶体管t11被信号输入端in写入低电平，第六晶体管t6被开启。其次第一节点a透过第六晶体管t6被第二时序控制信号ck2写入低电平，第七晶体管t7被开启。同时第三节点c透过第九晶体管t9和第十晶体管t10写入低电平，第八晶体管t8被开启。最终由第一电源vdd和第一时序控制信号ck1同时输出高电平至信号输出端gout。其中，第一节点a和第二节点b的电位更新互不影响、牵制，可确保输出波形的正确。
111.在本实施例中，参照图6和8，在s2过程中，信号输入端in输入高电平，第一时序控制信号ck1输入低电平，第二时序控制信号ck2输入高电平。此时，第二晶体管t2、第三晶体管t3、第六晶体管t6、第八晶体管t8、第九晶体管t9、第十晶体管t10和第十二晶体管t12导
通，第一晶体管t1、第四晶体管t4、第五晶体管t5、第七晶体管t7和第十一晶体管t11截止。在此过程中，首先第三晶体管t3被第一时序控制信号ck1开启，第二电源vee透过第三晶体管t3写入并打开第二晶体管t2。然后第一节点a透过第六晶体管t6被第二时序控制信号ck2刷新为高电平，第七晶体管t7关闭。最终信号输出端gout透过第八晶体管t8输出第一时序控制信号ck1的低电平讯号。和第五晶体管t5开启。然后第二节点b由第一电源vdd写入高电位，第三节点c透过第九晶体管t9和第十晶体管t10刷新为高电平，第八晶体管t8关闭。最终信号输出端gout输出第一电源vdd的高电平讯号。其中，第一节点a和第二节点b的电位更新互不影响、牵制，可确保输出波形的正确。
112.扫描控制线驱动单元su在之后的工作步骤重复s3过程和s4过程，此处不再赘述，直至开始下一帧画面开始显示时再次开启s1至s2工作步骤。
113.在本实施例中，综上所述，扫描控制线驱动单元su的输入和输出的关系为：如果在第一时序控制信号ck1的下降沿信号到来之前信号输入端in为低电平，那么在第一时序控制信号ck1的下降沿信号到来之后信号输出端gout也输出低电平，直到第二时序控制信号ck2的下降沿信号的到来。相当于将来自信号输入端in的低电平信号做延时处理后从信号输出端gout输出。如果信号输入端in一直保持高电平则信号输出端gout输出的信号也一直保持高电平。
114.在本发明的第二实施例中，参考图11，图11示出本发明的第二实施例中扫描控制线驱动单元电路的电路图。在本实施例中，除第一晶体管t1的源极连接于第一电源vdd之外，其它技术特征和第一实施例相同。本实施例同样可以实现和第一实施例相同的技术效果，此处不再赘述。
115.综上，本发明的扫描控制线驱动模块以及显示面板，通过提供一种新的12t3c扫描电路，在复位模块20的第五晶体管t5的源极增加第十二晶体管t12，并改变控制模块10和复位模块20的部分走线，解决第五晶体管t5和第六晶体管t6之间的相互牵制影响，保证第一节点a和第二节点b的电位更新互不影响、牵制，确保输出波形的正确，使得扫描电路更稳定，避免阈值电压偏移或制造工艺误差造成的晶体管长宽比波动而导致的显示异常现象，提高显示面板的使用寿命。
116.以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

技术特征：
1.一种扫描控制线驱动模块，其特征在于，包括多级扫描控制线驱动单元；所述扫描控制线驱动单元包括一信号输入端、一第一时序控制端、一第二时序控制端、扫描控制线驱动单元电路以及一信号输出端；所述扫描控制线驱动单元电路包括控制模块、复位模块以及输出置位模块；所述控制模块包括：第一晶体管，所述第一晶体管的栅极连接于所述信号输入端；第二晶体管，所述第二晶体管的源极连接于所述复位模块，其栅极连接于所述第一晶体管的漏极；第三晶体管，所述第三晶体管的源极连接于所述第一晶体管的漏极，其栅极连接于所述第一时序控制端，其漏极连接于第二电源；第四晶体管，所述第四晶体管的源极连接于所述第二晶体管的漏极，其栅极连接于所述第二时序控制端，其漏极连接于所述第二电源；第三电容，所述第三电容的第一极连接于所述第二晶体管的漏极，其第二极连接于所述第一晶体管的漏极；所述复位模块包括：第一节点，所述第二晶体管的源极连接于所述第一节点；第五晶体管，所述第五晶体管的栅极连接于所述第一节点，其漏极连接于所述输出置位模块；第六晶体管，所述第六晶体管的第一端连接于所述第二时序控制端，其第二端连接于所述输出置位模块，其第三端连接于所述第一节点；第七晶体管，所述第七晶体管的源极连接于第一电源，其栅极连接于所述第一节点，其漏极连接于所述信号输出端；第十二晶体管，所述第十二晶体管的源极连接于所述第一电源，其栅极连接于所述第一时序控制端，其漏极连接于所述第五晶体管的源极；第二电容，所述第二电容的第一极连接于所述第一电源，其第二极连接于所述第一节点。2.根据权利要求1所述的扫描控制线驱动模块，其特征在于，所述第一晶体管的源极连接于所述第一时序控制端。3.根据权利要求1所述的扫描控制线驱动模块，其特征在于，所述第一晶体管的源极连接于所述第一电源。4.根据权利要求2或3所述的扫描控制线驱动模块，其特征在于，所述输出置位模块包括：第二节点，所述第五晶体管的漏极连接于所述第二节点，所述第六晶体管的第二端连接于所述第二节点；第八晶体管，所述第八晶体管的源极连接于所述信号输出端，其漏极连接于所述第一时序控制端；第九晶体管，所述第九晶体管的栅极连接于所述第二电源，其漏极连接于所述第八晶体管的栅极；第十晶体管，所述第十晶体管的源极连接于所述第二节点，其栅极连接于所述第二电
源，其漏极连接于所述第九晶体管的源极；第十一晶体管，所述第十一晶体管的第一端连接于所述第二节点，其第二端连接于所述第二时序控制端，其第三端连接于所述信号输入端；第一电容，所述第一电容的第一极连接于所述信号输出端，其第二极连接于所述第八晶体管的栅极。5.根据权利要求1所述的扫描控制线驱动模块，其特征在于，还包括：一时序控制器，所述时序控制器用于输出一第一时序控制信号以及一第二时序控制信号。6.根据权利要求5所述的扫描控制线驱动模块，其特征在于，所述扫描控制线驱动单元电路用于在所述第一时序控制信号以及所述第二时序控制信号的控制下对接受自所述信号输入端的信号进行延时处理，处理后的信号由所述信号输出端输出。7.根据权利要求5所述的扫描控制线驱动模块，其特征在于，上一级所述扫描控制线驱动单元输出一扫描信号至下一级所述扫描控制线驱动单元，最后一级所述扫描控制线驱动单元输出一扫描信号。8.根据权利要求5所述的扫描控制线驱动模块，其特征在于，奇数级所述扫描控制线驱动单元的所述第一时序控制端用于接收所述第一时序控制信号，其所述第二时序控制端用于接收所述第二时序控制信号。9.根据权利要求8所述的扫描控制线驱动模块，其特征在于，偶数级所述扫描控制线驱动单元的所述第一时序控制端用于接收所述第二时序控制信号，其所述第二时序控制端用于接收所述第一时序控制信号。10.根据权利要求5所述的扫描控制线驱动模块，其特征在于，所述时序控制器包括一用于输出所述第一时序控制信号的第一时钟信号线与一用于输出所述第二时序控制信号的第二时钟信号线，所述第一时序控制信号以及所述第二时序控制信号为输出频率相同、相位差180
°
的方波信号。11.根据权利要求4所述的扫描控制线驱动模块，其特征在于，所述第一晶体管至所述第十二晶体管均为p型mos管。12.一种显示面板，其特征在于，包括根据权利要求1至11任一项所述的扫描控制线驱动模块。

技术总结
本发明涉及显示面板领域，提供一种扫描控制线驱动模块以及显示面板，其中，扫描控制线驱动模块包括多级扫描控制线驱动单元；扫描控制线驱动单元包括一信号输入端、一第一时序控制端、一第二时序控制端、扫描控制线驱动单元电路以及一信号输出端；扫描控制线驱动单元电路包括控制模块、复位模块以及输出置位模块。本发明的扫描控制线驱动模块以及显示面板，通过提供一种扫描控制线驱动模块以及显示面板，通过提供一种新的扫描电路，解决晶体管之间的相互影响，避免阈值电压偏移或制造工艺误差造成的晶体管长宽比波动而导致的显示异常现象，提高显示面板的使用寿命。提高显示面板的使用寿命。提高显示面板的使用寿命。


技术研发人员：曾迎祥 肖丽娜 王琦 刘杰
受保护的技术使用者：上海和辉光电股份有限公司
技术研发日：2023.07.06
技术公布日：2023/9/6