共形硅锗膜沉积的制作方法

1.本公开的实施例关于电子设备制造的领域，并且更具体地，关于集成电路(ic)制造。更具体地，本公开的实施例提供透过热化学气相沉积(cvd)和等离子体增强化学气相沉积(pecvd)来沉积膜的方法。


背景技术：

2.集成电路已经发展至复杂的器件，这些器件能够在单个芯片上包括数百万个晶体管、电容器和电阻器。芯片设计的发展持续地要求更快的电路系统和更大的电路密度。对具有更大电路密度的更快电路的需求在用于制造这种集成电路的材料方面施加了相应需求。具体地，随着集成电路组件的尺寸减少，必须使用低电阻率的导电材料以及低介电常数的绝缘材料，以从这些组件获得合适的电性能。
3.在基板表面上沉积膜是各种工业中的重要工艺，各种工业包括半导体处理、半导体制造装备、扩散障碍涂层和用于磁性读/写头的介电质。作为示例，在半导体工业中，微型化(miniaturization)要求对薄膜沉积的原子层级控制，以在高深宽结构上产生共形(conformal)涂层。
4.一种用于沉积膜的方法是原子层沉积(ald)。大多数ald工艺是基于二元反应序列，其中两个表面反应中的每一者都顺序地发生。因为表面反应是顺序的，所以两种气相反应物不接触，且可形成并沉积颗粒的可能的气相反应受到限制。传统上，相较于cvd，ald倾向造成更为共形的膜。
5.常规的cvd工艺利用基于熔炉(furnace-based)的硅锗/硅层沉积，这对问题很敏感，所述问题包括芯片间(wafer-to-wafer)均匀性、芯片中(wafer-in-wafer)均匀性和组成均匀性。因此，需要沉积硅锗膜的改进方法。


技术实现要素：

6.描述了沉积膜的方法。在一个或多个实施例中，一种沉积膜的方法包括：将基板暴露于硅前驱物和锗前驱物，以在基板上形成共形硅锗膜，所述基板包括至少一个膜叠层和至少一个特征，所述膜叠层包括硅和硅锗的交替层。
7.在一个或多个实施例中，描述了沉积膜的方法。所述方法包括：将处理腔室加热至400℃至700℃范围内的温度，所述处理腔室包括基板，所述基板包括至少一个膜叠层和至少一个特征，所述膜叠层包括硅和硅锗的交替层，且所述至少一个特征从所述膜叠层的顶表面延伸特征深度至底表面；将所述处理腔室保持在3托耳至300托耳范围内的压力下；将硅前驱物和锗前驱物共流至所述处理腔室中；以及在所述基板上沉积共形硅锗膜，所述共形硅锗膜具有大于或等于50％的共形度。
8.在其他实施例中，一种沉积膜的方法包括：将基板暴露于硅前驱物和锗前驱物，所述基板包括至少一个膜叠层和至少一个特征，所述膜叠层包括硅和硅锗的交替层，所述至少一个特征具有1:1至1:10范围内的深宽比和5nm至30nm范围内的临界尺寸；在100℃至250
℃范围内的温度下将所述基板暴露于等离子体；以及在所述基板上沉积共形硅锗膜，所述共形硅锗膜具有大于或等于50％的共形度，50％至90％范围内的硅含量，10％至50％范围内的锗含量，以及小于或等于3％的氢含量。
附图说明
9.为了能够详细理解本公开的上述特征的方式，可通过参考实施例(其中一些在附图中示出)而获得上文简要概括的本公开的更特定的描述。然而，应注意，附图仅示出本公开的典型实施例，因此不应被认为是对本公开的范围的限制，因为本公开可允许其他等效实施例。本文描述的实施例通过示例而非限制的方式在附图的图中示出，其中相同的附图标记指示相似的元件。
10.图1a示出了根据一个或多个实施例的基板的横截面图；
11.图1b示出了根据一个或多个实施例的基板的横截面图；
12.图2a示出了根据一个或多个实施例的基板的横截面图；
13.图2b示出了根据一个或多个实施例的基板的横截面图；
14.图2c示出了根据一个或多个实施例的基板的横截面图；
15.图3示出了根据一个或多个实施例的方法的过程流程图；并且
16.图4示出了根据一个或多个实施例的方法的过程流程图。
具体实施方式
17.在描述本公开的若干示例性实施例之前，应理解，本公开不限于下文的描述中所阐述的构造或工艺步骤的细节。本公开能够具有其他实施例并且能够以各种方式实践或进行。
18.如本文所用的术语“约”意指大约或接近，并且在所阐述的数值或范围的上下文中意指该数值的
±
15％或更少的变化。例如，相差
±
14％、
±
10％、
±
5％、
±
2％或
±
1％的值将满足“约”的定义。
19.如在本说明书和所附权利要求中所用，术语“基板”是指上面有工艺作用的表面或表面的一部分。本领域技术人员也将理解，对基板的引用也能够仅指基板的一部分，除非上下文另有明确指示。此外，对在基板上沉积的引用能够意指裸基板和上面沉积或形成有一个或多个膜或特征的基板。
20.如本文所用的“基板”是指在制造工艺期间上面执行膜处理的任何基板或基板上形成的材料表面。例如，上面能够执行处理的基板表面包括诸如下述材料：硅、氧化硅、应变硅、绝缘体上硅(soi)、掺杂碳的氧化硅、氮化硅、掺杂硅、锗、砷化镓、玻璃、蓝宝石和任何其他材料，诸如金属、金属氮化物、金属合金和其他导电材料，取决于应用。基板包括但不限于半导体晶片和器件。基板可暴露于预处理工艺，以研磨、蚀刻、还原、氧化、羟基化(或以其他方式生成或接枝目标化学部分以赋予化学功能性)、退火和/或烘烤基板表面。除了直接在基板本身的表面上的膜处理之外，在本公开中，也可在基板上形成的底层上执行所公开的膜处理步骤中的任一者，如下文更详细公开的，并且术语“基板表面”旨在包括如上下文所指示的这种底层。因此，例如，在膜/层或部分膜/层已经沉积至基板表面上的情况下，新沉积的膜/层的暴露表面变成基板表面。给定的基板表面包括的内容将取决于要沉积什么膜
以及所使用的特定化学条件(chemistry)。
21.如在本说明书和所附权利要求中所用，术语“前驱物”、“反应物”、“反应性气体”等可互换地使用，以指能够与基板表面反应的任何气态物种。在一个或多个实施例中，前驱物是基于硅的前驱物。在一个或多个实施例中，前驱物是锗前驱物。
22.如本文所用，“化学气相沉积”或“cvd”是指其中基板表面同时或基本上同时暴露于前驱物和/或共试剂的工艺。如本文所用，“基本上同时”是指共流(co-flow)或其中前驱物的暴露的大部分有重叠的情况。如本文所用，“cvd工艺”能够是热cvd工艺或在cvd腔室中执行的pecvd工艺。
23.一个或多个实施例有利地提供了通过使用热cvd工艺形成高质量、稳定的硅锗的绝缘层。一个或多个实施例提供通过使用pecvd工艺形成高质量、稳定的硅锗的绝缘层。此外，一个或多个实施例的cvd工艺形成具有高共形度(例如，共形度大于50％)的硅锗膜的高质量共形层。
24.本公开的实施例提供使用cvd腔室在具有小尺寸的特征上沉积膜(例如，非晶硅锗)的方法。一些实施例有利地提供共形膜以完全覆盖特征。其他实施例有利地提供完全或部分覆盖特征的共形膜。一个或多个实施例的硅锗膜具有高共形度。在一个或多个实施例中，共形硅锗膜沉积在包括硅和硅锗的交替层的逻辑器件上。在一些实施例中，逻辑器件是晶体管，诸如finfet或gaa。
25.晶体管是经常在半导体器件上形成的电路组件或元件。取决于电路设计，除了电容器、电感器、电阻器、二极管、导线或其他元件之外，晶体管在半导体器件上形成。一般而言，晶体管包括在源极和漏极区域之间形成的栅极。在一个或多个实施例中，源极和漏极区域包括基板的掺杂区域并且呈现出适合用于特定应用的掺杂分布。栅极定位在沟道区域上方，并且包括栅极介电质，所述栅极介电质插入在基板中的栅极电极与沟道区域之间。
26.如本文所用，术语“场效应晶体管”或“fet”是指使用电场以控制设备的电行为的晶体管。增强模式场效应晶体管通常在低温下显示出非常高的输入阻抗。漏极与源极端子之间的导电率由设备中的电场控制，所述电场是通过器件的主体与栅极之间的电压差生成的。fet的三个端子是：源极(s)，载流子通过源极进入沟道；漏极(d)，载流子通过漏极离开沟道；以及栅极(g)，其为调制沟道导电率的端子。常规地，在源极(s)处进入沟道的电流被指定为is，并且在漏极(d)处进入沟道的电流被指定为id。漏极对源极的电压被指定为v
ds
。通过对栅极(g)施加电压，能够控制在漏极处进入沟道的电流(即id)。
27.金属氧化物半导体场效应晶体管(mosfet)是一种场效应晶体管(fet)。它具有绝缘栅极，所述栅极的电压决定器件的导电率。这种随施加的电压量而改变导电率的能力用于放大或切换电信号。mosfet基于主体电极与栅极电极之间的金属氧化物半导体(mos)电容进行的电荷浓度的调控，所述栅极电极位于主体上方且通过栅极介电层与所有其他器件区域绝缘。相较于mos电容器，mosfet包括两个额外的端子(源极和漏极)，每个端子连接至由主体区域分隔开的各个高度掺杂区域。这些区域可以是p型或n型，但它们都是相同的类型，并且是与主体区域相反的类型。源极和漏极(与主体不同)是高度掺杂的，如掺杂类型后的“+”符号所示。
28.如果mosfet是n沟道或nmos fet，则源极和漏极是n+区域且主体是p区域。如果mosfet是p沟道或pmos fet，则源极和漏极是p+区域且主体是n区域。源极被如此命名是因
为源极是流过沟道的电荷载流子(对于n沟道是电子，对于p沟道是空穴)的源；类似地，漏极是电荷载流子离开沟道之处。
29.如本文所用，术语“鳍式场效应晶体管(finfet)”是指构建在基板上的mosfet晶体管，其中栅极放置在沟道的两侧或三侧，从而形成双栅极或三栅极结构。finfet器件被赋予通用名称finfet，因为沟道区域在基板上形成“鳍”。finfet设备具有快速的切换时间和高电流密度。
30.如本文所用，术语“环绕式栅极(gaa)”用于指其中栅极材料在所有侧上环绕沟道区域的电子器件(例如晶体管)。gaa晶体管的沟道区域可包括纳米线或纳米板(nano-slab)、条形沟道，或本领域技术人员已知的其他合适的沟道配置。gaa设备的沟道区域可具有垂直间隔的多条水平纳米线或水平条状件，使gaa晶体管成为叠层的水平环绕式栅极(hgaa)晶体管。如本文所用的“化学气相沉积”或“cvd”是指真空沉积方法，所述真空沉积方法涉及同时暴露两种或更多种反应性化合物以在基板表面上沉积材料层。如在本说明书和所附权利要求中所用，术语“反应性化合物”、“反应性气体”、“反应性物种”、“前驱物”、“处理气体”等可互换地使用，以意指具有能够在表面反应(例如，化学吸附、氧化、还原)中与基板表面或基板表面上的材料反应的物种的物质。基板或基板的一部分同时暴露于引入处理腔室的反应区的两种或更多种反应性化合物。在化学气相沉积中，基板表面同时或基本上同时暴露于前驱物和/或共试剂。如本文所用，“基本上同时”是指共流或其中前驱物的暴露的大部分有所重叠的情况。
31.在一些实施例中，可在基板暴露于处理气体之前和/或之后执行净化(purge)，其中惰性气体用于执行净化。例如，可基本上同时将第一处理气体和第二处理气体提供至处理腔室，之后用惰性气体进行净化。在一些实施例中，可以将惰性气体连续地提供至处理腔室，并且可将第一处理气体和第二处理气体投剂(dose)或脉冲至处理腔室中。
32.如本文所用的“脉冲”或“投剂”旨在指间歇地或非连续地引入处理腔室中的源气体的量。取决于脉冲的持续时间，每个脉冲内特定化合物的量可随时间变化。特定的处理气体可包括单个化合物或两种或更多种化合物的混合物/组合，例如，下文描述的处理气体。
33.每个脉冲/投剂的持续时间是可变的，且可以被调整为适应例如处理腔室的体积容量以及耦合至处理腔室的真空系统的容量。此外，处理气体的投剂时间可根据下述各项变化：处理气体的流速、处理气体的温度、控制阀的类型、所采用的处理腔室的类型、以及处理气体的成分吸附到基板表面上的能力。投剂时间也可基于形成的层的类型和形成的设备的几何形状而变化。投剂时间应当足够长以提供足以吸附/化学吸附到基板的基本上整个表面且在所述表面上形成处理气体成分的层的化合物体积。
34.本文提供的是使用cvd沉积共形硅锗膜的方法。根据一个或多个实施例，通过热cvd将硅锗膜沉积至具有膜叠层和特征的基板上以使膜叠层和特征绝缘。在一个或多个实施例中，通过pecvd将硅锗膜沉积至基板上的膜叠层和特征上，以使膜叠层和特征绝缘。一个或多个实施例的共形硅锗膜在膜叠层、特征和基板上提供高质量的薄障碍/衬垫层。
35.通过附图描述本公开的实施例，附图示出了根据本公开的一个或多个实施例的设备(例如晶体管)和用于形成设备的工艺。所示的工艺仅为针对所公开的工艺的说明性可能用途，并且本领域技术人员将认识到所公开的工艺并不限于所示出的应用。
36.参考附图描述了本公开的一个或多个实施例。图1a示出了根据一个或多个实施例
的器件100的横截面图。在一个或多个实施例中，器件100包括基板102，所述基板102上有复数个膜叠层112。
37.在一些实施例中，基板102可以是块体(bulk)半导体基板。如本文所用，术语“块体半导体基板”是指其中基板的整体包括半导体材料的基板。块体半导体基板可包括任何合适的半导体材料和/或用于形成半导体结构的半导体材料的组合。例如，半导体层可包括一个或多个材料，诸如结晶硅(例如，si《100》或si《111》)、氧化硅、应变硅、硅锗、掺杂或未掺杂的多晶硅、掺杂或未掺杂的硅晶片、图案化或非图案化晶片、掺杂硅、锗、砷化镓或其他合适的半导体材料。在一些实施例中，半导体材料是硅(si)。在一个或多个实施例中，半导体基板102包括半导体材料，例如，硅(si)、碳(c)、锗(ge)、硅锗(sige)、锗锡(gesn)、其他半导体材料、或上述材料的任何组合。在一个或多个实施例中，基板102包括以下各项中的一者或多者：硅(si)、锗(ge)、镓(ga)、砷(as)或磷(p)。尽管本文描述了可从其形成基板102的材料的一些示例，但是，可用作上面可建构无源和有源电子器件(例如，晶体管、存储器、电容器、电感器、电阻器、开关、集成电路、放大器、光电器件或任何其他电子器件)的基础的任何材料都落入本公开的精神和范围内。
38.在一些实施例中，半导体材料可以是掺杂材料，诸如n掺杂硅(n-si)或p掺杂硅(p-si)。在一些实施例中，可使用任何合适的工艺(诸如离子诸如工艺)来掺杂基板。如本文所用，术语“n型”是指在制造期间通过用电子供体元素掺杂本征半导体而产生的半导体。术语n型来自电子的负电荷。在n型半导体中，电子是多数载流子，而空穴是少数载流子。如本文所用，术语“p型”是指阱(或空穴)的正电荷。与n型半导体相反，p型半导体具有大于电子浓度的空穴浓度。在p型半导体中，空穴是多数载流子，而电子是少数载流子。在一个或多个实施例中，掺杂剂选自硼(b)、镓(ga)、磷(p)、砷(as)、其他半导体掺杂剂或其组合中的一者或多者。
39.在一个或多个实施例中，膜叠层112包括第一材料106和第二材料108的多个交替层。第一材料106和第二材料108可包括本领域技术人员已知的任何合适的材料。在一个或多个实施例中，第一材料106包括硅(si)，并且第二材料108包括硅锗(sige)。在一个或多个实施例中，膜叠层112具有在膜叠层112的顶表面上的封顶层110。封顶层110可包括本领域技术人员已知的任何合适的材料。在一个或多个实施例中，封顶层110包括氮化硅(sin)。
40.在一个或多个实施例中，多个膜叠层112各由至少一个特征114分隔开。至少一个特征114的形状可以是任何合适的形状，包括但不限于峰、沟槽和通孔。如在这方面所用，术语“特征”是指任何有意的表面不规则性。在一个或多个实施例中，至少一个特征114从膜叠层112的顶表面120延伸深度d1至基板102的顶表面104。在一些实施例中，至少一个特征114的底表面116包括基板102的顶表面104。在一个或多个实施例中，至少一个特征114具有第一侧壁117和第二侧壁118，所述第一侧壁117和第二侧壁118界定所述至少一个特征114的宽度w。由第一侧壁117、第二侧壁118和底表面116形成的开放区域也可称为间隙。在一个或多个实施例中，宽度w在沿至少一个特征114的深度d1上是均匀的。在其他实施例中，宽度w沿至少一个特征114的深度d1变化。特征可具有任何合适的深宽比(特征的深度与特征的宽度之比)和任何合适的临界尺寸(cd)。在一些实施例中，深宽比在约1:1至约10:1的范围内。在一些实施例中，特征宽度w具有在约5nm至约30nm范围内的临界尺寸(cd)。
41.图1a-图1b和图2a-图2c示出了具有四个膜叠层和三个特征的基板，以用于说明目
的。然而，本领域技术人员将理解，可存在任意数量的膜叠层和特征。
42.参考图1b，在一个或多个实施例中，硅锗膜122共形地沉积在设备100上。在一个或多个实施例中，硅锗膜122沉积在基板102的顶表面104上、膜叠层112的顶表面120上、以及特征114的第一侧壁117、第二侧壁118和底表面116上。在一个或多个实施例中，硅锗膜122通过cvd工艺沉积。
43.在一些实施例中，硅锗膜122是连续膜。如本文所用，术语“连续”是指这样的层：覆盖整个暴露表面，而没有显露出经沉积层下方的材料的缝隙或裸露点(bare spot)。连续层可具有缝隙或裸露点，其表面积小于膜的总表面积的约1％。在一些实施例中，硅锗膜110是无针孔膜。如本文所用，术语“无针孔”是指这样的层：覆盖整个暴露表面，而没有显露出经沉积层下方的材料的缝隙、裸露点、孔洞、针孔等。无针孔层可具有孔或针孔，其表面积小于膜的总表面积的约1％。
44.在一个或多个实施例中，硅锗膜122是共形膜。如在本说明书和所附权利要求中所用，术语“共形”意指膜适应特征或层的轮廓。层的共形度通常由在特征的侧壁上沉积的层的平均厚度与基板的场或上表面上相同的经沉积层的平均厚度之比量化。观察到，通过本文所述的方法沉积的膜具有大于或等于约50％的共形度，诸如70％或更大、约7:10或更大、诸如约80％或更大、约4:5或更大，至约100％、约1:1，或至约200％或更大、约2:1。在一个或多个实施例中，沉积在具有1:10的深宽比的特征(其具有宽度w和在5nm至30nm的范围内的临界尺寸(cd))上的硅锗膜122的共形度可大于约90％。在特定实施例中，硅锗膜122的共形度约为90％。
45.在一个或多个实施例中，硅锗膜122通过将硅前驱物和锗前驱物与载气共同流入反应腔室中而形成。载气可以是本领域技术人员已知的任何合适的载气。在一个或多个实施例中，载气包括氢气(h2)、氦气(he)、氖气(ne)和氩气(ar)中的一者或多者。虽然各种载气可用于与硅前驱物和锗前驱物共流，然而，不旨在受理论约束，认为使用氮气可导致氮化硅形成且影响硅锗膜的质量和共形度。因此，在一个或多个实施例中，载气不包括氮气(n2)。
46.在一个或多个实施例中，硅前驱物包括乙硅烷、丙硅烷、丁硅烷、二氯硅烷(dcs)和聚硅烷中的一者或多者。如本文所用，术语“聚硅烷”是指有机-无机聚合物类别，其聚合物主链由硅-硅键构成，其中两个取代基附接至每个硅原子。取代基通常是氢、烷基、和/或芳基。例如，在一些实施例中，聚硅烷包括但不限于：二甲基聚硅烷(dmps)、聚(甲基苯基硅烷)(pmps)、聚(苯基硅烷)(ppsi)、十苯基环戊硅烷(dpps)和聚(二甲基甲硅烯)(poly(dimethylsilylene))([(ch3)2si]
x
)等。在一个或多个实施例中，硅前驱物包括乙硅烷。在一些实施例中，硅前驱物包括丙硅烷。在一些实施例中，硅前驱物包括丁硅烷。在其他实施例中，硅前驱物包括二氯硅烷。在进一步实施例中，硅前驱物包括聚硅烷。
[0047]
在一个或多个实施例中，硅前驱物基本上由乙硅烷、丙硅烷、丁硅烷、二氯硅烷(dcs)和聚硅烷中的一者或多者组成。如以此方式使用，术语“基本上由
……
组成”意指硅前驱物包括在分子基础上大于或等于约95％、98％、99％或99.5％的乙硅烷、丙硅烷、丁硅烷、二氯硅烷(dcs)和聚硅烷中的一者或多者。例如，稀释剂、载气和/或惰性气体的存在在计算中是不被考虑的。在一个或多个实施例中，锗前驱物包括甲锗烷(geh4)、乙锗烷(ge2h6)、丙锗烷(ge3h8)和丁锗烷(ge4h
10
)中的一者或多者。在一个或多个实施例中，锗前驱物包括甲锗
烷(geh4)。在一些实施例中，锗前驱物包括乙锗烷(ge2h6)。在其他实施例中，锗前驱物包括丙锗烷(ge3h8)。在进一步实施例中，锗前驱物包括丁锗烷(ge4h
10
)。
[0048]
在一个或多个实施例中，锗前驱物基本上由甲锗烷(geh4)、乙锗烷(ge2h6)、丙锗烷(ge3h8)和丁锗烷(ge4h
10
)中的一者或多者中的一者或多者组成。如以此方式使用，术语“基本上由
……
组成”意指锗前驱物包括在分子基础上大于或等于约95％、98％、99％或99.5％的甲锗烷(geh4)、乙锗烷(ge2h6)、丙锗烷(ge3h8)和丁锗烷(ge4h
10
)中的一者或多者中的一者或多者。例如，稀释剂、载气和/或惰性气体的存在在计算中是不被考虑的。
[0049]
在一个或多个实施例中，可控制硅前驱物与锗前驱物之比，以修改硅锗膜122的硅含量。
[0050]
在一个或多个实施例中，硅锗膜122包括小于3％的氢，包括小于2％的氢、小于1％的氢和小于0.5％的氢。在一个或多个实施例中，硅锗膜具有在50％至90％的范围内的硅含量。在一个或多个实施例中，硅锗膜122具有在10％至50％的范围内的锗含量。在特定实施例中，硅锗膜122具有约20％至30％范围内的锗含量。
[0051]
在一个或多个实施例中，硅锗膜122具有在约5nm至约30nm、约7nm至约22nm、或约9nm至约15nm的范围内的厚度。在特定实施例中，硅锗膜122具有约10nm的厚度。
[0052]
一个或多个实施例的热cvd工艺可以在约3托耳至约300托耳的范围(包括约5托耳至约200托耳的范围，或约10托耳至约100托耳的范围)内的压力下执行。在特定实施例中，压力为约13托耳。在其他特定实施例中，压力为约100托耳。
[0053]
一个或多个实施例的工艺是热cvd工艺，其中表面104、117、118和120在热cvd温度下暴露于硅前驱物和锗前驱物，以形成共形硅锗层122。在一个或多个实施例的热cvd工艺中，温度在300℃至800℃的范围内，或在400℃至700℃的范围内，或在500℃至600℃的范围内。在特定实施例中，温度为约540℃。
[0054]
一个或多个实施例的工艺是低温等离子体增强化学气相沉积(pecvd)工艺。在pecvd工艺中，例如，作为气相材料或已夹带在载气中的液相材料的蒸气被引入pecvd腔室。等离子体启动的气体(一般而言，氦气)也被引入腔室中。然后，在腔室中启动等离子体，以产生激发的自由基。激发的自由基化学键结至定位在腔室中的基板的表面，从而在所述表面上形成期望的膜。本文中参考pecvd工艺描述的实施例可通过使用任何合适的薄膜沉积系统执行。本文描述的任何装置描述都是说明性的，并且不应被诠释或解释成限制本文描述的实施例的范畴。在一个或多个实施例的pecvd工艺中，设备100暴露于硅前驱物、锗前驱物和等离子体。在一个或多个实施例的pecvd工艺中，温度在100℃至250℃的范围内，以形成硅锗膜122。在一个或多个实施例中，pecvd工艺的占空比在10％至80％的范围内，并且功率在50w至500w的范围内。
[0055]
图2a示出了根据一个或多个实施例的器件100的横截面图。在一个或多个实施例中，器件100包括基板102，在所述基板102上具有多个膜叠层112。在一个或多个实施例中，膜叠层112包括第一材料106和第二材料108的多个交替层。第一材料106和第二材料108可包括本领域技术人员已知的任何合适的材料。在一个或多个实施例中，第一材料106包括硅(si)，第二材料108包括硅锗(sige)。在一个或多个实施例中，膜叠层112具有膜叠层112的顶表面上的封顶层110。封顶层110可包括本领域技术人员已知的任何合适的材料。在一个或多个实施例中，封顶层110包括氮化硅(sin)。
[0056]
在一个或多个实施例中，多个膜叠层112由至少一个特征114分开。参考图2a，在一个或多个实施例中，介电层124在基板102的顶表面104上形成。合适的介电材料包括但不限于：氧化硅(sio)、氮化硅(sin)、碳化硅(sic)、氧化铝(alo
x
)、氮化铝(aln)及其组合。本领域技术人员将认识到，使用像sio这样的化学式来表示氧化硅并不暗示着元素之间的任何特定的化学计量关系。化学式仅标识了膜的主要元素。在一个或多个实施例中，介电层124包括氧化硅(sio)。
[0057]
在一个或多个实施例中，至少一个特征114从膜叠层112的顶表面120延伸深度d2至底表面115。在一些实施例中，至少一个特征114的底表面115包括介电层124的顶表面105。在一个或多个实施例中，至少一个特征114具有第一侧壁117和第二侧壁118，从而限定宽度w。在一些实施例中，至少一个特征114的深宽比在从1:1至10:1的范围内，并且至少一个特征114具有在从5nm至30nm的范围内的临界尺寸(cd)。
[0058]
参考图2b，硅锗膜122共形地沉积在设备100上。具体地，硅锗膜122沉积在介电层124的顶表面105上、多个膜叠层112的顶表面120上、以及在特征114的第一侧壁117和第二侧壁118上。如图2b中所示，在一个或多个实施例中，硅锗层122不在特征的底表面115上形成。因此，不旨在受理论约束，硅锗层122不在介电层122上形成。
[0059]
图2c示出了根据一个或多个替代实施例的设备100的横截面图。参考图2c，硅锗膜122共形地沉积在设备100上。具体地，硅锗膜122沉积在氧化硅层124的顶表面105上、膜叠层112的顶表面120上、以及特征114的第一侧壁117、第二侧壁118和底表面115上。
[0060]
图3示出了根据本公开的一个或多个实施例的方法200的工艺流程图。图3中所示的方法表示热化学气相沉积工艺，其中基板或基板表面同时暴露于反应气体，使得反应气体在处理腔室中混合，以允许反应气体的气相反应和薄膜的沉积。在一个或多个实施例中，在操作202处，提供基板以供处理。如本文所用，术语“提供”意指使基板可用于处理(例如，定位在处理腔室中)。注意，在一些实施例中，基板可能已经存在于反应腔室中。在一个或多个实施例中，基板是一个或多个实施例的基板，具有多个膜叠层112，所述膜叠层112包括第一材料106和第二材料108的交替层以及在基板上形成的至少一个特征114。在一个或多个实施例中，在操作204处，基板暴露于硅前驱物和锗前驱物。在一些实施例中，基板同时或基本上同时暴露于硅前驱物和锗前驱物。在操作206处，硅锗膜沉积在基板表面上。在决策点208，考虑沉积膜的厚度或工艺循环的数量。如果沉积膜已达到预定厚度或已执行预定数量的工艺循环，则方法200移动至可选的后处理操作210。如果沉积膜的厚度或处理循环的数量尚未达到预定阈值，则方法200返回至操作204，以再次使将基板暴露于硅前驱物和锗前驱物。
[0061]
在一些实施例中，方法200可包括可选的(未示出)净化操作，其中处理腔室被净化去除硅前驱物和锗前驱物。在一个或多个实施例中，净化气体选自氢气(h2)、氦气(he)、氖气(ne)和氩气(ar)中的一者或多者。净化处理腔室、处理腔室的一部分、邻近基板表面的区域等，从邻近基板表面的区域移除反应产物和副产物。
[0062]
图4示出了根据pecvd工艺的一个或多个实施例的方法300的工艺流程图。图4中所示的方法表示等离子体增强化学气相沉积工艺。在一个或多个实施例中，在操作302处，提供基板以供处理。注意，在一些实施例中，基板可能已经存在于反应腔室中。在一个或多个实施例中，基板是一个或多个实施例的基板，具有多个膜叠层112，所述膜叠层包括第一材
料106和第二材料108的交替层以及在基板上形成的至少一个特征114。在一个或多个实施例中，在操作304处，基板暴露于硅前驱物和锗前驱物。在一些实施例中，基板同时或基本上同时暴露于硅前驱物和锗前驱物。在操作306处，基板暴露于等离子体。在一些实施例中，等离子体是直接等离子体。在其他实施例中，等离子体是远程等离子体。在操作308处，硅锗膜沉积在基板表面上。在决策点310，考虑沉积膜的厚度或工艺循环的数量。如果沉积膜已达到预定厚度或已执行预定数量的工艺循环，则方法300移动至可选的后处理操作312。如果沉积膜的厚度或工艺循环的数量尚未达到预定阈值，则方法300返回至操作304，以再次将基板暴露于硅前驱物和锗前驱物。
[0063]
在一个或多个实施例中，等离子体可以远程生成或在处理腔室内生成。在一个或多个实施例中，等离子体是电感耦合等离子体(icp)或导电耦合等离子体(ccp)。取决于例如反应物或其他工艺条件，可使用任何合适的功率。在一些实施例中，等离子体以约50w至约500w范围内的等离子体功率生成。在一些实施例中，等离子体以小于或等于约500w、小于或等于约400w、小于或等于约300w、或小于或等于约250w的等离子体功率生成。
[0064]
可经由本领域技术人员已知的任何合适的等离子体生成工艺或技术生成等离子体。例如，等离子体可由微波(mw)频率生成器或射频(rf)生成器中的一者或多者生成。在一些实施例中，硅锗膜可在pecvd工艺期间形成。在一些实施例中，等离子体的使用提供足够的能量以促进物种进入激发态，其中表面反应变得有利且可能。将等离子体引入工艺可以是连续的或脉冲的。在一些实施例中，可以直接(即，在处理腔室内)或远程(即，在处理腔室外)离子化试剂。
[0065]
一个或多个实施例的等离子体是通过点燃等离子体气体而在处理腔室内生成或点燃的(例如，直接等离子体)，以形成等离子体。可以规律间隔点燃等离子体。“规律”间隔意指等离子体点燃的时间大约相等地间隔开。在一些实施例中，规律间隔意指等离子体被点燃的时间大约相同。在一些实施例中，规律间隔意指等离子体被点燃达大约相同的时间量并且点燃之间的时间差大约相同。换言之，在处理期间，等离子体源将被打开以生成等离子体，并被关闭以允许等离子体气体保持不受等离子体影响。
[0066]
等离子体的循环可在任何时间帧上发生。例如，等离子体可在循环重复之前开启一秒且关闭一秒，或者等离子体可在循环重复之前开启50ms且关闭50ms。
[0067]
类似地，等离子体循环的活跃期和非活跃期可以是不平均的。例如，等离子体可开启400毫秒，且关闭100毫秒，反之亦然。其中等离子体活跃的循环的百分比称为等离子体的占空比。例如，400ms活跃和100ms非活跃会是约80％的占空比。
[0068]
在一些实施例中，规律间隔具有在约10％至约90％范围内的占空比。在一些实施例中，规律间隔具有小于或等于约80％、小于或等于约70％、小于或等于约60％、小于或等于约50％、小于或等于约40％、小于或等于约30％、小于或等于约25％、小于或等于约20％、小于或等于约15％、或小于或等于约10％的占空比。
[0069]
在一些pecvd工艺中，等离子体从处理腔室外部(诸如通过远程等离子体生成器系统)生成。可根据所使用的特定前驱物物种调整等离子体的频率。在一个或多个实施例中，等离子体频率可以是任何合适的频率。在一些实施例中，等离子体具有在约10hz至约10khz范围内的频率。在一些实施例中，等离子体频率小于或等于约10khz、小于或等于约5khz、小于或等于约2khz、小于或等于约1khz、小于或等于约500hz、小于或等于约200hz、小于或等
于约100hz、小于或等于约50hz、或小于或等于约20hz。在一些实施例中，等离子体频率大于或等于约10hz、大于或等于约20hz、大于或等于约50hz、大于或等于约100hz、大于或等于约200hz、大于或等于约500hz、大于或等于约1khz、大于或等于约2khz、或大于或等于约5khz。虽然在本文公开的沉积方法期间可使用等离子体，但等离子体可能并非必需。实际上，其他实施例涉及无等离子体的沉积方法。
[0070]
在一个或多个实施例中，电源持续开启，而等离子体不开启，这是因为功率正被转向至替代负载以导致等离子体的占空比。等离子体的循环可在任何时间帧上发生。例如，等离子体可在循环重复之前开启一秒且关闭一秒，或者等离子体可在循环重复之前开启50ms且关闭50ms。
[0071]
处理腔室可以在暴露于等离子体之后进行净化。在操作中净化处理腔室可以是与先前净化工艺相同或不同的工艺。净化处理腔室、处理腔室的一部分、邻近基板表面的区域等从邻近基板表面的区域移除等离子体、反应产物和副产物。
[0072]
可选的后处理操作(210、312)可以是例如修改膜性质的工艺(例如，退火)或是用于生长额外的膜的进一步的膜沉积工艺(例如，额外的ald或cvd工艺)。在一些实施例中，后处理操作(210、312)可以是修改经沉积膜性质的工艺。在一些实施例中，后处理操作(210、312)包括使膜退火。在一些实施例中，退火是在约300℃、400℃、500℃、600℃、700℃、800℃、900℃或1000℃的范围内的温度下进行的。一些实施例的退火环境包括惰性气体(例如，分子氮(n2)、氩气(ar))或还原气体(例如，分子氢(h2)或氨(nh3))或氧化剂(诸如但不限于氧气(o2)、臭氧(o3)或过氧化物)中的一者或多者。退火能够执行达任何合适的时间长度。
[0073]
能够使用任何合适的薄膜沉积系统来执行本文参考热cvd方法描述的实施例。合适系统的示例包括precision系统、系统、gttm系统、xp precision
tm
系统、setm系统，上述的所有系统都可从美国加利福尼亚州santa clara的应用材料公司购得。能够执行cvd工艺的其他工具也可适于从本文描述的实施例中受益。此外，可以有利地使用实现本文所述的cvd方法的任何系统。本文描述的任何装置叙述都是说明性的，并且不应被诠释或解释成限制本文描述的实施方式的范畴。
[0074]
在一个或多个实施例中，可使用控制器控制cvd处理腔室。控制器可以是能够控制(多个)处理腔室的任何合适的组件。例如，控制器可以是包括中央处理单元(cpu)、存储器、输入/输出、合适的电路和存储的计算机。
[0075]
工艺总体上可作为软件例程存储在控制器的存储器中，当所述软件例程由处理器执行时，使处理腔室执行本公开的工艺。软件例程也可以由第二处理器存储和/或执行，所述第二处理器从由处理器控制的硬件远程定位。本公开的方法的一些或全部也可以在硬件中执行。由此，所述工艺可以在软件中实施和使用计算机系统在硬件中执行，作为例如专用集成电路或其他类型的硬件实施方式，或是作为硬件与软件的组合。当软件例程由处理器执行时，软件例程将通用计算机转换为控制腔室操作的专用计算机(控制器)，使得工艺被执行。
[0076]
在一些实施例中，cvd处理腔室是用于处理一个或多个基板的工具的一部分。在一些实施例中，cvd处理腔室在模块式系统中，所述模块式系统包括执行各种功能的多个腔室，所述功能包括基板中心寻找和定向、排气、退火、沉积和/或蚀刻。根据一个或多个实施
例，模块式系统至少包括第一处理腔室和中央转移腔室。中央转移腔室可以容纳机器人，所述机器人可在处理腔室和装载锁腔室之间往复输送基板。转移腔室通常保持在真空条件下并且提供中继平台，用于将基板从一个腔室往复输送至另一腔室和/或往复输送至定位在集群工具前端的装载锁腔室。可适用于本公开的两种已知的模块式系统是xp precision和precision系统，这两者都可从美国加利福尼亚州santa clara的应用材料公司购得。
[0077]
为了便于描述，本文可以使用诸如“下面”、“下方”、“下”、“上方”、“上”等空间上相对的术语描述如在附图中所示的一个元件或特征与(多个)另一组件或(多个)特征的关系。将理解，空间上相对的术语旨在涵盖除了附图中描绘的定向之外的基板在使用或操作中的不同定向。例如，如果附图中的基板被翻转，则描述为在其他元件或特征“下面”或“下方”的元件会被定向为在所述其他元件或特征“上方”。因此，示范性术语“下方”可涵盖上方与下方两者的定向。基板可以以其他方式(旋转90度或以其他定向)定向并且据此解释本文使用的空间上相对的描述用语。
[0078]
在描述本文所讨论的材料和方法的上下文中(尤其是在以下权利要求的上下文中)使用术语“一(a)”和“一个(an)”和“所述(the)”以及类似的指称要解释为涵盖单数和复数两者，除非本文另有指示或与上下文明显矛盾。除非在本文中另有指示，否则本文中对数值范围的叙述仅旨在用作单独指称落入所述范围内的每个各别值的速记方法，并且每个各别的值被并入说明书中，如其在本文中个别叙述。除非本文另有指示或与上下文明显矛盾，否则本文描述的所有方法都可以以任何合适的顺序执行。本文提供的任何和所有示例或示例性语句(例如，“诸如”)的使用仅旨在更佳地阐明材料和方法，并且不构成对范畴的限制，除非另有声明。说明书中的任何语句都不应被解释为指示任何未声明的要素是实践所公开的材料和方法所必须的。
[0079]
贯穿本说明书对“一个实施例”、“某些实施例”、“各种实施例”、“一个或多个实施例”或“一实施例”的指代意指，结合所述实施例描述的特定特征、结构、材料或特性包括在本公开的至少一个实施例中。因此，诸如“在一个或多个实施例中”、“在某些实施例中”、“在各种实施例中”、“在一个实施例中”或“在一实施例中”等短语贯穿本说明书在各处的出现不一定指本公开的同一实施例。此外，特定特征、结构、材料或特性可以在一个或多个实施例中以任何合适的方式组合。
[0080]
虽然本文的公开提供了参考特定实施例的描述，但是应当理解，这些实施例对于本公开的原理和应用仅是说明性的。对于本领域技术人员而言显而易见的是，可对本公开进行各种修改和变型，而不偏离本公开的精神及其范畴。因此，希望本公开包括在所附权利要求及其等效物的范畴内的修改和变化。

技术特征：
1.一种沉积膜的方法，所述方法包括：将基板暴露于硅前驱物和锗前驱物，以在所述基板上形成共形硅锗膜，所述基板包括至少一个膜叠层和至少一个特征，所述膜叠层包括硅和硅锗的交替层。2.如权利要求1所述的方法，进一步包括：在100℃至250℃范围内的温度下将所述基板暴露于等离子体。3.如权利要求2所述的方法，其中所述等离子体包括远程等离子体或直接等离子体。4.如权利要求1所述的方法，其中所述硅前驱物包括乙硅烷、丙硅烷、丁硅烷、二氯硅烷和聚硅烷中的一者或多者。5.如权利要求1所述的方法，其中所述锗前驱物包括甲锗烷(geh4)、乙锗烷(ge2h6)、丙锗烷(ge3h8)和丁锗烷(ge4h
10
)中的一者或多者。6.如权利要求1所述的方法，其中所述硅前驱物和所述锗前驱物在载气中共流，所述载气包括氢气(h2)、氦气(he)、氖气(ne)和氩气(ar)中的一者或多者。7.如权利要求1所述的方法，其中所述共形硅锗膜具有50％至100％范围内的共形度。8.如权利要求1所述的方法，其中所述共形硅锗膜具有50％至90％范围内的硅含量。9.如权利要求8所述的方法，其中所述共形硅锗膜具有10％至50％范围内的锗含量和小于或等于3％的氢含量。10.如权利要求1所述的方法，其中所述共形硅锗膜具有5nm至30nm范围内的厚度。11.如权利要求1所述的方法，其中所述基板在处理腔室中暴露于所述硅前驱物和所述锗前驱物，所述处理腔室具有3托耳至300托耳范围内的压力和400℃至700℃范围内的温度。12.如权利要求1所述的方法，其中所述至少一个特征具有1:1至1:10范围内的深宽比和5nm至30nm范围内的临界尺寸。13.一种沉积膜的方法，所述方法包括：将处理腔室加热至400℃至700℃范围内的温度，所述处理腔室包括基板，所述基板包括至少一个膜叠层和至少一个特征，所述膜叠层包括硅和硅锗的交替层，且所述至少一个特征从所述膜叠层的顶表面延伸特征深度至底表面；将所述处理腔室保持在3托耳至300托耳范围内的压力下；将硅前驱物和锗前驱物共流至所述处理腔室中；以及在所述基板上沉积共形硅锗膜，所述共形硅锗膜具有大于或等于50％的共形度。14.如权利要求13所述的方法，其中所述硅前驱物和所述锗前驱物在载气中共流，所述载气包括氩气(ar)、氦气(he)和氢气(h2)中的一者或多者。15.如权利要求13所述的方法，其中所述硅前驱物包括乙硅烷、丙硅烷、丁硅烷、二氯硅烷和聚硅烷中的一者或多者。16.如权利要求13所述的方法，其中所述锗前驱物包括甲锗烷(geh4)、乙锗烷(ge2h6)、丙锗烷(ge3h8)和丁锗烷(ge4h
10
)中的一者或多者。17.如权利要求13所述的方法，其中所述共形硅锗膜具有5nm至30nm范围内的厚度。18.如权利要求13所述的方法，其中所述共形硅锗膜具有50％至90％范围内的硅含量、10％至50％范围内的锗含量和小于或等于3％的氢含量。19.如权利要求13所述的方法，其中所述至少一个特征具有1:1至1:10范围内的深宽比
和5nm至30nm范围内的临界尺寸。20.一种沉积膜的方法，所述方法包括：将基板暴露于硅前驱物和锗前驱物，所述基板包括至少一个膜叠层和至少一个特征，所述膜叠层包括硅和硅锗的交替层，所述至少一个特征具有1:1至1:10范围内的深宽比和5nm至30nm范围内的临界尺寸；在100℃至250℃范围内的温度下将所述基板暴露于等离子体；以及在所述基板上沉积共形硅锗膜，所述共形硅锗膜具有大于或等于50％的共形度、50％至90％范围内的硅含量、10％至50％范围内的锗含量、以及小于或等于3％的氢含量。

技术总结
描述了在基板上沉积硅锗膜的方法。所述方法包括将基板暴露于硅前驱物和锗前驱物，以形成共形硅锗膜。所述基板包括至少一个膜叠层和至少一个特征，所述膜叠层包括硅和硅锗的交替层。硅锗膜具有大于50％的共形度。硅锗膜具有大于50％的共形度。硅锗膜具有大于50％的共形度。


技术研发人员：王慧圆 S
受保护的技术使用者：应用材料公司
技术研发日：2021.11.15
技术公布日：2023/9/7