单质M元素掺杂的高可靠相变材料、存储器及其制备方法

单质m元素掺杂的高可靠相变材料、存储器及其制备方法
技术领域
1.本发明属于微纳米电子技术领域，更具体地，涉及单质m元素掺杂的高可靠相变材料、存储器及其制备方法。


背景技术：

2.相变存储器在实现存储的过程中相变材料会经历晶态和非晶态的转变，其中晶态和非晶态的密度差异会导致空洞的形成，而这些空洞往往会在循环操作过程中逐渐聚集到电极处，使功能材料和电极脱离，最终造成器件失效。另一种主要失效原因是，相变材料中的原子在电操作过程中会存在原子迁移现象，由于原子本身具有的电负性差异，熔融状态下，不同元素的原子因为失去或得到电子形成离子，并在电流作用下向不同电极定向迁移，导致在操作到一定次数后会发生成分偏析现象，从而无法相变，造成器件失效。因此，为了保证相变存储器具有更高的可循环次数，就需要减小相变材料的相变密度差异以及电操作过程中原子的迁移。
3.目前，对相变材料及其存储器件的性能优化，特别是提高器件的循环擦写特性，常用的方法主要分为两种，掺杂及人为增加界面。人为增加界面的典型例子是类超晶格相变材料，通过不同材料的交替堆叠形成异质界面，抑制原子的迁移。这种类超晶格结构，制备工艺相对比较复杂，工业界不太欢迎。掺杂工艺相对简单，但对于提升器件循环擦写次数，主要是基于降低材料相变密度的机理，对于抑制原子迁移，特别是抑制某种特定元素原子的迁移，目前尚未见报道。
4.cn115811933a公开一种相变存储单元，其相变材料层包括掺杂铪(hf)金属和/或铪化合物的母体相变材料，所述母体相变材料为包含锗(ge)、锑(sb)、碲(te)、铋(bi)中至少一种元素的材料，铪金属和/或铪化合物在相变材料层中所占的原子百分比为0.1％～40％。一方面，铪金属和/或铪化合物可以作为晶化过程中的晶核，加速相变材料层的晶化过程，从而提升set操作速度；另一方面，掺杂铪金属和/或铪化合物可以填充母体相变材料处于晶态时的空位，减少相变材料层在相变前后的体积变化，从而降低空洞的产生，提升循环性能。
5.us10347831b2公开一种掺杂有掺杂剂的相变材料，掺杂有铝(al)、锆(zr)、铪(hf)和硅(si)中的一种或多种掺杂剂的相变材料几乎没有体积变化，但不会发生电学变化或影响其在高速应用中使用有效性的结晶特性。可以最小化或消除选择器元件内的电迁移。
6.然而，上述相变材料存在以下缺陷和不足：无法同时兼顾高set速度、高非晶热稳定性、降低原子的电迁移、减小相变前后体积变化的综合性能。


技术实现要素：

7.针对现有技术的缺陷，本发明的目的在于提供单质m元素掺杂的高可靠相变材料、存储器及其制备方法，旨在解决现有相变材料无法同时兼顾高set速度、高非晶热稳定性、降低器件的电迁移的综合性能的问题。
8.为实现上述目的，第一方面，本发明提供了一种单质m元素掺杂的高可靠相变材料，所述相变材料包括：母体材料和掺杂元素，
9.所述掺杂元素为单质m元素，所述m元素为rb、sr或者la。
10.优选地，所述掺杂元素所占原子比例为2％～30％。
11.优选地，所述母体材料为含te的化合物。
12.优选地，所述含te的化合物为ge-sb-te体系、sb-te体系、ge-te体系。
13.为实现上述目的，第二方面，本发明提供了一种掺杂高可靠性相变存储器，该器件包括：上电极、功能层、隔离层和下电极；
14.所述隔离层的内部开设有用于填充功能层的通孔；
15.所述功能层位于所述下电极和上电极之间；
16.所述功能层的材料为如第一方面所述的单质m元素掺杂的高可靠相变材料。
17.优选地，所述上电极和下电极的材料为al、ag、cu、ti3w7、pt、au、w、ti或tin。
18.优选地，所述隔离层的材料为sio2、sic或(zns)
x
(sio2)
100-x
，其中，x为大于0小于100的整数。
19.优选地，所述下电极和上电极的厚度为2nm～300nm，所述功能层的厚度为2nm～500nm，所述隔离层的厚度为2nm～500nm，所述隔离层通孔尺寸为10nm～500nm。
20.为实现上述目的，第三方面，本发明提供了一种如第二方面所述的掺杂高可靠性相变存储器的制备方法，包括以下步骤：
21.(1)在衬底上依次制备所述下电极和所述隔离层；
22.(2)在所述隔离层内部刻蚀通孔且所述通孔贯穿隔离层与所述下电极表面接触；
23.(3)在所述通孔内部沉积功能层；
24.(4)在所述功能层的表面沉积上电极，得到所述相变存储器。
25.优选地，(3)中所述沉积的方法为磁控溅射法、化学气相沉积法、原子层沉积法、电镀法或电子束蒸发法制备中的任意一种。
26.总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有以下有益效果：
27.(1)本发明提出一种单质m元素掺杂的高可靠相变材料，通过单质m元素掺杂，掺杂原子与te形成化学键，强键合使得非晶结构更紧凑，减小晶态和非晶态之间的密度差异；强键合产生钉扎作用，减小te原子迁移。本发明提出的三种单质m元素，不仅能提升相变材料非晶热稳定性，还能加速晶化过程，提升set速度，同时减少相变材料层在相变前后的体积变化，抑制器件内的电迁移，从而实现高速、高稳定、高循环特性的综合性能。
28.(2)本发明提出一种掺杂高可靠性相变存储器，由于m原子与te原子强键合，使得相变材料非晶结构更加紧凑，降低相变材料晶态与非晶态密度差异，同时，强键合产生钉扎作用，抑制te原子迁移，另外强键合所形成的局部结构加速了相变材料的形核过程。相较于未掺杂的含te相变存储器，本发明的相变存储器进一步提升非晶稳定性，抑制器件内部电迁移，减少器件空洞产生，甚至进一步提高set速度。
29.(3)本发明提出一种掺杂高可靠性相变存储器的制备方法，通过掺杂m元素，m原子与te原子强键合，相变材料中的孤对电子减少，材料中的空隙分布降低，晶态和非晶态间的密度差异减小，相较于未掺杂含te相变存储器件，本发明的相变存储器件的循环特性显著
提升。
附图说明
30.图1为本发明提供的一种掺杂高可靠性相变存储器结构示意图。
31.图2为本发明实施例1提供的进行电子局域化函数计算得到不同单质m元素与te原子的键合强度。
32.图3为本发明实施例4提供的sb2te3非晶模型和la-sb2te3、rb-sb2te3、sr-sb2te3非晶模型的空隙比例统计图。
33.图4为本发明实施例5提供的在300k和600k下sb2te3非晶模型和la-sb2te3、rb-sb2te3、sr-sb2te3非晶模型中te原子的均方位移。
34.图5为本发明实施例6提供的sb2te3非晶模型和la-sb2te3、rb-sb2te3、sr-sb2te3非晶模型中环数量统计。
35.图6为本发明实施例7提供的sb2te3非晶模型和la-sb2te3、rb-sb2te3、sr-sb2te3非晶模型中限制角度的三体关联函数(altbc)分布。
36.在所有附图中，相同的附图标记用来表示相同的元件或结构，其中：
37.1-衬底，2-下电极，3-隔离层，4-功能层，5-上电极。
具体实施方式
38.为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
39.第一方面，本发明提供了一种单质m元素掺杂的高可靠相变材料，所述相变材料包括：母体材料和掺杂元素，所述掺杂元素为单质m元素，所述m元素为rb、sr或者la。
40.优选地，所述掺杂元素所占原子比例为2％～30％。
41.本发明实施例中，通过含te的相变材料与单质m共溅射，改变单质m溅射的功率，控制m元素的掺入量，来控制母体相变材料非晶状态下孤对电子数量以及te原子的迁移速率，从而调控含te的相变材料的可靠性。
42.优选地，所述母体材料为含te的化合物。
43.单质m元素与母体相变材料中的te原子形成强键合，这种强键合不仅能使得非晶结构更紧凑，减小晶态和非晶态之间的密度差异；还能对te原子形成钉扎作用，减小te原子迁移。从而在减小相变密度差异和原子迁移两个方面提升器件的循环耐久性及可靠性。
44.优选地，所述含te的化合物为ge-sb-te体系、sb-te体系、ge-te体系。
45.第二方面，本发明提供了一种掺杂高可靠性相变存储器，如图1所示，该器件包括：上电极5、功能层4、隔离层3、下电极2和衬底1；
46.所述隔离层3的内部开设有用于填充功能层的通孔；
47.所述功能层4位于所述下电极2和上电极5之间；
48.所述功能层4的材料为如第一方面所述的单质m元素掺杂的高可靠相变材料。
49.优选地，所述上电极和下电极的材料为al、ag、cu、ti3w7、pt、au、w、ti或tin。
50.优选地，所述隔离层的材料为sio2、sic或(zns)
x
(sio2)
100-x
，其中，x为大于0小于
100的整数。
51.优选地，所述下电极和上电极的厚度为2nm～300nm，所述功能层的厚度为2nm～500nm，所述隔离层的厚度为2nm～500nm，所述隔离层通孔尺寸为10nm～500nm。
52.第三方面，本发明提供了一种如第二方面所述的掺杂高可靠性相变存储器的制备方法，包括以下步骤：
53.(1)在衬底上依次制备所述下电极和所述隔离层；
54.(2)在所述隔离层内部刻蚀通孔且所述通孔贯穿隔离层与所述下电极表面接触；
55.(3)在所述通孔内部沉积功能层；
56.(4)在所述功能层的表面沉积上电极，得到所述相变存储器。
57.优选地，(3)中所述沉积的方法为磁控溅射法、化学气相沉积法、原子层沉积法、电镀法或电子束蒸发法制备中的任意一种。
58.实施例1
59.本实施例中母体材料选择sb2te3，相较于sb原子而言，la、rb、sr与te原子的电负性差异远大于sb与te原子，因此，la、rb、sr与te原子成键很稳定。
60.进一步，基于第一性原理，利用materials studio软件对la、rb、sr元素掺杂的sb2te3(以及简称st)相变薄膜材料进行建模，分别建立了不同掺杂类型的la-st、rb-st、sr-st晶态模型，对不同掺杂位点的la-st、rb-st、sr-st晶胞依次进行结构优化和静态计算，得到la、rb、sr的掺杂位点都为空位掺杂；建立空位掺杂的la-st、rb-st、sr-st晶态模型，进行电子局域化函数计算，根据电子局域化函数分布，得到la、rb、sr原子成键的键合强度，结果如图2所示，结果表明la-te、rb-te、sr-te成键强度远高于sb-te键，因此，la、rb、sr原子与te原子成键十分稳定，利用电负性的巨大差异产生强键合作用。
61.实施例2
62.本实施例中制备rb掺杂sb2te3高可靠性相变材料，化学通式为rb
x
(st)
1-x
，其中，st代表sb2te3，x的值由rb靶溅射功率进行调节。
63.rb-sb2te3相变材料采用磁控溅射法制得；制备时通入高纯氩气作为溅射气体，溅射气压为0.5pa，sb2te3靶采用交流电源，电源功率为60w。具体制备工艺包括以下步骤：
64.1.选取尺寸为1cm
×
1cm的sio2/si(100)为衬底1，清洗表面、背面，去除灰尘颗粒、有机和无机杂质。
65.a)将衬底1放置在丙酮溶液中用40w功率的超声振动10分钟，去离子水冲洗。
66.b)将丙酮处理后的衬底1在乙醇溶液中用40w功率的超声振动10分钟，去离子水冲洗，高纯n2气吹干表面和背面，得到待溅射衬底1。
67.2.采用交流电源溅射方法制备rb-sb2te3相变薄膜材料，得到功能层4。
68.a.放置好sb2te3合金靶材，其纯度达到99.99％(原子百分比)，将其本底真空抽至10-5
pa。
69.b.使用高纯ar气作为溅射气体，将溅射气压调节至0.5pa，靶材和基片距离为120mm。
70.c.设定sb2te3靶材功率为60w，调节rb靶材溅射功率制备rb元素掺杂浓度依次为2.2at.％、4.3at.％和8.3at.％的rb-sb2te3相变薄膜材料。
71.d.对靶材进行10min预溅射，清洁靶材表面。
72.e.预溅射完成后，开启挡板，依照预定的溅射时间，溅射不同厚度的rb-sb2te3相变薄膜材料。溅射时间为7min时，制备的薄膜厚度为100nm左右。
73.实施例3
74.本实施例中采用rb掺杂sb2te3高可靠性相变材料作为相变层材料制备存储器件，其中，rb掺杂sb2te3高可靠性相变材料层采用磁控溅射法制得。制备时通入高纯氩气作为溅射气体，溅射气压为0.5pa，sb2te3靶采用交流电源，电源功率为60w。rb靶采用直流电源，功率依次为5w、10w和20w。
75.具体制备工艺包括以下步骤：
76.1.选取尺寸为1cm
×
1cm的sio2/si(100)基片为衬底1，清洗表面、背面，去除灰尘颗粒、有机和无机杂质。
77.a)将衬底1放置在丙酮溶液中用40w功率的超声振动10分钟，去离子水冲洗。
78.b)将丙酮处理后的衬底1在乙醇溶液中用40w功率的超声振动10分钟，去离子水冲洗，高纯n2气吹干表面和背面，得到待溅射衬底1。
79.2.采用直流电源溅射方法制备100nm pt下电极2。
80.3.采用化学气相沉积法在步骤2中的pt下电极2上沉积100nm sio2隔离层3。
81.4.通过电子束光刻刻蚀等工艺在步骤3中的sio2绝缘层形成深度为100nm、直径为250nm的通孔。
82.5.通过光刻工艺形成存储阵列。
83.6.采用交流电源溅射方法在步骤4中形成的通孔内填充rb-sb2te3材料，得到功能层4。
84.a.放置好rb靶材、sb2te3合金靶材，其纯度达到99.99％(原子百分比)，将其本底真空抽至10-5
pa。
85.b.使用高纯ar气作为溅射气体，将溅射气压调节至0.5pa，靶材和基片距离为120mm。
86.c.设定sb2te3靶材功率为60w，调节rb靶材溅射功率制备rb元素掺杂浓度依次为2.2at.％、4.3at.％和8.3at.％的rb-sb2te3相变存储薄膜材料。
87.d.对靶材进行10min预溅射，清洁靶材表面。
88.e.预溅射完成后，开启挡板，依照预定的溅射时间，溅射不同厚度的rb-sb2te3相变存储薄膜材料。溅射时间为7min时，制备的相变层厚度为100nm左右。
89.7.采用直流电源溅射方法制备100nm pt上电极5，得到完整的rb掺杂sb2te3高可靠性相变层的相变存储器件阵列。
90.实施例4
91.本实施例以la、rb、sr掺杂st为例，说明强键合使得非晶结构更紧凑，减小晶态和非晶态之间的密度差异，从而达到减小相变密度差异的效果。基于第一性原理，利用materials studio软件对la、rb、sr元素掺杂的sb2te3(以及简称st)相变薄膜材料进行建模，分别建立了la-st、rb-st、sr-st以及st四个晶态模型，随后四个晶态模型在3000k下保温10ps，目的是去除初始模型中随机添加所导致的原子位置的不合理性。然后将保温后的结构置于1200k下保温10ps以获得稳定的液相模型。最后从1200k以90k/ps的速度冷却至300k并保温10ps，得到la-st、rb-st、sr-st以及st相变薄膜材料的非晶模型，对四个模型利
用vasp计算出电荷密度文件chgcar，提取出其中每一个格点的电荷密度数据，然后除以整个体系的电子总数进行归一化，计算分布函数。依据sb-te系列非晶态材料的低电子区域阈值，计算曲线的积分面积就可以得到空隙的比例，结果如图3所示，相较于st相变薄膜材料，la、rb、sr元素掺杂都会使得非晶结构更紧凑，空隙比例显著降低，意味着la、rb、sr原子与te原子的强键合，减小材料晶态和非晶态之间的密度差异，进而提升相变材料的可靠性及器件的循环擦写次数。
92.实施例5
93.本实施例以la、rb、sr掺杂st为例，说明强键合抑制te原子迁移的效果。基于第一性原理，利用materials studio软件对la、rb、sr元素掺杂的sb2te3(以及简称st)相变薄膜材料进行建模，分别建立了la-st、rb-st、sr-st以及st四个晶态模型，随后四个晶态模型在3000k下保温10ps，目的是去除初始模型中随机添加所导致的原子位置的不合理性。然后将保温后的结构置于1200k下保温10ps以获得稳定的液相模型。最后从1200k以90k/ps的速度冷却至300k并保温10ps，得到la-st、rb-st、sr-st以及st相变薄膜材料的非晶模型，计算四个非晶模型在300k下3ps过程中te单原子位移(amsd)，然后计算te原子amsd的平均值，即可得到te元素的msd，结果如图4所示，相较于st相变薄膜材料，la、rb、sr元素掺杂都会抑制母体材料中te原子的运动，意味着la、rb、sr原子与te原子的强键合能对te原子起到钉扎作用，抑制te原子的迁移，进而提升相变材料的可靠性及器件的循环擦写次数。
94.实施例6
95.本实施例以la、rb、sr掺杂st为例，说明强键合形成的局部结构加速形核过程效果。基于第一性原理，利用materials studio软件对la、rb、sr元素掺杂的sb2te3(以及简称st)相变薄膜材料进行建模，分别建立了la-st、rb-st、sr-st以及st四个晶态模型，随后四个晶态模型在3000k下保温10ps，目的是去除初始模型中随机添加所导致的原子位置的不合理性。然后将保温后的结构置于1200k下保温10ps以获得稳定的液相模型。最后从1200k以90k/ps的速度冷却至300k并保温10ps，得到la-st、rb-st、sr-st以及st相变薄膜材料的非晶模型，进行环结构分布统计，结果如图5所示，相较于st相变材料，la、rb、sr元素掺杂都会增加四元环数量，环数量的增加会引起较大的结构起伏，而较大的结构起伏更容易形核，因此，la、rb、sr元素掺杂会加速形核过程，从而加快相变材料晶化速度及器件的set速度。
96.实施例7
97.本实施例以la、rb、sr掺杂st为例，说明强键合提升材料非晶热稳定性效果。基于第一性原理，利用materials studio软件对la、rb、sr元素掺杂的sb2te3(以及简称st)相变薄膜材料进行建模，分别建立了la-st、rb-st、sr-st以及st四个晶态模型，随后四个晶态模型在3000k下保温10ps，目的是去除初始模型中随机添加所导致的原子位置的不合理性。然后将保温后的结构置于1200k下保温10ps以获得稳定的液相模型。最后从1200k以90k/ps的速度冷却至300k并保温10ps，得到la-st、rb-st、sr-st以及st相变薄膜材料的非晶模型，搜索出非晶态模型中所有大于150
°
的键角，对应的两个键长记为r1和r2，然后计算r1与r2关联对的分布函数。最主要的r1与r2键长分布对应于峰值，峰值越远离对角线则表明r1与r2的差值越大，即表示peierls-like扭曲的程度越大，材料的非晶热稳定性越好。从图6可以看出，相较于st相变材料，la、rb、sr元素掺杂都会增加peierls-like扭曲的程度，因此la、rb、sr元素掺杂都会提升材料的非晶热稳定性。
98.本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

技术特征：
1.一种单质m元素掺杂的高可靠相变材料，所述相变材料包括：母体材料和掺杂元素，其特征在于，所述掺杂元素为单质m元素，所述m元素为rb、sr或者la。2.如权利要求1所述的相变材料，其特征在于，所述掺杂元素所占原子比例为2％～30％。3.如权利要求1所述的相变材料，其特征在于，所述母体材料为含te的化合物。4.如权利要求3所述的相变材料，其特征在于，所述含te的化合物为ge-sb-te体系、sb-te体系、ge-te体系。5.一种掺杂高可靠性相变存储器，其特征在于，该器件包括：上电极、功能层、隔离层和下电极；所述隔离层的内部开设有用于填充功能层的通孔；所述功能层位于所述下电极和上电极之间；所述功能层的材料为如权利要求1至4任一项所述的单质m元素掺杂的高可靠相变材料。6.如权利要求5所述的相变存储器，其特征在于，所述上电极和下电极的材料为al、ag、cu、ti3w7、pt、au、w、ti或tin。7.如权利要求5所述的相变存储器，其特征在于，所述隔离层的材料为sio2、sic或(zns)
x
(sio2)
100-x
，其中，x为大于0小于100的整数。8.如权利要求5所述的相变存储器，其特征在于，所述下电极和上电极的厚度为2nm～300nm，所述功能层的厚度为2nm～500nm，所述隔离层的厚度为2nm～500nm，所述隔离层通孔尺寸为10nm～500nm。9.一种如权利要求5至8任一项所述的掺杂高可靠性相变存储器的制备方法，其特征在于，包括以下步骤：(1)在衬底上依次制备所述下电极和所述隔离层；(2)在所述隔离层内部刻蚀通孔且所述通孔贯穿隔离层与所述下电极表面接触；(3)在所述通孔内部沉积功能层；(4)在所述功能层的表面沉积上电极，得到所述相变存储器。10.根据权利要求9所述的方法，其特征在于，(3)中所述沉积的方法为磁控溅射法、化学气相沉积法、原子层沉积法、电镀法或电子束蒸发法制备中的任意一种。

技术总结
本发明公开单质M元素掺杂的高可靠相变材料、存储器及其制备方法，属于微纳米电子技术领域。所述相变材料包括：母体材料和掺杂元素，所述掺杂元素为单质M元素，所述M元素为Rb、Sr或者La。本发明提出的三种单质M元素，不仅能提升相变材料非晶热稳定性，还能加速晶化过程，提升SET速度，同时减少相变材料层在相变前后的体积变化，抑制器件内的电迁移，从而实现高速、高稳定、高循环特性的综合性能。高循环特性的综合性能。高循环特性的综合性能。


技术研发人员：程晓敏 赵鹏 曾运韬 缪向水
受保护的技术使用者：华中科技大学
技术研发日：2023.06.09
技术公布日：2023/9/9