一种多通道音频信号分析系统和装置的制作方法

1.本技术涉及信号分析技术领域，尤其涉及一种多通道音频信号分析系统和装置。


背景技术：

2.在jjf 1288-2011中指出，多通道音频信号分析仪是指多个通道可以同时进行音频测试分析的仪器，与一系列软件相结合后可以进行多种声学参数的测量和分析，已广泛应用在声学测试领域。一套音频信号分析系统主要由传声器、前置放大器、信号输入模块、信号处理模块和显示模块等部分组成。多通道音频信号分析仪可以对多个通道的音频信号同时进行分析和处理。
3.目前，现有信号分析系统，本底较高，大多不支持音频信号的采集和分析；产生的信号比较单一，应用场合较少；通道数较少，无法实现多通道音频信号的同时采集。


技术实现要素：

4.基于此，本技术为解决通道数较少、无法实现多通道音频信号的同时采集的问题，提供了一种多通道音频信号分析系统和装置。
5.本技术提供了一种多通道音频信号分析系统，包括：
6.用户通过上位机ui界面选择音频信号类型，并输入已选音频信号类型的所有参数；
7.上位机将命令和已选音频信号类型的所有参数通过以太网数据包的形式发送给下位机；
8.下位机利用核心处理单元对以太网数据包进行处理，实现上位机与下位机的交互处理；
9.所述核心处理单元包括ps处理单元和pl处理单元，所述ps处理单元负责处理以太网数据包的收发与解析并根据以太网数据包中的命令执行相应操作，所述pl处理单元负责芯片的驱动、数据的采集与传输、与ps处理单元进行数据交互。
10.所述ps处理单元包括两个arm核处理器，所述arm核处理器的代码运行于ddr sdram控制器中；
11.所述ps处理单元和pl处理单元通过m_axi_gp总线s_axi_hp总线进行交互，m_axi_gp总线用于ps端arm核处理器读写pl端fpga逻辑模块中的寄存器，s_axi_hp总线用于pl端逻辑单元读写ddr sdram控制器中的数据。
12.ps处理单元负责的具体任务包括，
13.所述ps处理单元接收到来自上位机的以太网数据包后，下位机对上位机回发响应数据包，响应数据包包括下位机对上位机数据包的解析结果和下位机根据以太网数据包中的命令执行相应操作。
14.所述以太网数据包中的命令包括ip地址修改命令、电池电量查询命令、开启adc采样指令、生成波形数据指令；
15.ps处理单元接收到ip地址修改命令，更改自身ip地址并将ip地址写入qspi flash中以实现掉电保存；
16.ps处理单元接收到电池电量查询命令，读取pl处理单元电池电量采集模块提供的寄存器值，并在响应数据包中回发给上位机；
17.ps处理单元接收到开启adc采样指令后，将由pl处理单元多通道采集模块存储在ddr sdram控制器中的adc数据包打包发送给上位机；
18.ps处理单元接收到生成波形后，生成相关的上位机波形数据，计算波形数据，并将计算好的波形数据存储到ddr sdram控制器中，将相应的内存地址以及数据量写入pl处理单元波形生成模块的寄存器中。
19.所述pl处理单元包括多通道数据采集模块、波形生成模块和电池电量检测模块，所述m_axi_gp总线和s_axi_hp总线在pl处理单元使用axi interconnect模块进行总线复用以实现将一根交互总线和pl端多个逻辑模块进行连接。
20.pl处理单元负责的具体任务包括，
21.多通道数据采集模块通过s_axi_gp总线接收ps端arm核处理器的参数，其中，ps端arm核处理器的参数包括采样率、量程、耦合；
22.多通道数据采集模块将32通道的adc采样数据通过多通道数据采集模块对应的dma模块连接s_axi_hp总线的axi interconnet模块，通过s_axi_hp总线与ddr sdram控制器进行交互，将adc采样数据写入ddr sdram控制器中；
23.波形生成模块通过s_axi_gp总线接收ps端arm核处理器的参数，其中，ps端arm核处理器的参数包括波形数据在ddr sdram控制器中的地址和波形数据的数据量，波形生成模块通过波形生成模块对应的dma模块连接s_axi_hp总线的axi interconnet模块，通过s_axi_hp总线与ddr sdram控制器进行交互，并从ddr sdram控制器中读取ps端arm核处理器计算好的波形数据；
24.电池电量检测模块由一个低速adc采集外部电池电压经过分压电阻后的电压值，并在将多次电压值进行求和以消除采样误差后写入内部寄存器以供ps端arm核处理器通过m_axi_gp总线进行读取。
25.本技术还提供了一种多通道音频信号分析装置，包括：主板和扩展板，所述主板通过fpga的gpio与扩展板连接。
26.所述主板包括fpga核心板模块、以太网模块和dac模块，上位机通过rj45经过以太网模块接入fpga核心板模块的rgmii接口，实现上位机和下位机的千兆以太网通讯；
27.fpga核心板模块生成种子信号后，由i2s接口输出至dac模块，经dac模块数模转换后输出至指定的bnc接口；
28.fpga核心板模块通过i2c接口，向eeprom读取或写入保存的仪器参数以及存储授权信息；
29.所述主板利用ddr3 sdram缓存adc采样数据缓存以及代码，主板利用qspi flash进行arm核处理器执行代码及固件的掉电存储。
30.扩展板包括信号输入模块、量程切换模块、运算放大器、adc转换模块，信号输入模块将音频信号通过bnc接口输入，经过量程切换模块后，由运算放大器对信号进行放大，接入adc转换模块。
31.包括，
32.音频信号通过bnc接口输入，每路bnc可接入10ma的恒流源，为前置级供电；
33.将音频信号分析装置的量程设置为-20db、0db和20db三个量程，测量范围上限分别为0.1v、1v和10v，量程通过主板控制模拟开关实现；
34.音频信号经过量程切换电路后，由运算放大电路对音频信号进行放大，接入adc转换模块，每个adc转换模块可输入两路信号；
35.adc转换模块通过i2s接口，将采集的数据接入主板，再由主板通过rj45接口，采用udp网络通讯传入上位机处理。
36.有益效果：本技术采用数字信号处理技术，简化硬件电路，采用上位机对仪器进行控制，功能多样、可扩展性强，4-32通道可同时独立使用，可用于多通道的音频信号测量，提供icp供电、采样率可选等多种功能。
37.应当理解，本部分所描述的内容并非旨在标识本技术的实施例的关键或重要特征，也不用于限制本技术的范围。本技术的其它特征将通过以下的说明书而变得容易理解。
附图说明
38.附图用于更好地理解本方案，不构成对本技术的限定。其中：
39.图1是根据本技术提供的系统图；
40.图2是根据本技术提供的主板硬件框图；
41.图3是根据本技术提供的主板电源树；
42.图4是根据本技术提供的扩展板硬件框图；
43.图5是根据本技术提供的扩展板电源树；
44.图6是根据本技术提供的多通道采集功能逻辑框图；
45.图7是根据本技术提供的数据采集结构框图；
46.图8是根据本技术提供的i2s数据读取的流程图；
47.图9是根据本技术提供的dma写入ddr sdram逻辑示意图；
48.图10是根据本技术提供的ps端以太网发送流程图；
49.图11是根据本技术提供的波形生成功能结构图。
具体实施方式
50.以下结合附图对本技术的示范性实施例做出说明，其中包括本技术实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本技术的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。
51.如图1，本技术提供了一种多通道音频信号分析系统，包括：
52.s1：用户通过上位机ui界面选择音频信号类型，并输入已选音频信号类型的所有参数。需要说明的是：
53.用户通过上位机ui界面选择音频信号类型，并输入音频信号类型的所有参数，其中包括但不限于：
54.①
正弦信号：幅度、频率、相位、衰减；
55.②
白噪声：幅度、衰减；
56.③
窄带白噪声：带宽、频率、上限频率、下限频率、幅度、衰减；
57.④
粉红噪声：幅度、衰减；
58.⑤
窄带粉红噪声：带宽、频率、上限频率、下限频率、幅度、衰减；
59.⑥
扫频信号：开始频率、结束频率、扫描时间、幅度、扫频模式；
60.⑦
扫幅信号：开始幅度、结束幅度、扫描时间、频率、扫幅模式；
61.⑧
猝发音：频率、延时、周期、幅度、衰减、猝发方式、猝发极性。
62.s2：上位机将命令和已选音频信号类型的所有参数通过以太网数据包的形式发送给下位机。
63.s3：下位机利用核心处理单元对以太网数据包进行处理，实现上位机与下位机的交互处理。需要说明的是：
64.核心处理单元包括ps处理单元和pl处理单元，ps处理单元负责处理以太网数据包的收发与解析并根据以太网数据包中的命令执行相应操作，pl处理单元负责芯片的驱动、数据的采集与传输、与ps处理单元进行数据交互。
65.ps处理单元包括两个arm核处理器(高级risc微处理器)，arm核处理器的代码运行于ddr sdram控制器(双数据率同步动态随机存储控制器)中；
66.ps处理单元和pl处理单元通过m_axi_gp总线s_axi_hp总线进行交互，m_axi_gp总线用于ps端arm核处理器读写pl端fpga逻辑模块中的寄存器，s_axi_hp总线用于pl端逻辑单元读写ddr sdram控制器中的数据。
67.ps处理单元负责的具体任务包括，
68.ps处理单元接收到来自上位机的以太网数据包后，下位机对上位机回发响应数据包，响应数据包包括下位机对上位机数据包的解析结果和下位机根据以太网数据包中的命令执行相应操作。
69.以太网数据包中的命令包括ip地址修改命令、电池电量查询命令、开启adc采样指令、生成波形数据指令；
70.ps处理单元接收到ip地址修改命令，更改自身ip地址并将ip地址写入qspi flash中以实现掉电保存；
71.ps处理单元接收到电池电量查询命令，读取pl处理单元电池电量采集模块提供的寄存器值，并在响应数据包中回发给上位机；
72.ps处理单元接收到开启adc采样指令后，将由pl处理单元多通道采集模块存储在ddr sdram控制器中的adc数据包打包发送给上位机；
73.ps处理单元接收到生成波形后，生成相关的上位机波形数据，计算波形数据，并将计算好的波形数据存储到ddr sdram控制器中，将相应的内存地址以及数据量写入pl处理单元波形生成模块的寄存器中。
74.pl处理单元包括多通道数据采集模块、波形生成模块和电池电量检测模块，m_axi_gp总线和s_axi_hp总线在pl处理单元使用axi interconnect模块(网络互连通讯模块)进行总线复用以实现将一根交互总线和pl端多个逻辑模块进行连接。
75.pl处理单元负责的具体任务包括，
76.多通道数据采集模块通过s_axi_gp总线接收ps端arm核处理器的参数，其中，ps端
arm核处理器的参数包括采样率、量程、耦合；
77.多通道数据采集模块将32通道的adc采样数据通过多通道数据采集模块对应的dma模块连接s_axi_hp总线的axi interconnet模块，通过s_axi_hp总线与ddr sdram控制器进行交互，将adc采样数据写入ddr sdram控制器中；
78.波形生成模块通过s_axi_gp总线接收ps端arm核处理器的参数，其中，ps端arm核处理器的参数包括波形数据在ddr sdram控制器中的地址和波形数据的数据量，波形生成模块通过波形生成模块对应的dma模块连接s_axi_hp总线的axi interconnet模块，通过s_axi_hp总线与ddr sdram控制器进行交互，并从ddr sdram控制器中读取ps端arm核处理器计算好的波形数据；
79.电池电量检测模块由一个低速adc采集外部电池电压经过分压电阻后的电压值，并在将多次电压值进行求和以消除采样误差后写入内部寄存器以供ps端arm核处理器通过m_axi_gp总线进行读取。
80.本技术还提供了一种多通道音频信号分析装置，包括：
81.主板和扩展板，主板通过fpga(以数字电路为主的集成芯片)的gpio与扩展板连接。
82.如图2所示，主板包括fpga核心板模块、以太网模块和dac模块(数字模拟转换器)，上位机通过rj45经过以太网模块接入fpga核心板模块的rgmii接口，实现上位机和下位机的千兆以太网通讯；
83.fpga核心板模块生成种子信号后，由i2s(集成电路内置音频总线)接口输出至dac模块，经dac模块数模转换后输出至指定的bnc(一种用于同轴电缆的连接器)接口；
84.fpga核心板模块通过i2c接口，向eeprom(带电可擦可编程只读存储器)读取或写入保存的仪器参数以及存储授权信息；
85.主板利用ddr3 sdram缓存adc采样数据缓存以及代码，主板利用qspi flash(存储控制器)进行arm核处理器执行代码及固件的掉电存储。
86.主板电源树如图3所示，当充电器连接时，电池一边充电，一边为音频信号分析装置供电。充电器电源最大输出12v/3a供应主板和扩展板，其中扩展板根据输入通道的增加，最大需消耗12v/2a，另外部分12v/1a经dc-dc转化为5v供应给主板；当充电器未连接时，由电池直接供电。为降低电路噪声，将模拟电源与数字电源隔离。
87.主板供电主要分四个模块，分别为fpga模块5v供电、运放模块
±
15v供电、ldo3.3v数字部分供电以及ldo3.3v模拟部分供电。
88.主板连接充电器后，将有12v/690ma经dc-dc(最大可供5v/3a)转化为5v/1605ma电源。fpga模块直接由转化后的5v电源供电，需消耗5v/1a；转化后的5v电源通过dc-dc升压电路转换为18v/100ma，再经过正负ldo(低压差线性稳压器)转化为+15v/50ma电源和-15v/50ma电源供应给运放模块；另外将转化后的5v电源通过ldo分别转化为3.3v/215ma和3.3v/30ma，为系统提供3.3v的数字电源和模拟电源。
89.如图4所示，扩展板包括信号输入模块、量程切换模块、运算放大器、adc转换模块，信号输入模块将音频信号通过bnc接口输入，经过量程切换模块后，由运算放大器对信号进行放大，接入adc转换模块。
90.包括，
91.音频信号通过bnc接口输入，每路bnc可接入10ma的恒流源，为前置级供电；
92.将音频信号分析装置的量程设置为-20db、0db和20db三个量程，测量范围上限分别为0.1v、1v和10v，量程通过主板控制模拟开关实现；
93.音频信号经过量程切换电路后，由运算放大电路对音频信号进行放大，接入adc转换模块，每个adc转换模块可输入两路信号；
94.adc转换模块通过i2s接口，将采集的数据接入主板，再由主板通过rj45接口，采用udp(用户数据报协议)网络通讯传入上位机处理。
95.扩展板电源树如图5所示，为降低电路噪声，将模拟电源与数字电源隔离。扩展板供电主要分3.3v供电、icp供电以及5v模拟供电。
96.3.3v供电：接口输入12v电源后，由dc-dc电路转化为3.3v/510ma电源。其中io扩展部分以及adc数字电源部分需消耗大概3.3v/60ma。
97.icp供电：由30v/10ma稳流源供电，共四路，将转化后的3.3v电源通过dc-dc升压电路转化为35v/40ma，再经30v的ldo和稳流管转为30v/10ma的icp稳流供电电源。
98.5v模拟供电：接口输入12v电源后，ldo电路转化为5v/152ma电源，再经ldo转化为4v/130ma，为两路adc提供模拟电源；转化后的5v电源还直接供应给运放部分和模拟开关部分，单端电源运放消耗大概5v/10ma，模拟开关供电为
±
5v双电源，其中-5v由5v通过电荷泵转化为-5v，模拟开关部分消耗5v/8ma。
99.音频信号分析装置包含多通道采集功能、波形生成功能、电池电量检测功能、设备信息掉电存储功能。
100.如图6所示，adc转换模块(pl端)、dma模块(pl端)、以太网传输代码(ps端)三者共同组成了信号采集的功能。
101.fpga通过i2s数据接口与adc连接，读取adc转换模块采样的数据。fpga部分实现了一个包含16路i2s接口的ip核，每路i2s可传输两通道adc转换模块采样数据，每个adc转换模块含有两路adc模拟信号采集通道；ip核含有一个1024位的并行数据输出端口，通过该端口，将ip核采集到的数字信号传输给以太网模块进行下一步处理，ip核还包含了一个pll驱动子模块，通过该子模块输出多种频率的时钟信号，实现adc转换模块多种采样率采集功能。
102.图7为数据采集ip核的结构框图，其中，外部输入32.768mhz的时钟信号与系统输入的50mhz时钟信号通过pll分频器模块分频为8.388mhz与12.288mhz两个主时钟源，然后通过逻辑分频器分频出更多时钟频率，一方面直接输出作为adc芯片时钟mck与位时钟bck，另一方面作为i2s采集数据的触发信号；i2s读取数据时序逻辑模块按照芯片时序在bclk上升沿时读取一位adc采样数据。
103.adc转换模块将32-bit 32路adc通道的数据合并为一个1024bit的数据传输到其专用dma模块。
104.图8所示为i2s数据读取的流程图，图中的bck、lrck分别为i2s通讯的位时钟和帧时钟。当每块扩展板利用两个adc芯片做四路音频信号的采集，每个adc可以采集两路信号，即左通道和右通道，当lrck为高电平时，采集的为左通道数据，lrck为低电平时，采集的为右通道数据。
105.当采集的数据为24bit时，位时钟为帧时钟的64倍，即
106.f
bck
＝48*f
lrck
107.本技术adc采用24bit，当fpga的bit计数器达到24bit时，寄存器输出一次数据，以实现数据的采集。
108.在本技术的网络通讯中，每1024个字节(8个1024bit的数据)构成了一次上位机接收的adc采样以太网数据包中的有效数据。
109.当ps端arm核处理器接收到以太网的adc采集数据发送命令后，arm核处理器启动adc转换模块进行采样以及dma模块并将缓存起始地址和缓存总帧数写入dma寄存器中。
110.adc采样驱动每8次输出的1024bit的数据由dma打包为一组adc帧数据写入ddr sdram的相应地址。dma从第f0帧开始，将接收到的adc帧数据递增向后写入，当写完最后一帧fn时，dma重新向f0中写入帧数据，循环往复，如图9所示。
111.图10为ps端以太网发送流程图，dma中寄存器fnum为指示当前时刻dma正在写入ddr sdram内存空间对应的adc数据帧编号，其通过s_axi_lite总线将其数值提供给ps端arm核处理器。
112.ps端收到adc采样命令后，启动adc转换模块以及其专用dma模块，fnum-1的初始数值为0。
113.arm核处理器读取dma模块中的寄存器值以获取当前dma模块写入帧号fnum，fnum-1为上一次ps端从pl端dma模块中读取出的fnum。当某次获取的帧号与上次获取的帧号不同时，代表一个或数个adc采样帧数据已经由dma写入ddr sdram中，且这些帧在帧数据缓存中必然连续(fn到f0也视为一种连续)，计算可得当前待发送帧数以及发送起始帧号。
114.arm核处理器调用lwip以太网驱动将这些数据帧发送到上位机，再重新读取当前dma写入帧号，循环往复便实现了多通道数据采集的功能。
115.波形生成包括dac模块(pl端)、专用dma模块(pl端)、以太网命令接收模块(ps端)。
116.波形生成基于ak4452 dac模块实现768khz采样率下8x interpolation的数模转换，经测试，生成正弦波信号最高可到达128khz。
117.如图11为波形生成功能结构图，提供给dac模块的数据完全由ps端arm核处理器进行计算，可生成所有符合物理规则且在dac模块性能范围内的波形。
118.系统上电后，ak4452驱动模块首先对芯片进行复位，在等待芯片复位完成后，驱动模块通过iic接口对ak4452芯片内部寄存器进行配置，当所需寄存器都配置完成后，会将配置过的寄存器值读出，并将读出的寄存器值与设定值进行比较，如果读出值与设定值完全一致，则iic配置校验通过，否则为失败并重新进行iic配置与校验。当iic配置通过后，dac可与主控芯片利用i2s通讯进行数据传输。ak4452将接收到的数据通过数模转换后，将信号输出。
119.ps端arm核处理器接收到来自上位机关于波形生成的命令后，arm核处理器首先根据命令中相应的波形参数计算波形数据，并将波形数据所在的ddr sdram
120.中的内存地址以及波形数据写入dma模块的寄存器，然后启动dac模块以及dma模块。
121.电池电量检测模块驱动ads1000 adc芯片对经过分压电阻采集的输入电源进行采集，并将转换后的每128个数字值进行累加处理，累加完成的数字值会被更新到内部寄存器中待ps端arm核处理器读取，arm核处理器读取后计算出电池电量的百分比值并发送到上位
机。
122.使用qspi flash存储设备授权信息、上位机ip地址、上位机端口号、下位机ip地址、下位机端口号等设备信息。
123.系统中的qspi flash用于存储zynq的fpga固件以及arm核处理器执行文件，通过zynq ps端arm核调用qspi flash控制器并对qspi flash控制器进行读写便可方便实现设备信息掉电存储功能。
124.在本技术所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个装置，或一些特征可以忽略，或不执行。
125.所述单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是一个物理单元或多个物理单元，即可以位于一个地方，或者也可以分布到多个不同地方。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
126.另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
127.所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个可读取存储介质中。基于这样的理解，本发明实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该软件产品存储在一个存储介质中，包括若干指令用以使得一个设备(可以是单片机，芯片等)或处理器(processor)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：u盘、移动硬盘、只读存储器(read-only memory，rom)、随机存取存储器(random access memory，ram)、磁碟或者光盘等各种可以存储程序代码的介质。
128.以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何在本发明揭露的技术范围内的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

技术特征：
1.一种多通道音频信号分析系统，其特征在于，包括：用户通过上位机ui界面选择音频信号类型，并输入已选音频信号类型的所有参数；上位机将命令和已选音频信号类型的所有参数通过以太网数据包的形式发送给下位机；下位机利用核心处理单元对以太网数据包进行处理，实现上位机与下位机的交互处理；所述核心处理单元包括ps处理单元和pl处理单元，所述ps处理单元负责处理以太网数据包的收发与解析并根据以太网数据包中的命令执行相应操作，所述pl处理单元负责芯片的驱动、数据的采集与传输、与ps处理单元进行数据交互。2.根据权利要求1所述的一种多通道音频信号分析系统，其特征在于：所述ps处理单元包括两个arm核处理器，所述arm核处理器的代码运行于ddr sdram控制器中；所述ps处理单元和pl处理单元通过m_axi_gp总线s_axi_hp总线进行交互，m_axi_gp总线用于ps端arm核处理器读写pl端fpga逻辑模块中的寄存器，s_axi_hp总线用于pl端逻辑单元读写ddr sdram控制器中的数据。3.根据权利要求2所述的一种多通道音频信号分析系统，其特征在于：ps处理单元负责的具体任务包括，所述ps处理单元接收到来自上位机的以太网数据包后，下位机对上位机回发响应数据包，响应数据包包括下位机对上位机数据包的解析结果和下位机根据以太网数据包中的命令执行相应操作。4.根据权利要求3所述的一种多通道音频信号分析系统，其特征在于：所述以太网数据包中的命令包括ip地址修改命令、电池电量查询命令、开启adc采样指令、生成波形数据指令；ps处理单元接收到ip地址修改命令，更改自身ip地址并将ip地址写入qspi flash中以实现掉电保存；ps处理单元接收到电池电量查询命令，读取pl处理单元电池电量采集模块提供的寄存器值，并在响应数据包中回发给上位机；ps处理单元接收到开启adc采样指令后，将由pl处理单元多通道采集模块存储在ddr sdram控制器中的adc数据包打包发送给上位机；ps处理单元接收到生成波形后，生成相关的上位机波形数据，计算波形数据，并将计算好的波形数据存储到ddr sdram控制器中，将相应的内存地址以及数据量写入pl处理单元波形生成模块的寄存器中。5.根据权利要求2～4任意一项所述的一种多通道音频信号分析系统，其特征在于：所述pl处理单元包括多通道数据采集模块、波形生成模块和电池电量检测模块，所述m_axi_gp总线和s_axi_hp总线在pl处理单元使用axi interconnect模块进行总线复用以实现将一根交互总线和pl端多个逻辑模块进行连接。6.根据权利要求5所述的一种多通道音频信号分析系统，其特征在于：pl处理单元负责的具体任务包括，多通道数据采集模块通过s_axi_gp总线接收ps端arm核处理器的参数，其中，ps端arm核处理器的参数包括采样率、量程、耦合；
多通道数据采集模块将32通道的adc采样数据通过多通道数据采集模块对应的dma模块连接s_axi_hp总线的axi interconnet模块，通过s_axi_hp总线与ddr sdram控制器进行交互，将adc采样数据写入ddr sdram控制器中；波形生成模块通过s_axi_gp总线接收ps端arm核处理器的参数，其中，ps端arm核处理器的参数包括波形数据在ddr sdram控制器中的地址和波形数据的数据量，波形生成模块通过波形生成模块对应的dma模块连接s_axi_hp总线的axi interconnet模块，通过s_axi_hp总线与ddr sdram控制器进行交互，并从ddr sdram控制器中读取ps端arm核处理器计算好的波形数据；电池电量检测模块由一个低速adc采集外部电池电压经过分压电阻后的电压值，并在将多次电压值进行求和以消除采样误差后写入内部寄存器以供ps端arm核处理器通过m_axi_gp总线进行读取。7.一种多通道音频信号分析装置，其特征在于，包括：主板和扩展板，所述主板通过fpga的gpio与扩展板连接。8.根据权利要求7所述的一种多通道音频信号分析装置，其特征在于：所述主板包括fpga核心板模块、以太网模块和dac模块，上位机通过rj45经过以太网模块接入fpga核心板模块的rgmii接口，实现上位机和下位机的千兆以太网通讯；fpga核心板模块生成种子信号后，由i2s接口输出至dac模块，经dac模块数模转换后输出至指定的bnc接口；fpga核心板模块通过i2c接口，向eeprom读取或写入保存的仪器参数以及存储授权信息；所述主板利用ddr3 sdram缓存adc采样数据缓存以及代码，主板利用qspi flash进行arm核处理器执行代码及固件的掉电存储。9.根据权利要求8所述的一种多通道音频信号分析装置，其特征在于：扩展板包括信号输入模块、量程切换模块、运算放大器、adc转换模块，信号输入模块将音频信号通过bnc接口输入，经过量程切换模块后，由运算放大器对信号进行放大，接入adc转换模块。10.根据权利要求8或9所述的一种多通道音频信号分析装置，其特征在于：包括，音频信号通过bnc接口输入，每路bnc可接入10ma的恒流源，为前置级供电；将音频信号分析装置的量程设置为-20db、0db和20db三个量程，测量范围上限分别为0.1v、1v和10v，量程通过主板控制模拟开关实现；音频信号经过量程切换电路后，由运算放大电路对音频信号进行放大，接入adc转换模块，每个adc转换模块可输入两路信号；adc转换模块通过i2s接口，将采集的数据接入主板，再由主板通过rj45接口，采用udp网络通讯传入上位机处理。

技术总结
本申请公开了一种多通道音频信号分析系统和装置，涉及信号分析领域。具体实现方案为：用户通过上位机UI界面选择音频信号类型，并输入已选音频信号类型的所有参数；上位机将命令和已选音频信号类型的所有参数通过以太网数据包的形式发送给下位机；下位机利用核心处理单元对以太网数据包进行处理，实现上位机与下位机的交互处理。本申请采用数字信号处理技术，简化硬件电路，采用上位机对仪器进行控制，功能多样、可扩展性强，4-32通道可同时独立使用，可用于多通道的音频信号测量，提供ICP供电、采样率可选等多种功能。采样率可选等多种功能。采样率可选等多种功能。


技术研发人员：张欢欢 张凯帆 杨春 尹小冰 吴锦植
受保护的技术使用者：杭州爱华仪器有限公司
技术研发日：2023.05.30
技术公布日：2023/9/9