一种缓存器的数据回填方法、装置、设备及介质与流程

1.本发明涉及芯片领域，尤其涉及一种缓存器的数据回填方法、装置、设备及介质。


背景技术：

2.缓存器，比如cache高速缓冲存储器，是位于cpu(central processing unit，中央处理器)和dram(dynamic random access memory，动态随机存取存储器)之间的规模较小但速度很高的存储器，通常由sram(static random access memory，静态随机存取存储器)组成。当cpu访问缓存器读取需要的数据而缓存器中没有此数据时，即缓存器发生数据缺失时，缓存器需要从内存中读取此数据进行数据回填。
3.在缓存器的数据回填的相关技术中，一般只有在cpu访问缓存器，缓存器发生数据缺失时才会启动数据回填机制，回填的方式和回填的空间大小是固定的，因此不利于缓存器的数据回填的效率，增加了系统的功耗和响应时间。


技术实现要素：

4.有鉴于此，本发明提出了一种缓存器的数据回填方法、装置、设备及介质，至少解决了上述在缓存器的数据回填的相关技术中，一般只有在cpu访问缓存器，缓存器发生数据缺失时才会启动数据回填机制，回填的方式和回填的空间大小是固定的，因此不利于缓存器的数据回填的效率，增加了系统的功耗和响应时间的问题。
5.基于以上目的，本发明的实施例的一个方面提供了一种缓存器的数据回填方法，包括：判断处理器读取的指令中后续若干未处理的指令是否有访存指令；响应于有所述访存指令，判断所述缓存器的存储单元中是否存在所述访存指令所访问的内存地址的标签；响应于所述缓存器的存储单元中不存在所述访存指令所访问的内存地址的标签，根据所述访存指令所访问的内存地址的标签将对应数据预取到所述缓存器的数据回填单元；响应于所述缓存器的存储单元发生所述访存指令对应的数据缺失，将所述缓存器的数据回填单元的所述预取的数据回填到所述缓存器的存储单元中发生数据缺失的位置。
6.在一些实施例中，所述方法还包括：判断所述处理器正在处理的指令所访问的内存地址的数据是否在所述缓存器的存储单元中发生数据缺失；响应于在所述缓存器的存储单元中发生数据缺失，获取所述缓存器的数据回填单元访问内存的地址访问频率；所述数据回填单元从内存中读取所述缓存器的存储单元中发生数据缺失的第一数据以及根据所述地址访问频率读取其周围地址区间中访问频率大于预设访问频率的第二数据；所述数据回填单元将其读取的所述第一数据和所述第二数据回填到所述缓存器的存储单元中对应的空间。
7.在一些实施例中，所述数据回填单元将其读取的所述第一数据和所述第二数据回填到所述缓存器的存储单元中对应的空间的步骤包括：获取所述第一数据和所述第二数据的数据大小并将所述数据大小通过所述处理器同步给所述缓冲器的存储单元，以通知所述存储单元预留所述数据大小的空间；所述数据回填单元将其读取的所述第一数据和所述第
二数据回填到所述缓存器的存储单元中预留的所述数据大小的空间上。
8.在一些实施例中，所述数据回填单元将其读取的所述第一数据和所述第二数据回填到所述存储单元中预留的所述数据大小的空间上的步骤包括：所述数据回填单元将其读取的所述第一数据和所述第二数据按照若干缓存行的形式依次回填到所述缓存器的存储单元中预留的所述数据大小的数据数组上。
9.在一些实施例中，所述响应于所述缓存器的存储单元发生所述访存指令对应的数据缺失，将所述缓存器的数据回填单元的所述预取的数据回填到所述缓存器的存储单元中发生数据缺失的位置的步骤包括：响应于所述缓存器的存储单元发生所述访存指令对应的数据缺失，将所述缓存器的数据回填单元的所述预取的数据回填到所述缓存器的存储单元中发生数据缺失的数据数组上并对其标记已回填标识。
10.在一些实施例中，所述方法还包括：响应于所述缓存器的存储单元接收到读请求，将包含所述已回填标识的数据数组的数据输出。
11.在一些实施例中，所述未处理的指令不多于3条指令。
12.本发明实施例的另一方面，还提供了一种缓存器的数据回填装置，包括：处理器，用于判断读取的指令中后续若干未处理的指令是否有访存指令；缓存器的存储单元，用于从所述处理器接收是否有访存指令的指示并响应于有所述访存指令，判断缓存器的存储单元中是否有所述访存指令所访问的内存地址的标签并通知所述处理器；关联机制模块，用于通过所述处理器获取在所述缓存器的存储单元中不存在的所述访存指令所访问的内存地址的标签，以得到预取的内存地址并通知所述处理器；缓存器的数据回填单元，用于根据所述处理器的指示基于所述预取的内存地址预取数据并响应于所述缓存器的存储单元发生所述访存指令对应的数据缺失，将预取的数据回填到所述缓存器的存储单元中发生数据缺失的位置。
13.本发明实施例的另一方面，还提供了一种计算机设备，包括至少一个处理器；以及存储器，存储器存储有可在处理器上运行的计算机指令，指令由处理器执行时实现上述方法的步骤。
14.本发明实施例的另一方面，还提供了一种计算机可读存储介质，计算机可读存储介质存储有被处理器执行时实现如上述方法步骤的计算机程序。
15.本发明至少具有以下有益效果：本发明提出的一种缓存器的数据回填方法通过预先判断处理器中未处理指令中是否有访存指令以及如果存在访存指令继续判断缓存器的存储单元中是否存在其对应的内存地址的标签来将未存在的访存指令对应的内存地址的数据提前预取到缓存器中的数据回填单元中，当缓存器发生数据缺失时直接从数据回填单元将缺失数据回填到缓存器的存储单元的对应位置即可，避免发生数据缺失时需要先访问内存再进行数据回填，提高了缓存器的数据回填的效率，同时这种预测预取机制可以提前根据处理器一次读取的指令中未处理指令进行提前分析，大大提高了系统的预判能力，可以为缓存器中可能要发生的数据缺失问题提前做准备，提高了整个系统的应对突发事件的能力。
16.进一步，当处理器正在处理的指令所访问的内存地址的数据在缓存器的存储单元发生数据缺失，通过对缓存器和内存之间的历史访问信息进行分析，得到缓存器对内存中的地址单元访问频率高的地址区间，当缓存器从内存中读取发生数据缺失的数据的同时将
访问频率高的地址区间对应的数据一并读取到缓存器对应的存储单元，可以进一步优化缓存器的数据回填的策略，提高缓存器对接收到的读请求所要访问的数据的命中率，进而提高整个缓存器的数据回填的效率。
17.进一步，在将数据回填到缓存器的存储单元中时，可以自定义从存储单元中预留相匹配的空间大小，而不是将回填的数据回填到固定大小的空间中，提高了对缓存器的空间大小的利用率。
18.进一步，由于处理器一次读取的指令一般不超过4条指令，除去正在处理的1条指令，可以设置处理器一次对后3条顺序指令中是否有访存指令同时分析，可以提高处理器对未处理指令的分析效率，有利于缓存器及时根据处理器的分析结果进行后续的操作。
附图说明
19.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的实施例。
20.图1示出的为本发明实施例提供的一种缓存器的数据回填方法的流程图；
21.图2示出的为本发明实施例提供的用于缓存器的数据回填的架构示意图；
22.图3示出的为本发明实施例提供的cache缓存器数据回填的流程图；
23.图4示出了本发明实施例提供的一种缓存器的数据回填装置的结构示意图；
24.图5示出了本发明实施例提供的一种计算机设备的结构示意图；
25.图6示出了本发明实施例提供的一种计算机可读存储介质的结构示意图。
具体实施方式
26.以下描述了本发明的实施例。然而，应该理解，所公开的实施例仅仅是示例，并且其它实施例可以采取各种替代形式。
27.此外，需要说明的是术语“包括”、“包含”或其任何其它变形旨在涵盖非排他性的包括，以使包含一系列要素的过程、方法、物品或装置不仅包括那些要素，也可以包括未明确列出的或这些过程、方法、物品或装置所固有的要素。
28.下面将结合附图说明本技术的一个或多个实施例。
29.基于以上目的，本发明实施例的第一个方面，提出了一种缓存器的数据回填方法的实施例。图1示出的为本技术实施例提供的一种缓存器的数据回填方法的流程图，如图1所示，一种缓存器的数据回填方法，包括：
30.s1、判断处理器读取的指令中后续若干未处理的指令是否有访存指令；
31.s2、响应于有所述访存指令，判断所述缓存器的存储单元中是否存在所述访存指令所访问的内存地址的标签；
32.s3、响应于所述缓存器的存储单元中不存在所述访存指令所访问的内存地址的标签，根据所述访存指令所访问的内存地址的标签将对应数据预取到所述缓存器的数据回填单元；
33.s4、响应于所述缓存器的存储单元发生所述访存指令对应的数据缺失，将所述缓
存器的数据回填单元的预取的数据回填到所述缓存器的存储单元中发生数据缺失的位置。
34.根据本发明的若干实施例，方法还包括：判断处理器正在处理的指令所访问的内存地址的数据是否在缓存器的存储单元中发生数据缺失；响应于在缓存器的存储单元中发生数据缺失，获取缓存器的数据回填单元访问内存的地址访问频率；数据回填单元从内存中读取缓存器的存储单元中发生数据缺失的第一数据以及根据地址访问频率读取其周围地址区间中访问频率大于预设访问频率的第二数据；数据回填单元将其读取的第一数据和第二数据回填到缓存器的存储单元中对应的空间。
35.根据本发明的若干实施例，数据回填单元将其读取的第一数据和第二数据回填到缓存器的存储单元中对应的空间的步骤包括：获取第一数据和第二数据的数据大小并将数据大小通过处理器同步给缓冲器的存储单元，以通知存储单元预留数据大小的空间；数据回填单元将其读取的第一数据和第二数据回填到缓存器的存储单元中预留的数据大小的空间上。
36.根据本发明的若干实施例，数据回填单元将其读取的第一数据和第二数据回填到存储单元中预留的数据大小的空间上的步骤包括：数据回填单元将其读取的第一数据和第二数据按照若干缓存行的形式依次回填到缓存器的存储单元中预留的数据大小的数据数组上。
37.根据本发明的若干实施例，响应于缓存器的存储单元发生访存指令对应的数据缺失，将缓存器的数据回填单元的预取的数据回填到缓存器的存储单元中发生数据缺失的位置的步骤包括：响应于缓存器的存储单元发生访存指令对应的数据缺失，将缓存器的数据回填单元的预取的数据回填到缓存器的存储单元中发生数据缺失的数据数组上并对其标记已回填标识。
38.根据本发明的若干实施例，方法还包括：响应于缓存器的存储单元接收到读请求，将包含已回填标识的数据数组的数据输出。
39.根据本发明的若干实施例，未处理的指令不多于3条指令。
40.以下为本发明提供的一种缓存器的数据回填方法的另一实施例。
41.图2示出的为本发明实施例提供的用于缓存器的数据回填的架构示意图，如图2所示，一种用于缓存器的数据回填的架构包括：处理器，关联机制模块，数据回填单元，缓存器的存储单元。其中，关联机制模块主要是用于关联系统的指令要求和空间使用情况并提供对数据回填的预测结果给处理器；处理器用于控制整个缓存器的工作状态，具体地，接收关联机制模块对数据回填的预测结果，并根据预测结果控制数据回填单元是否从内存中读取数据进行数据回填；缓存器的存储单元用于存储数据，在本实施例中采用的是l1 cache结构，包括数据数组、标记数组和有效位，其中数据数组用于存储实际的数据，标记数组用于存储数据的地址信息，有效位用于表示数据是否有效，在实际应用中，根据用户需要可以采用其它的结构；数据回填单元用于将预取的数据回填到缓存器的存储单元以及访问内存获取数据。
42.首先处理器预先判断其读取的指令中未处理的指令是否有访存指令，一般处理器一次读取指令为4条指令，因此一般处理器预先判断其读取的当前指令的后3条顺序指令中是否存在访存指令，如果存在访存指令，则进一步判断访存指令所访问的内存地址的标签在缓存器的存储单元中是否存在，如果不存在则需要通过关联机制模块预测其对应的将要
访问的数据，将其提前从内存中预取到数据回填单元，之后当缓存器发生数据缺失时，可以直接从数据回填单元中将缺失的数据回填到缓存器的存储单元中，而不需要访问内存，提高了缓存器的数据回填的效率。进一步，当数据回填单元将缺失的数据回填到缓存器的存储单元中发生数据缺失的数据数组上后对其标记已回填标识，表示该位置已经数据回填。
43.进一步，当处理器正在处理的当前数据发生数据缺失时，当需要缓存器访问内存来读取该缺失的数据，然后进行数据回填，在将缺失的数据进行数据回填的过程中，可以分析缓存器与内存之间访问的历史信息，比如分析二者之间的访问模式以及地址访问频率，得到缓存器对内存访问频率较高的地址区间(可以设置一个预设的访问频率阈值，大于此预设的访问频率阈值即为访问频率较高的地址区间)，之后将缺失的数据回填时一并将访问频率较高的地址区间的数据回填到缓存器的对应存储单元中，可以进一步优化缓存器的数据回填的策略，提高缓存器对接收到的读请求所要访问的数据的命中率，进而提高整个缓存器的数据回填的效率。
44.进一步，在将缺失数据或者预取数据回填到缓存器的存储单元中时，可以自定义从存储单元中预留相匹配的空间大小，而不是将回填的数据回填到固定大小的空间中，提高了缓存器的空间大小的利用率。
45.图3示出的为本发明实施例提供的cache缓存器数据回填的流程图，如图3所示，cache缓存器进行数据回填的具体流程包括：准备阶段，cache空闲时，同步进行当前指令的数据关联分析，分析处理器读取的后续三条指令中是否存在访存指令；预取回填阶段，如果后面的三条指令中存在访存指令，则预取进内部存储单元，出现数据缺失后，直接回填，同时将数据返回给访问端，cache访问结束；访存回填阶段，在预取到数据之前，就发生了数据缺失则需要进行访存回填，根据历史访问信息，获取多条数据填充到多条cache行，同时将访问频率较高的数据一并回填，cache此次发生数据缺失后的，访存操作转为直接访问内存。
46.本发明的实施例的第二个方面，提出了一种缓存器的数据回填装置，图4示出了本发明实施例提供的一种缓存器的数据回填装置的结构示意图，如图4所示，包括：处理器011，用于判断读取的指令中后续若干未处理的指令是否有访存指令；缓存器的存储单元012，用于从所述处理器接收是否有访存指令的指示并响应于有所述访存指令，判断缓存器的存储单元中是否有所述访存指令所访问的内存地址的标签并通知所述处理器；关联机制模块013，用于通过所述处理器获取在所述缓存器的存储单元中不存在的所述访存指令所访问的内存地址的标签，以得到预取的内存地址并通知所述处理器；缓存器的数据回填单元014，用于根据所述处理器的指示基于所述预取的内存地址预取数据并响应于所述缓存器的存储单元发生所述访存指令对应的数据缺失，将预取的数据回填到所述缓存器的存储单元中发生数据缺失的位置。
47.本发明实施例的第三个方面，提出了一种计算机设备，图5示出的是本发明实施例提供的一种计算机设备的结构示意图。如图5所示，本发明实施例提供的一种计算机设备，包括以下模块：至少一个处理器021；以及存储器022，存储器022存储有可在处理器021上运行的计算机指令023，该计算机指令023由处理器021执行时实现如上所述的方法的步骤。
48.本发明还提供了一种计算机可读存储介质。图6示出的是本发明实施例提供的一种计算机可读存储介质的结构示意图。如图6所示，计算机可读存储介质031存储有被处理
器执行时执行如上所述的方法的步骤的计算机程序032。
49.最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，设置系统参数的方法的程序可存储于计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，程序的存储介质可为磁碟、光盘、只读存储记忆体(rom)或随机存储记忆体(ram)等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
50.此外，根据本发明实施例公开的方法还可以被实现为由处理器执行的计算机程序，该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被处理器执行时，执行本发明实施例公开的方法中限定的上述功能。
51.此外，上述方法步骤以及系统单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。
52.本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
53.在一个或多个示例性设计中，功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现，则可以将功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质，该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的，该计算机可读介质可以包括ram、rom、eeprom、cd-rom或其它光盘存储设备、磁盘存储设备或其它磁性存储设备，或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外，任何连接都可以适当地称为计算机可读介质。例如，如果使用同轴线缆、光纤线缆、双绞线、数字用户线路(dsl)或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件，则上述同轴线缆、光纤线缆、双绞线、d0l或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的，磁盘和光盘包括压缩盘(cd)、激光盘、光盘、数字多功能盘(dvd)、软盘、蓝光盘，其中磁盘通常磁性地再现数据，而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。
54.以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
55.应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
56.上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
57.本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
58.所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

技术特征：
1.一种缓存器的数据回填方法，其特征在于，包括：判断处理器读取的指令中后续若干未处理的指令是否有访存指令；响应于有所述访存指令，判断所述缓存器的存储单元中是否存在所述访存指令所访问的内存地址的标签；响应于所述缓存器的存储单元中不存在所述访存指令所访问的内存地址的标签，根据所述访存指令所访问的内存地址的标签将对应数据预取到所述缓存器的数据回填单元；响应于所述缓存器的存储单元发生所述访存指令对应的数据缺失，将所述缓存器的数据回填单元的所述预取的数据回填到所述缓存器的存储单元中发生数据缺失的位置。2.根据权利要求1所述的方法，其特征在于，所述方法还包括：判断所述处理器正在处理的指令所访问的内存地址的数据是否在所述缓存器的存储单元中发生数据缺失；响应于在所述缓存器的存储单元中发生数据缺失，获取所述缓存器的数据回填单元访问内存的地址访问频率；所述数据回填单元从内存中读取所述缓存器的存储单元中发生数据缺失的第一数据以及根据所述地址访问频率读取其周围地址区间中访问频率大于预设访问频率的第二数据；所述数据回填单元将其读取的所述第一数据和所述第二数据回填到所述缓存器的存储单元中对应的空间。3.根据权利要求2所述的方法，其特征在于，所述数据回填单元将其读取的所述第一数据和所述第二数据回填到所述缓存器的存储单元中对应的空间的步骤包括：获取所述第一数据和所述第二数据的数据大小并将所述数据大小通过所述处理器同步给所述缓冲器的存储单元，以通知所述存储单元预留所述数据大小的空间；所述数据回填单元将其读取的所述第一数据和所述第二数据回填到所述缓存器的存储单元中预留的所述数据大小的空间上。4.根据权利要求3所述的方法，其特征在于，所述数据回填单元将其读取的所述第一数据和所述第二数据回填到所述存储单元中预留的所述数据大小的空间上的步骤包括：所述数据回填单元将其读取的所述第一数据和所述第二数据按照若干缓存行的形式依次回填到所述缓存器的存储单元中预留的所述数据大小的数据数组上。5.根据权利要求1所述的方法，其特征在于，所述响应于所述缓存器的存储单元发生所述访存指令对应的数据缺失，将所述缓存器的数据回填单元的所述预取的数据回填到所述缓存器的存储单元中发生数据缺失的位置的步骤包括：响应于所述缓存器的存储单元发生所述访存指令对应的数据缺失，将所述缓存器的数据回填单元的所述预取的数据回填到所述缓存器的存储单元中发生数据缺失的数据数组上并对其标记已回填标识。6.根据权利要求5所述的方法，其特征在于，所述方法还包括：响应于所述缓存器的存储单元接收到读请求，将包含所述已回填标识的数据数组的数据输出。7.根据权利要求1所述的方法，其特征在于，所述未处理的指令不多于3条指令。8.一种缓存器的数据回填装置，其特征在于，包括：
处理器，用于判断读取的指令中后续若干未处理的指令是否有访存指令；缓存器的存储单元，用于从所述处理器接收是否有访存指令的指示并响应于有所述访存指令，判断所述缓存器的存储单元中是否有所述访存指令所访问的内存地址的标签并通知所述处理器；关联机制模块，用于通过所述处理器获取在所述缓存器的存储单元中不存在的所述访存指令所访问的内存地址的标签，以得到预取的内存地址并通知所述处理器；缓存器的数据回填单元，用于根据所述处理器的指示基于所述预取的内存地址预取数据并响应于所述缓存器的存储单元发生所述访存指令对应的数据缺失，将预取的数据回填到所述缓存器的存储单元中发生数据缺失的位置。9.一种计算机设备，其特征在于，包括：至少一个处理器；以及存储器，所述存储器存储有可在所述处理器上运行的计算机指令，所述指令由所述处理器执行时实现权利要求1-7任意一项所述方法的步骤。10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有被处理器执行时实现权利要求1-7任意一项所述方法的步骤的计算机程序。

技术总结
本发明提出一种缓存器的数据回填方法、装置、设备及介质，其中，一种缓存器的数据回填方法包括：判断处理器读取的指令中后续若干未处理的指令是否有访存指令；响应于有访存指令，判断缓存器的存储单元中是否存在访存指令所访问的内存地址的标签；响应于所述缓存器的存储单元中不存在访存指令所访问的内存地址的标签，根据访存指令所访问的内存地址的标签将对应数据预取到缓存器的数据回填单元；响应于缓存器的存储单元发生访存指令对应的数据缺失，将缓存器的数据回填单元的预取的数据回填到缓存器的存储单元中发生数据缺失的位置。本发明公开的方案提高了缓存器的数据回填的效率。率。率。


技术研发人员：王凯 符云越 刘凯
受保护的技术使用者：山东云海国创云计算装备产业创新中心有限公司
技术研发日：2023.06.25
技术公布日：2023/9/13