封装结构及其形成方法与流程

1.本公开涉及封装领域，尤其涉及一种封装结构及其形成方法。


背景技术：

2.引线框架作为一种半导体集成电路的芯片载体，是一种借助于键合材料(金丝、铝丝、铜丝)实现芯片内部电路引出端与外引线电气连接的关键结构件。
3.传统的引线框架封装产品，只在引线框架的上表面进行芯片的贴装和金属丝的焊接，无法实现封装产品的高集成性以及提高空间利用率。为了提高集成度以及提高空间利用率，现有提供了一种在引线框架的上表面和下表面分别贴装芯片，并将上下表面的芯片分别通过金属丝焊接引脚的封装产品，但是这种在引线框架的上表面分别进行不同芯片的封装(双面封装)时，由于不同芯片的封装厚度会不同，因而需要开发和设计不同的专用的治具以用于封装，而开发和设计专用的治具周期较长且成本较高，不利于双面封装工艺的进行。


技术实现要素：

4.本公开一些实施例提供了一种封装结构的形成方法，包括：
5.提供引线框架，所述引线框架包括多个分立的封装区和位于相邻封装区之间的折弯区，所述封装区包括相对的上表面和下表面，所述折弯区中具有下凹的折弯支撑部，所述折弯支撑部的深度大于后续在所述封装区的下表面上封装的第二芯片的封装厚度；
6.在每个所述封装区的上表面贴装第一芯片，在每个所述封装区的下表面贴装第二芯片；
7.形成将第一芯片和引线框架电连接的第一金属引线，形成将第二芯片和引线框架电连接的第二金属引线；
8.形成将所述第一芯片、第二芯片、第一金属引线和第二金属引线塑封的塑封层。
9.在一些实施例中，所述引线框架的封装区两侧或四周周围还具有引脚区，所述引脚区与所述折弯区有部分重合或不重合，所述引脚区中具有多个分立的初始引脚，所述第一金属引线和第二金属引线电连接至所述引线框架中的相同或不同的初始引脚；所述封装区中具有基岛，在所述基岛的上表面上贴装第一芯片，在所述基岛的下表面上贴装所述第二芯片。
10.在一些实施例中，形成塑封层后，还包括：从每一个所述初始引脚的中间位置切断所述初始引脚，形成两个分立的引脚，并将所述引脚向下弯曲成型；所述塑封层还塑封所述初始引脚靠近所述封装区的一端；沿所述封装区周围的区域切割所述引线框架，形成若干分立的封装体。
11.在一些实施例中，所述多个分立的封装区在行方向和列方向上呈阵列排布，所述折弯区位于沿列方向排布的相邻的两列封装区之间，且沿列方向延伸，所述引脚区位于所述封装区的沿列方向上的两侧。
12.在一些实施例中，所述多个分立的封装区在行方向和列方向上呈阵列排布，所述折弯区位于沿列方向排布的相邻的两列封装区之间，且沿列方向延伸，所述引脚区位于所述封装区的四周周围或位于所述封装区的沿行方向上的两侧，且位于所述封装区的沿行方向上的两侧的引脚区与所述折弯区部分重合。
13.在一些实施例中，所述多个分立的封装区在行方向和列方向上呈阵列排布，所述折弯区位于相邻的封装区之间，且沿列方向和行方向延伸，所述引脚区位于所述封装区的沿列方向上或列方向上的两侧，或者位于所述封装区四周周围，所述引脚区与所述折弯区部分重合。
14.在一些实施例中，所述折弯支撑部通过对引线框架的折弯区进行冲压工艺形成；在每个所述封装区的上表面贴装第一芯片的步骤在每个所述封装区的下表面贴装第二芯片的步骤之后进行。
15.在一些实施例中，所述折弯支撑部的深度为折弯支撑部的底部表面与所述封装区下表面的垂直距离；所述第二芯片的封装厚度为所述塑封层下表面与所述封装区下表面的垂直距离。
16.在一些实施例中，所述折弯支撑部的底部呈圆角或平面，所述折弯支撑部的侧壁向外倾斜，所述折弯支撑部的侧壁的倾斜角度为30
°‑
60
°
。
17.本公开一些实施例还提供了一种封装结构，包括：
18.引线框架，所述引线框架包括多个分立的封装区和位于相邻封装区之间的折弯区，所述封装区包括相对的上表面和下表面，所述折弯区中具有下凹的折弯支撑部；
19.位于每个所述封装区的上表面贴装的第一芯片，位于每个所述封装区的下表面贴装的第二芯片；
20.将第一芯片和引线框架电连接的第一金属引线，将第二芯片和引线框架电连接的第二金属引线；
21.将所述第一芯片、第二芯片、第一金属引线和第二金属引线塑封的塑封层，所述折弯支撑部的深度大于所述封装区的下表面上封装的第二芯片的封装厚度。
22.在一些实施例中，所述引线框架的封装区两侧或四周周围还具有引脚区，所述引脚区与所述折弯区有部分重合或不重合，所述引脚区中具有多个分立的初始引脚，所述第一金属引线和第二金属引线电连接至所述引线框架中的相同或不同的初始引脚；所述封装区中具有基岛，所述第一芯片贴装在所述基岛的上表面上，所述第二芯片贴装在所述基岛的下表面上。
23.在一些实施例中，所述多个分立的封装区在行方向和列方向上呈阵列排布，所述折弯区位于沿列方向排布的相邻的两列封装区之间，且沿列方向延伸，所述引脚区位于所述封装区的沿列方向上的两侧。
24.在一些实施例中，所述多个分立的封装区在行方向和列方向上呈阵列排布，所述折弯区位于沿列方向排布的相邻的两列封装区之间，且沿列方向延伸，所述引脚区位于所述封装区的四周周围或位于所述封装区的沿行方向上的两侧，且位于所述封装区的沿行方向上的两侧的引脚区与所述折弯区部分重合。
25.在一些实施例中，所述多个分立的封装区在行方向和列方向上呈阵列排布，所述折弯区位于相邻的封装区之间，且沿列方向和行方向延伸，所述引脚区位于所述封装区的
沿列方向上或列方向上的两侧，或者位于所述封装区四周周围，所述引脚区与所述折弯区部分重合。
26.在一些实施例中，所述折弯支撑部的深度为折弯支撑部的底部表面与所述封装区下表面的垂直距离；所述第二芯片的封装厚度为所述塑封层下表面与所述封装区下表面的垂直距离。
27.在一些实施例中，所述折弯支撑部的底部呈圆角或平面，所述折弯支撑部的侧壁向外倾斜，所述折弯支撑部的侧壁的倾斜角度为30
°‑
60
°
。
28.本公开前述一些实施例中的封装结构及其形成方法，所述形成方法，提供引线框架，所述引线框架包括多个分立的封装区和位于相邻封装区之间的折弯区，所述封装区包括相对的上表面和下表面，所述折弯区中具有下凹的折弯支撑部，所述折弯支撑部的深度大于后续在所述封装区的下表面上封装的第二芯片的封装厚度；在每个所述封装区的上表面贴装第一芯片，在每个所述封装区的下表面贴装第二芯片；形成将第一芯片和引线框架电连接的第一金属引线，形成将第二芯片和引线框架电连接的第二金属引线；形成将所述第一芯片、第二芯片、第一金属引线和第二金属引线塑封的塑封层。在进行封装的过程中，所述折弯支撑部能将所述封装区支撑悬空，从而为第一芯片和第二芯片的贴装提供了足够的空间，因而可以很方便的在所述封装区的上表面上贴装第一芯片，并形成将第一芯片和引线框架电连接的第一金属引线，在所述封装区的下表面上贴装第二芯片，并形成将第二芯片和引线框架电连接的第二金属引线，从而简便和有利的实现引线框架的双面芯片封装，封装过程中无需采用支撑引线框架的专用的治具。
附图说明
29.图1-图15为本发明一些实施例封装结构的形成过程的结构示意图。
具体实施方式
30.下面结合附图对本公开的具体实施方式做详细的说明。在详述本公开实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本公开的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
31.本公开一些实施例首先提供了一种封装结构的形成方法，下面结合附图对所述形成方法进行详细的描述。
32.参考图1-图3，其中图2为图1沿切割线ab方向的剖面结构示意图，图3为图1沿切割线cd方向的剖面结构示意图，提供引线框架100，所述引线框架100包括多个分立的封装区11和位于相邻封装区11之间的折弯区12，所述封装区11包括相对的上表面和下表面，所述折弯区12中具有下凹的折弯支撑部102，所述折弯支撑部102的深度大于后续在所述封装区11的下表面上封装的第二芯片的封装厚度。
33.所述封装区11为引线框架100中用于贴装芯片的区域，一个所述封装区11后续在切割后对应一个封装体，所述封装区11包括相对的平坦上表面和平坦下表面，后续在所述封装区11的上表面上贴装第一芯片，在所述封装区11的下表面上贴装第二芯片。
34.在一具体的实施例中，所述封装区11中具有基岛101，所述基岛101具有相对的平坦上表面和平坦下表面，后续进行第一芯片和第二芯片贴装在封装区11时，具体的将第一
芯片贴装在所述封装区11中的基岛101的上表面上，将第二芯片贴装在所述封装区11中的基岛101的下表面上。
35.所述封装区11的数量为多个，在一些实施例中，多个所述封装区11沿行方向和列方向呈阵列排布。本实施例中，参考图1所述行方向为x轴方向，所述列方向为y轴方向，多个所述封装区11沿x轴方向和y轴方向呈阵列排布。在其他实施例中，所述x轴方向也可以作为列方向，所述y轴方向也可以作为行方向。
36.所述折弯区12用于形成下凹的折弯支撑部102，具体的所述折弯支撑部102向下凸起于所述封装区11(或基岛101)的下表面，且所述折弯支撑部102的深度大于后续在所述封装区11的下表面上封装的第二芯片的封装厚度，因而后续在进行封装的过程中，所述折弯支撑部102能将所述封装区11(或基岛101)支撑悬空，从而为第一芯片和第二芯片的贴装提供了足够的空间，因而可以很方便的在所述封装区11(或基岛101)的上表面上贴装第一芯片，并形成将第一芯片和引线框架电连接的第一金属引线，可以很方便的在所述封装区11(或基岛101)的下表面上贴装第二芯片，并形成将第二芯片和引线框架电连接的第二金属引线，从而简便和有利的实现引线框架的双面芯片封装，封装过程中无需额外采用支撑引线框架的专用治具。需要说明的是，所述折弯支撑部102的深度为折弯支撑部102的底部表面与所述封装区11(或基岛101)下表面的垂直距离；所述第二芯片的封装厚度为后续形成塑封第一芯片、第二芯片、第一金属引线和第二金属引线的塑封层的下表面与所述封装区11(或基岛101)下表面的垂直距离。
37.所述折弯区12位于相邻封装区11之间，折弯区12具有多种不同的排布方式(后续详细介绍)。
38.所述引线框架100的封装区11两侧或四周周围还具有引脚区13，所述引脚区13与所述折弯区12有部分重合或不重合，所述引脚区13中具有多个分立的初始引脚103，后续形成的所述第一金属引线和第二金属引线电连接至所述引线框架100中的相同或不同的初始引脚103。在一些实施例中，为了方便后续的封装过程以及提高封装的准确性，所述多个分立的初始引脚103之间可以通过中筋104连接，所述中筋104可以连接所述初始引脚103的中间位置或其他合适的位置。所述基岛101的一侧或多侧也可以通过一支撑筋105连接到所述折弯区12(或折弯支撑部102)的边缘，最边缘的两个初始引脚103也可以通过一支撑筋连接至所述折弯区12(或折弯支撑部102)的边缘，而所述基岛101与所述初始引脚103相邻的一侧通过孔隙分隔开。所述中筋104在后续切割或分割的过程中被去除，以使得初始引脚103被分割成分立的两个引脚。所述支撑筋105在后续切割或分割的过程中也被去除，以形成多个分立的封装体。在一些实施例中，所述初始引脚103未与所述中筋104和所述支撑筋105连接的区域也通过孔隙分割开。在一些实施例中，所述折弯区12(或折弯支撑部102)中具有贯穿孔。
39.在一些实施例中，参考图1，所述多个分立的封装区12在行方向(x轴方向)和列方向(y轴方向)上呈阵列排布时，所述折弯区12位于沿列方向(y轴方向)排布的相邻的两列封装区之间，且沿列方向(y轴方向)延伸，所述引脚区13位于所述封装区11的沿列方向(y轴方向)上的两侧。
40.在另一些实施例中，所述多个分立的封装区11在行方向和列方向上呈阵列排布时，所述折弯区12位于沿列方向排布的相邻的两列封装区之间，且沿列方向延伸，所述引脚
区13位于所述封装区11的四周周围或位于所述封装区11的沿行方向上的两侧，且位于所述封装区11的沿行方向上的两侧的引脚区13与所述折弯区12部分重合(重合部分参考图4)，即部分初始引脚103在未被切割之前作为折弯支撑部102的一部分，该部分初始引脚103与所述基岛101相邻的一侧仍是通过孔隙分隔开，且该部分初始引脚103在后续切断后由于是向下弯曲的，因而后续不需要进行额外的弯曲成型操作，节省了工艺步骤。
41.在另一些实施例中，所述多个分立的封装区11在行方向和列方向上呈阵列排布时，所述折弯区12位于相邻的封装区之间，且沿列方向和行方向延伸，即所述折弯区12呈“井”字形或网格状，所述引脚区13位于所述封装区的沿列方向上或列方向上的两侧，或者位于所述封装区11四周周围，所述引脚区13与所述折弯区12部分重合(重合部分参考图4)。
42.在一些实施例中，所述引线框架100的材料为w、al、cu、ti、ag、au、pt、ni其中一种或几种。在一具体的实施例中，所述基岛101、初始引脚103、中筋104和支撑筋105通过对引线框架进行刻蚀工艺形成。
43.在一些实施例中，所述折弯支撑部102通过对引线框架的折弯区12进行冲压工艺形成。
44.在一些实施例中，所述折弯支撑部102的底部呈圆角(参考图2或图4)或平面，所述折弯支撑部的侧壁向外倾斜，所述折弯支撑部的侧壁的倾斜角度α为30
°‑
60
°
，该特定结构的折弯支撑部102一方面能节省占据的行方向上的空间，另一方面能使得所述折弯支撑部102产生的应力较小，减小应力对封装区11(基岛101)和引脚区13(初始引脚103)的影响，防止封装区11(基岛101)和和引脚区13(初始引脚103)产生变形并减少该区域应力的大小。
45.参考图5-图7，图5在图2基础上进行，图6在图3的基础上进行，图7在图4的基础上进行，在每个所述封装区11的上表面贴装第一芯片201，在每个所述封装区11的下表面贴装第二芯片202。
46.在一具体的实施例中，将第一芯片201贴装在所述封装区11中的基岛101的上表面上，将第二芯片202贴装在所述封装区11中的基岛101的下表面上。所述第一芯片201和第二芯片具体可以通过一粘附层分别贴装所述基岛101的上表面和下表面上，所述粘附层包括粘附胶。
47.在一些实施例中，所述第一芯片201和第二芯片202均包括相对的功能面和背面，所述功能面具有焊盘(图中未示出)，所述焊盘相应的与第一芯片201和第二芯片202中的集成电路电连接，所述焊盘的材料为铝、镍、锡、钨、铂、铜、钛、铬、钽、金、银中的一种或几种，所述第一芯片201和第二芯片202的背面分别贴附于所述基岛101的上表面和下表面上
48.在一些实施例中，所述第一芯片201和第二芯片202可以为逻辑芯片或存储芯片。在一具体的实施例中，所述逻辑芯片可以包括门阵列、单元基底阵列、嵌入式阵列、结构化专用集成电路(asic)、现场可编程门阵列(fpga)、复杂可编程逻辑器件(cpld)、中央处理单元(cpu)、微处理单元(mpu)、微控制器单元(mcu)、逻辑集成电路(ic)、应用处理器(ap)、显示驱动器ic(ddi)、射频(rf)芯片、电源芯片或互补金属氧化物半导体(cmos)图像传感器。在一些实施例中，所述存储芯片可以包括易失性存储芯片(比如动态随机存取存储器(dram)或静态ram(sram)或非易失性存储芯片(比如闪存(flash)、相变ram(pram)、磁阻ram(mram)、铁电ram(feram)或电阻ram(reram))。
49.在一些具体的实施例中，先在每个所述封装区11(或基岛101)的下表面贴装第二
芯片202，然后在每个所述封装区11(或基岛101)的上表面贴装第一芯片201(即在每个所述封装区11的上表面贴装第一芯片201的步骤在每个所述封装区11的下表面贴装第二芯片202的步骤之后进行)，贴装第二芯片202时，将封装区11(或基岛101)的上表面作为支撑，贴装第一芯片201时，通过所述折弯支撑部102作为支撑。
50.参考图8和图9，图8在图6的基础上进行，图9在图7的基础上进行，形成将第一芯片201和引线框架100电连接的第一金属引线203，形成将第二芯片202和引线框架100电连接的第二金属引线204。
51.在一具体的实施例中，所述第一金属引线203将第一芯片201上的焊盘与引线框架100上的初始引脚103电连接，所述第二金属引线204将第二芯片202上的焊盘与引线框架100上的初始引脚103电连接。
52.在一些实施例中，所述第一金属引线203和第二金属引线204可以电连接至同一初始引脚103。在其他实施例中，所述第一金属引线203和第二金属引线204电连接至不同的初始引脚103。
53.在一些实施例中，所述第一金属引线203和第二金属引线204材料可以为金、铝、铜或其他还合适的导电金属。所述第一金属引线203和第二金属引线204的形成工艺为引线键合。
54.在一些实施例中，形成所述第二金属引线204可以在贴装所述第二芯片202后贴装所述第一芯片201之前进行，形成所述第一金属引线203在贴装所述第一芯片201后进行，在形成第一金属引线203过程中，所述折弯支撑部102用于支撑所述封装区11下表面上已经贴装的第二芯片202以及已经形成的第二金属引线204。因而本公开通过设置深度的折弯支撑部102或者设置特定深度的折弯支撑部102，可以实现不同厚度的第二芯片202在所述引线框架的封装区11的下表面的封装，同时引线框架的封装区11的上表面可以对第一芯片201进行封装。
55.参考图10-图12，图10在图5的基础上进行，图11在图8的基础上进行，图12在图9的基础上进行，形成将所述第一芯片201、第二芯片202、第一金属引线203和第二金属引线204塑封的塑封层205。
56.所述塑封层205还塑封所述初始引脚103靠近所述封装区11的一端，所述初始引脚103的中间部分未被所述塑封层205塑封。
57.在一些实施例中，所述塑封层205的材料可以为硅基树脂材料、热塑性的树脂材料、热固化的树脂材料或紫外固化的树脂材料。形成所述塑封层205通过注塑或转塑工艺。
58.参考图13或图14，图13在图11的基础上进行，图14在图12的基础上进行，从每一个所述初始引脚103(参考图11或图12)的中间位置切断所述初始引脚103，形成两个分立的引脚106，并将所述引脚106向下弯曲成型。
59.在一具体的实施例中，从切断所述初始引脚103时，切除所述将相邻初始引脚连接的中筋104。
60.在一实施例中，初始引脚103被切断后的引脚106是水平延伸的，此时需要进行弯曲成型步骤，使得形成的引脚106向下弯曲。
61.在一实施例中，当引脚区13与折弯区12部分重合后，所述切断后的所述引脚106本身就是向下弯曲的，当该向下弯曲引脚106满足工艺要求时，可以不进行弯曲成型工艺，当
该向下弯曲引脚106不满足工艺要求(弯曲的角度不够)时，则继续进行弯曲成型工艺。
62.最后，参考图15，形成所述引脚106后，沿所述封装区周围的区域切割所述引线框架，形成若干分立的封装体。
63.沿所述封装区周围的区域切割时，包括切除所述折弯支撑部102和支撑筋，释放所述多个封装区11(参考图14)上形成的封装结构。
64.本公开一些实施例还提供了一种封装结构，参考图11或图12并结合参考图1-图3，包括：
65.引线框架100，所述引线框架100包括多个分立的封装区11和位于相邻封装区11之间的折弯区12，所述封装区11包括相对的上表面和下表面，所述折弯区12中具有下凹的折弯支撑部102；
66.位于每个所述封装区11的上表面贴装的第一芯片201，位于每个所述封装区11的下表面贴装的第二芯片202；
67.将第一芯片201和引线框架100电连接的第一金属引线203，将第二芯片202和引线框架100电连接的第二金属引线204；
68.将所述第一芯片201、第二芯片202、第一金属引线203和第二金属引线204塑封的塑封层205，所述折弯支撑部102的深度大于所述封装区11的下表面上封装的第二芯片202的封装厚度。
69.在一些实施例中，所述引线框架100的封装区11两侧或四周周围还具有引脚区13，所述引脚区13与所述折弯区12有部分重合或不重合，所述引脚区13中具有多个分立的初始引脚103，所述第一金属引线203和第二金属引线204电连接至所述引线框架100中的相同或不同的初始引脚103。
70.在一些实施例中，参考图1，所述多个分立的封装区11在行方向(x轴方向)和列方向(y轴方向)上呈阵列排布，所述折弯区12位于沿列方向排布的相邻的两列封装区11之间，且沿列方向延伸，所述引脚区13位于所述封装区11的沿列方向上的两侧；所述封装区11中具有基岛101，所述第一芯片201贴装在所述基岛101的上表面上，所述第二芯片202贴装在所述基岛101的下表面上。
71.在一些实施例中，所述多个分立的封装区11在行方向和列方向上呈阵列排布，所述折弯区12位于沿列方向排布的相邻的两列封装区11之间，且沿列方向延伸，所述引脚区13位于所述封装区11的四周周围或位于所述封装区11的沿行方向上的两侧，且位于所述封装区11的沿行方向上的两侧的引脚区13与所述折弯区12部分重合(参考图4)。
72.在一些实施例中，所述多个分立的封装区11在行方向和列方向上呈阵列排布，所述折弯区12位于相邻的封装区11之间，且沿列方向和行方向延伸，所述引脚区13位于所述封装区11的沿列方向上或列方向上的两侧，或者位于所述封装区11四周周围，所述引脚区13与所述折弯区12部分重合。
73.在一些实施例中，所述折弯支撑部102的深度为折弯支撑部102的底部表面与所述封装区11下表面的垂直距离；所述第二芯片202的封装厚度为所述塑封层205下表面与所述封装区11下表面的垂直距离。
74.在一些实施例中，所述折弯支撑部102的底部呈圆角或平面，所述折弯支撑部102的侧壁向外倾斜，所述折弯支撑部102的侧壁的倾斜角度α为30
°‑
60
°
。
75.需要说明的是，本公开中涉及的术语“包括”和“具有”以及它们的变形，意图在于覆盖不排他的包含。术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序，除非上下文有明确指示，应该理解这样使用的数据在适当情况下可以互换。另外，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。此外，在以上说明中，省略了对公知组件和技术的描述，以避免不必要地混淆本公开的概念。上述各个实施例中，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同/相似的部分互相参见(或参考)即可。
76.本公开虽然已以较佳实施例公开如上，但其并不是用来限定本公开，任何本领域技术人员在不脱离本公开的精神和范围内，都可以利用上述揭示的方法和技术内容对本公开技术方案做出可能的变动和修改，因此，凡是未脱离本公开技术方案的内容，依据本公开的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本公开技术方案的保护范围。

技术特征：
1.一种封装结构的形成方法，其特征在于，包括：提供引线框架，所述引线框架包括多个分立的封装区和位于相邻封装区之间的折弯区，所述封装区包括相对的上表面和下表面，所述折弯区中具有下凹的折弯支撑部，所述折弯支撑部的深度大于后续在所述封装区的下表面上封装的第二芯片的封装厚度；在每个所述封装区的上表面贴装第一芯片，在每个所述封装区的下表面贴装第二芯片；形成将第一芯片和引线框架电连接的第一金属引线，形成将第二芯片和引线框架电连接的第二金属引线；形成将所述第一芯片、第二芯片、第一金属引线和第二金属引线塑封的塑封层。2.根据权利要求1所述的封装结构形成方法，其特征在于，所述引线框架的封装区两侧或四周周围还具有引脚区，所述引脚区与所述折弯区有部分重合或不重合，所述引脚区中具有多个分立的初始引脚，所述第一金属引线和第二金属引线电连接至所述引线框架中的相同或不同的初始引脚；所述封装区中具有基岛，在所述基岛的上表面上贴装第一芯片，在所述基岛的下表面上贴装所述第二芯片。3.根据权利要求2所述的封装结构形成方法，其特征在于，形成塑封层后，还包括：从每一个所述初始引脚的中间位置切断所述初始引脚，形成两个分立的引脚，并将所述引脚向下弯曲成型；所述塑封层还塑封所述初始引脚靠近所述封装区的一端；沿所述封装区周围的区域切割所述引线框架，形成若干分立的封装体。4.根据权利要求2所述的封装结构形成方法，其特征在于，所述多个分立的封装区在行方向和列方向上呈阵列排布，所述折弯区位于沿列方向排布的相邻的两列封装区之间，且沿列方向延伸，所述引脚区位于所述封装区的沿列方向上的两侧。5.根据权利要求2所述的封装结构形成方法，其特征在于，所述多个分立的封装区在行方向和列方向上呈阵列排布，所述折弯区位于沿列方向排布的相邻的两列封装区之间，且沿列方向延伸，所述引脚区位于所述封装区的四周周围或位于所述封装区的沿行方向上的两侧，且位于所述封装区的沿行方向上的两侧的引脚区与所述折弯区部分重合。6.根据权利要求2所述的封装结构形成方法，其特征在于，所述多个分立的封装区在行方向和列方向上呈阵列排布，所述折弯区位于相邻的封装区之间，且沿列方向和行方向延伸，所述引脚区位于所述封装区的沿列方向上或列方向上的两侧，或者位于所述封装区四周周围，所述引脚区与所述折弯区部分重合。7.根据权利要求1所述的封装结构形成方法，其特征在于，所述折弯支撑部通过对引线框架的折弯区进行冲压工艺形成；在每个所述封装区的上表面贴装第一芯片的步骤在每个所述封装区的下表面贴装第二芯片的步骤之后进行。8.根据权利要求7所述的封装结构形成方法，其特征在于，所述折弯支撑部的深度为折弯支撑部的底部表面与所述封装区下表面的垂直距离；所述第二芯片的封装厚度为所述塑封层下表面与所述封装区下表面的垂直距离。9.根据权利要求7所述的封装结构形成方法，其特征在于，所述折弯支撑部的底部呈圆角或平面，所述折弯支撑部的侧壁向外倾斜，所述折弯支撑部的侧壁的倾斜角度为30
°‑
60
°
。10.一种封装结构，其特征在于，包括：
引线框架，所述引线框架包括多个分立的封装区和位于相邻封装区之间的折弯区，所述封装区包括相对的上表面和下表面，所述折弯区中具有下凹的折弯支撑部；位于每个所述封装区的上表面贴装的第一芯片，位于每个所述封装区的下表面贴装的第二芯片；将第一芯片和引线框架电连接的第一金属引线，将第二芯片和引线框架电连接的第二金属引线；将所述第一芯片、第二芯片、第一金属引线和第二金属引线塑封的塑封层，所述折弯支撑部的深度大于所述封装区的下表面上封装的第二芯片的封装厚度。11.根据权利要求10所述的封装结构，其特征在于，所述引线框架的封装区两侧或四周周围还具有引脚区，所述引脚区与所述折弯区有部分重合或不重合，所述引脚区中具有多个分立的初始引脚，所述第一金属引线和第二金属引线电连接至所述引线框架中的相同或不同的初始引脚；所述封装区中具有基岛，所述第一芯片贴装在所述基岛的上表面上，所述第二芯片贴装在所述基岛的下表面上。12.根据权利要求11所述的封装结构，其特征在于，所述多个分立的封装区在行方向和列方向上呈阵列排布，所述折弯区位于沿列方向排布的相邻的两列封装区之间，且沿列方向延伸，所述引脚区位于所述封装区的沿列方向上的两侧。13.根据权利要求11所述的封装结构，其特征在于，所述多个分立的封装区在行方向和列方向上呈阵列排布，所述折弯区位于沿列方向排布的相邻的两列封装区之间，且沿列方向延伸，所述引脚区位于所述封装区的四周周围或位于所述封装区的沿行方向上的两侧，且位于所述封装区的沿行方向上的两侧的引脚区与所述折弯区部分重合。14.根据权利要求11所述的封装结构，其特征在于，所述多个分立的封装区在行方向和列方向上呈阵列排布，所述折弯区位于相邻的封装区之间，且沿列方向和行方向延伸，所述引脚区位于所述封装区的沿列方向上或列方向上的两侧，或者位于所述封装区四周周围，所述引脚区与所述折弯区部分重合。15.根据权利要求11所述的封装结构，其特征在于，所述折弯支撑部的深度为折弯支撑部的底部表面与所述封装区下表面的垂直距离；所述第二芯片的封装厚度为所述塑封层下表面与所述封装区下表面的垂直距离。16.根据权利要求15所述的封装结构，其特征在于，所述折弯支撑部的底部呈圆角或平面，所述折弯支撑部的侧壁向外倾斜，所述折弯支撑部的侧壁的倾斜角度为30
°‑
60
°
。

技术总结
一种封装结构及其形成方法，所述形成方法，提供引线框架，引线框架包括多个分立的封装区和位于相邻封装区之间的折弯区，封装区包括相对的上表面和下表面，折弯区中具有下凹的折弯支撑部，折弯支撑部的深度大于后续在封装区的下表面上封装的第二芯片的封装厚度；在每个封装区的上表面贴装第一芯片，在每个封装区的下表面贴装第二芯片；形成将第一芯片和引线框架电连接的第一金属引线，形成将第二芯片和引线框架电连接的第二金属引线；形成将第一芯片、第二芯片、第一金属引线和第二金属引线塑封的塑封层。在进行封装的过程中，折弯支撑部能将封装区支撑悬空，从而简便和有利的实现引线框架的双面芯片封装，无需额外采用支撑引线框架的专用治具。框架的专用治具。框架的专用治具。


技术研发人员：刘红军 颜景攀 王赵云 徐赛
受保护的技术使用者：长电科技（宿迁）有限公司
技术研发日：2023.06.20
技术公布日：2023/9/14