一种用于低成本射频信号源的系统及方法与流程

1.本发明属于射频信号源仪表应用领域，具体涉及一种适用于低成本射频信号源的系统及方法。


背景技术：

2.射频信号源按功能划分，可以分为以下几种：
3.·
模拟信号源：产生单音信号和模拟调制am/fm/pm信号，用途一般作为射频领域的通用仪器。
4.·
数字信号源(矢量信号源)：产生单音信号和模拟调制am/fm/pm信号、数字调制、通信制式信号，频率一般小于6ghz，用途主要为产生数字调制信号，2g/3g/4g及其他数字通信领域。
5.·
基带信号源：产生iq基带信号，无射频，主要用于芯片测试。
6.·
微波信号源：产生单音信号和模拟调制am/fm/pm信号，频率较高，一般可以达到40ghz，用于微波领域。
7.需要重点关注的是射频模拟信号源应用，其中时钟模块是射频信号源内的重要组成部分，一般作为整个仪表的时钟源的参考。一般情况会选用高稳的ocxo或tcxo作为参考，同时会预留一个外部参考源可以作为外部时钟的参考输入。
8.模拟信号源和微波信号源类似，主要分为频率综合单元和信号输出单元。在频率综合单元产生一个频率稳定的信号，并可以实现简单的调制。信号输出单元，主要有自动电平控制电路(alc)，放大器和衰减器等。
9.其设计的核心单元分别是频率合成器模块、时钟参考板模块、rf信号输出板三部分构成。
10.一般地，频率综合板，该单板将来自时钟参考板的10mhz、1ghz参考信号进行使用定制化分立器件组成的模拟小数分频pll进行0.25～6ghz信号生成。
11.时钟参考板，该单板将来自外部的10mhz参考时钟经过pll后生成的1ghz、及滤波采样后的10mhz输出至频率综合板。
12.rf信号输出板，信号输出部分的核心是自动电平控制alc(automatic level control)，alc技术是稳定输出电平(功率)的一项负反馈环路技术。此外，alc电路也用来做调幅am和脉冲调制。自动电平控制与agc(automatic gain control)自动增益控制是一样的。当输出功率变高时，检波器得到的电压相应变大，将该电压和参考值进行比较，输出一个控制信号使pin管的衰减增加，那么输出功率降低；当输出功率变低时，检波器得到的电压相应变小，和参考值比较，输出一个控制信号使pin衰减变小，那么最后的输出功率就变高了。经过环路的不断调整和控制，最后的输出信号功率将会变得稳定，输出信号的准确度决定于参考电压和整个自动控制环路。
13.然而因为上述整个系统往往使用的是高成本定制模拟器件，整机成本昂贵，客户备件成本居高不下。


技术实现要素：

14.为了解决上述问题，本发明的目的在于一种用于低成本射频信号源的系统，该系统将原本需要定制化分立器件才可以构建的连续可调输出的pll，使用低成本商用货架芯片进行了替换，降低了系统成本。
15.为了实现上述目的，本发明的技术方案如下。
16.一种用于低成本射频信号源的系统，其特征在于，该系统包括有频率综合模块、mcu模块、rf模块，频率综合模块与rf模块连接，mcu模块和rf模块连接；
17.频率综合模块：包括10mhz参考输入、100mhz tcxo、100mhz pll、5x倍频器、500mhz saw bpf、2.5ghz输出mixer、3x倍频、2x倍频；
18.mcu模块：包括有cpu、ram、flash、ethernet及usb；
19.rf模块：包括fpag、dds、pll、mixer、射频链路；fpga、dds、pll、射频链路依次连接；pll和mixer循环连接；pll完成数字dds频率合成器输出的低频信号锁频功能；mixer完成高精度离散频率与dds输出低频信号的差频信号产生功能；dds完成超细粒度步进低频信号发生功能；
20.在该系统中，mixer完成dds输出低频与mixe输出差频相位鉴别，使用pll完成差频锁定，最终完成10hkz～12ghz细粒度频率连续输出。
21.在该系统中，在传统的信号源仪表的基础上，通过使用rf模块模拟mixer+dds数字频率合成器的异构架构，通过创新的频率合成器频点生成和划分方法，将原本需要定制化分立器件才可以构建的连续可调输出的pll，使用低成本商用货架芯片进行了替换，成本更低。
22.进一步的，完成10hkz～12ghz细粒度频率连续输出时：首先利用了dds在0.5～1ghz以内连续频点0.001hz级别超精细粒度输出，以及利用rf模块模拟mixer实现了标准频点间的差频if提取，使用pll完成差频锁定，最终完成10khz～12ghz以内的高性能细粒度射频信号输出。
23.进一步的，pll包括pd检测、vco、divider、威尔金森功分器；pd检测、vco、divider、威尔金森功分器依次连接，威尔金森功分器一路输出mixer连接，威尔金森功分器另一路输出和rf链路连接。
24.进一步的，频率综合模块完成1ghz、2.5ghz、3ghz高性能基准信号产生。
25.具体的：10mhz参考输入接收外部的10mhz参考时钟信号，通过bnc接口输入至系统内部，送至100mhz pll；100mhz tcxo作为本地参考时钟；100mhz pll将来自外部的10mhz进行锁频后，生成100mhz，该100mhz信号与本地tcxo生成的100mhz信号根据用户配置策略进行选择使用；5x倍频器将100mhz信号进行5倍频率提升后，获取500mhz信号；2x倍频器将500mhz信号进行2倍频率提升后，获取1ghz信号；3x倍频器将1ghz信号进行3倍频率提升后，获取3ghz信号；2.5ghz输出mixer将500mhz信号与3ghz信号进行混频后，提取下边带信号获取2.5ghz信号；最终将0.5、1、2.5、3ghz送给rf模块使用。
26.进一步的，mcu模块：负责完成系统的射频链路、pll、mixer、放大器监控、电源使能仪表下位机功能实现，同时完成与系统上位机的通信和监控功能。
27.具体的，cpu完成系统的主控功能，其通过包括spi、ddr、flash、以太网、usb等接口完成外设连接，其负责完成单板上电配置、用户上位机指令解析、dds频点解算、射频链路配
置监测、故障及系统状态上报等工作，其是信号源对外gui用户界面呈现与对内信号源配置监控的实现；ram完成linux操作系统的外部易失性存储功能；flash完成存储系统工装校准数据、系统版本、文件系统等数据的外部非易失性存储功能；phy完成满足ieee 802.31000base-t/100baee-t标准的千兆/百兆以太网接口物理层芯片功能，用来实现物理层与mac之间的以太网标准接口连接；usb实现type-c型usb接口，用来实现本地调测及debug接口功能。
28.进一步的，rf模块：负责完成来自mcu模块的spi接口协议转换，将来自mcu模块的spi命令进行解析，生成i/o监控信号组，针对rf链路的控制命令下发和状态上报；负责完成dds频率综合器的频率字生成和更新，并下发给dds单元。
29.具体的，其中射频链路完成射频信号放大、调制、衰减、放大、滤波、鉴相、开关选通等相关的电路功能；pll完成数字dds频率合成器输出的低频信号锁频功能；mixer完成高精度离散频率与dds输出低频信号的差频信号产生功能；dds完成超细粒度步进低频信号发生功能。
30.一种用于低成本射频信号源的方法，其特征在于，该方法包括以下步骤：
31.s101:按照初始f0及标准信号功率p0配置，频率综合模块按照默认配置输出0.5ghz、1ghz、2.5ghz及3ghz基础频率信号；其他模块按照初始典型值配置，各模块正常配置启动正常；
32.s102：mcu模块接收来自gui用户输入的目标射频信号频点配置f1和功率p1配置值，并完成存储；
33.s103:dds频率配置字生成模块，将用户输入的f1频点进行与最近距离高性能离散频率点进行差值计算，给出最近离散频率点f2及频率差值f12＝f1-f2；
34.s104:cpu将f2和f12通过spi帧协议进行对应的封装，下发给fpga，fpga提取出f2和f12后，将rf模块中的射频信号链中的mux选择器选通值f2输出的电子开关状态；同时将f12下发给dds；
35.s105:dds将接收到的f12生成频率控制字，在统一主频驱动下，dds中的相位累加器会按照相位寄存器中的累加相位步进值进行相位累加；正弦查找表每个地址存储的是按照该相位粒度从0～360度之间对应的幅度值，最终输出对应的f12频率信号；
36.s106:dds输出的f12信号与来自差频mixer输出的if信号，在pd鉴相器中进行相位差计算，该差值经过环路波器后，送给vco的压控端进行闭环锁频控制；
37.s107:差频mixer工作在差值应用模式下，差值应用的情况下:
38.低本振:if＝rf-lo；
39.高本振:if＝lo
–
rf；
40.根据用户的目标频点f1，mcu将完成针对mixer高、低本振模式的配置；
41.s108:针对vco的rf输出，利用2分频器进行降频后送给差频mixer作为rf信号使用；
42.s109:当用户f1频点大于6ghz的情况出现时，需要mcu对f1进行除2操作，然后再重复进行s102中的操作；
43.s110:当用户f1频点小于6ghz的情况出现时，需要mcu对f1直接处理，然后再重复进行s102中的操作；
44.s111:当用户重新配置频点和功率后，重复s101-s110步骤进行校准操作；
45.s112:在工作温度范围内，mcu提取存储在flash中的acl校准数据值，该数据记录了acl电路放大器的增益vs温度的补偿值，mcu根据实时温度进行目标p1功率的补偿。
46.在该系统中，在传统的信号源仪表的基础上，通过使用rf模块模拟mixer+dds数字频率合成器的异构架构，通过创新的频率合成器频点生成和划分方法，将原本需要定制化分立器件才可以构建的连续可调输出的pll，使用低成本商用货架芯片进行了替换。这种融合了数字dds频率合成器与模拟信号变频的频率合成技术，摒弃了传统射频信号源中定制的宽带vco、宽带鉴相器pd及sigma-delta模拟滤波器等昂贵器件，从而降低了成本。
附图说明
47.图1是mcu模块框图。
48.图2是频率综合模块框图。
49.图3是rf模块框图。
50.图4混频器mixer差频信号说明图。
具体实施方式
51.为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
52.参见图1-4，本实施例提供一种用于提高相控阵发射机发功效率控制方法和系统装置，有单路10khz～12ghz宽频带、超细频率粒度射频信号生成电路，其架构框图如图1-3所示，主要有3个模块构成：频率综合模块、mcu模块、rf模块。三个模块可以以共pcb板的形式呈现，也可以以各独立模块线缆互连的方式呈现。频率综合模块的射频信号和rf模块对应的射频接口，通过pcb射频走线或者射频同轴线缆及射频连接器(包括但不限于sma，smb，2.92mm k型连接器等)连接。mcu模块和rf模块的spi接口通过pcb走线或者数字排线方式连接。
53.所述频率综合模块负责特定频点信号的生成，由10mhz参考输入、100mhz tcxo、100mhz pll、5x倍频器、500mhz saw bpf、2.5ghz输出mixer、3x倍频、2x倍频组成。完成1ghz、2.5ghz、3ghz高性能基准信号产生。
54.具体的，10mhz参考输入接收外部的10mhz参考时钟信号，通过bnc接口输入至系统内部，送至100mhz pll；100mhz tcxo是一颗温补恒温晶振，作为本地参考时钟之用；100mhz pll将来自外部的10mhz进行锁频后，生成100mhz，该100mhz信号与本地tcxo生成的100mhz信号根据用户配置策略进行选择使用；5x倍频器将100mhz信号进行5倍频率提升后，获取500mhz信号；2x倍频器将500mhz信号进行2倍频率提升后，获取1ghz信号；3x倍频器将1ghz信号进行3倍频率提升后，获取3ghz信号；2.5ghz输出mixer将500mhz信号与3ghz信号进行混频后，提取下边带信号获取2.5ghz信号。最终将0.5、1、2.5、3ghz送给rf模块使用。
55.所述mcu模块由cpu、ram、flash、phy、usb及rj45组成。完成与外设接口实现与包括ram、flash、ethernet、usb等接口的通信。完成单板上电配置、用户上位机指令解析、dds频点解算、射频链路配置监测、故障及系统状态上报等功能，完成系统对外gui用户界面交互、
内部信号源配置监控的功能实现。
56.具体的，cpu完成整个系统的主控功能，其通过包括spi、ddr、flash、以太网、usb等接口完成外设连接，其负责完成单板上电配置、用户上位机指令解析、dds频点解算、射频链路配置监测、故障及系统状态上报等工作，其是信号源对外gui用户界面呈现与对内信号源配置监控的实现；ram完成linux操作系统的外部易失性存储功能；flash完成存储系统工装校准数据、系统版本、文件系统等数据的外部非易失性存储功能；phy完成满足ieee 802.31000base-t/100baee-t标准的千兆/百兆以太网接口物理层芯片功能，用来实现物理层与mac之间的以太网标准接口连接；usb实现type-c型usb接口，用来实现本地调测及debug接口功能。
57.所述rf模块由fpag、dds、pll、mixer、射频链路、放大器监控及电源使能等电路组成。fpga、dds、pll、射频链路依次连接。pll和mixer循环连接。完成对于高性能离散频点频率信号生成、差频信号pll锁定、射频信号输出等功能。
58.其中pll包括pd检测、vco、divider、威尔金森功分器，pd检测vco、divider、威尔金森功分器依次连接，威尔金森功分器一路输出mixer连接，威尔金森功分器另一路输出和rf链路连接。
59.具体的，其中射频链路完成射频信号放大、调制、衰减、放大、滤波、鉴相、开关选通等相关的电路功能；pll完成数字dds频率合成器输出的低频信号锁频功能；mixer完成高精度离散频率与dds输出低频信号的差频信号产生功能；dds完成超细粒度步进低频信号发生功能；其中放大器监控电路完成功率检测及可调增益放大器进行闭环增益控制，从而实现rf信号功率恒定功能；滤波电路完成对于rf信号杂散及干扰滤除的功能。
60.在该系统中，主要功能是将本地及外部时钟参考源通过生成100mhz基础参考信号后，经过倍频和mixer操作之后生成0.5、1、1.5、2、2.5、3、3.5、4、5.5ghz高精度离散频点信号，该信号与来自射频输出的rf信号进行差频mixer之后，得到一个if信号，该if信号与来自dds数字频率合成器生成的超细粒度低频信号进行鉴相，利用鉴相差对一个工作频点范围6～12ghz的vco进行压控闭环控制。从而最终实现用户在10khz～12ghz之间任意频点的射频信号生成。
61.所述cpu是指位于mcu模块中的通用cpu处理器单元，其采用arm、risc-v、powerpc等架构，通过外设接口实现与包括ram、flash、ethernet、usb等接口的通信。其运行的软件系统负责完成单板上电配置、用户上位机指令解析、dds频点解算、射频链路配置监测、故障及系统状态上报等工作，其是信号源对外gui用户界面呈现与对内信号源配置监控的实现。
62.所述ram是指，用来运行linux操作系统的外部易失性存储器。
63.所述flash是指，用来存储系统工装校准数据、系统版本、文件系统等数据的外部非易失性存储器。
64.所述phy是指满足ieee 802.31000base-t/100baee-t标准的千兆/百兆以太网接口物理层芯片，用来实现物理层与mac之间的以太网标准接口互联互通。
65.所述usb是指type-c型usb接口，用来实现本地调测及debug接口功能。
66.所述射频链路是指，频率综合模块和rf模块中针对射频信号放大、调制、衰减、放大、滤波、鉴相、开关选通等相关的电路的统称，这些电路单元呈现出来的接口包括了spi、gpio、i2c、锁定lock等型态，在本系统中统一连接到位于rf模块上的fpga上进行拓展，而
mcu板上的cpu通过spi控制器，完成mcu模块与rf模块的互联互通，相关控制命令通过设定好的帧格式完成命令的读、写内容的解析。
67.所述pll是phase locked loop的缩写，在本系统中，来自数字dds频率合成器输出的低频信号，是通过mcu下发频率配置字生成的，该配置封装在上述spi帧结构中，通过mcu模块的cpu通过spi接口下发给rf模块上的fpga进行解析的。pd鉴相电路通过比较来自if信号与该dds信号的相位差别，根据该相位差闭环控制一颗振荡在6～12ghz频段的vco压控振荡器，完成dds输出低频与mixe输出差频相位鉴别，根据相位鉴别差进行vco压控调节，最终可以完成高精度离散频率与dds输出低频信号的差频信号输出，由于差频信号是可以通过dds实现超细粒度步进的，也就实现了10khz～12ghz频段之间的连续高精度频率生成。
68.所述mixer是射频混频器的缩写，在本系统中，其出现在高精度点离散生成、高精度离散频率与dds输出低频信号的差频信号生成实现上，按照射频混频器的基本原理。
69.输入的signal f1和signal f2通过mixer之后，将产生f1+f2和f1-f2两个信号，其在时、频域的分布如图4所示。
70.所述放大器监控是指，对于rf信号功率进行功率检测及可调增益放大器进行闭环增益控制，从而实现rf信号功率恒定的这一电路模块。对于rf信号的功率检测，在本系统中，采用耦合检波的方式实现，检波量完成模数转化后，通过spi接口，由rf模块送至mcu模块，由软件进行功率闭环控制。
71.所述电源使能是指，对于包括频率综合模块、rf模块在内的各级电源根据用户配置的目标频点，会进行对应电源树叶子电源的使能和去使能操作，从而达到关闭该频点无关电路，降低系统干扰和杂散的目的，同时还有利于设备功耗降低。
72.所述检测控制是指，上述rf电路各个射频ic在运行过程中的，针对增益、衰减及锁定状态的信息采集和闭环控制，包括了失锁重配机制、功率闭环机制等。
73.本实施例中还提供一种适用于dds低频率频点和高性能离散频点计算选择准方法，即一种用于低成本射频信号源的方法，包括有以下步骤：
74.s101:射频信号源系统装置按照初始f0及标准信号功率p0配置，频率综合模块按照默认配置输出0.5ghz、1ghz、2.5ghz及3ghz基础频率信号。其他模块按照初始典型值配置(放大器使能打开、电子开关、dds、衰减器按照默认值配置)，各模块正常配置启动正常。
75.s102:mcu模块接收来自gui用户输入的目标射频信号频点配置f1和功率p1配置值，并完成存储。
76.s103:软件系统中的dds频率配置字生成模块，将用户输入的f1频点进行与最近距离高性能离散频率点进行差值计算，给出最近离散频率点f2及频率差值f12＝f1-f2。
77.s104:cpu模块将f2和f12通过spi帧协议进行对应的封装，下发给fpga模块，fpga模块提取出f2和f12后，将rf模块中的射频信号链中的mux选择器选通值f2输出的电子开关状态；同时将f12下发给dds模块。
78.s105:dds模块将接收到的f12生成频率控制字，在统一主频驱动下，dds中的相位累加器会按照相位寄存器中的累加相位步进值进行相位累加。正弦查找表每个地址存储的是按照该相位粒度从0～360度之间对应的幅度值，最终输出对应的f12频率信号。
79.s106:dds输出的f12信号与来自差频mixer输出的if信号，在pd鉴相器中进行相位差计算，该差值经过环路波器后，送给vco的压控端进行闭环锁频控制。
80.s107:差频mixer工作在差值应用模式下，差值应用的情况下:
81.低本振:if＝rf-lo；
82.高本振:if＝lo
–
rf；
83.根据用户的目标频点f1，mcu将完成针对mixer高、低本振模式的配置。具体地lo＝f2、if＝f12，则rf＝if+lo＝f2+f12＝f1。
84.s108:为了降低成本本系统中的高性能离散频点是小于6ghz的，因此针对vco的rf输出，需要利用2分频器进行降频后送给差频mixer作为rf信号使用。
85.s109:当用户f1频点大于6ghz的情况出现时，需要mcu对f1进行除2操作，然后再重复进行s102中的操作。
86.s110:当用户f1频点小于6ghz的情况出现时，需要mcu对f1直接处理，然后再重复进行s102中的操作。
87.s111:当用户重新配置频点和功率后，重复s101-s110步骤进行校准操作。
88.s112:在工作温度范围内，mcu提取存储在flash中的acl校准数据值，该数据记录了acl电路放大器的增益vs温度的补偿值，mcu根据实时温度进行目标p1功率的补偿。
89.以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

技术特征：
1.一种用于低成本射频信号源的系统，其特征在于，该系统包括有频率综合模块、mcu模块、rf模块，频率综合模块与rf模块连接，mcu模块和rf模块连接；频率综合模块：包括10mhz参考输入、100mhztcxo、100mhzpll、5x倍频器、500mhzsawbpf、2.5ghz输出mixer、3x倍频、2x倍频；mcu模块：包括有cpu、ram、flash、ethernet及usb；rf模块：包括fpag、dds、pll、mixer、射频链路；fpga、dds、pll、射频链路依次连接；pll和mixer循环连接；pll完成数字dds频率合成器输出的低频信号锁频功能；mixer完成高精度离散频率与dds输出低频信号的差频信号产生功能；dds完成超细粒度步进低频信号发生功能；在该系统中，mixer完成dds输出低频与mixe输出差频相位鉴别，使用pll完成差频锁定，最终完成频率的连续输出。2.根据权利要求1所述的一种用于低成本射频信号源的系统，其特征在于，pll包括pd检测、vco、divider、威尔金森功分器；pd检测、vco、divider、威尔金森功分器依次连接，威尔金森功分器一路输出mixer连接，威尔金森功分器另一路输出和rf链路连接。3.根据权利要求1所述的一种用于低成本射频信号源的系统，其特征在于，频率综合模块完成1ghz、2.5ghz、3ghz高性能基准信号产生。4.根据权利要求1所述的一种用于低成本射频信号源的系统，其特征在于，mcu模块：负责完成系统的射频链路、pll、mixer、放大器监控、电源使能仪表下位机功能实现，同时完成与系统上位机的通信和监控功能。5.根据权利要求1所述的一种用于低成本射频信号源的系统，其特征在于，rf模块：负责完成来自mcu模块的spi接口协议转换，将来自mcu模块的spi命令进行解析，生成i/o监控信号组，针对rf链路的控制命令下发和状态上报；负责完成dds频率综合器的频率字生成和更新，并下发给dds单元。6.根据权利要求1所述的一种用于低成本射频信号源的系统，其特征在于，完成10hkz～12ghz细粒度频率连续输出时：首先利用dds在0.5～1ghz以内连续频点0.001hz级别超精细粒度输出，以及利用rf模块模拟mixer实现了标准频点间的差频if提取，使用pll完成差频锁定，最终完成10khz～12ghz以内的高性能细粒度射频信号输出。7.一种用于低成本射频信号源的方法，其特征在于，该方法包括以下步骤：s101:按照初始f0及标准信号功率p0配置，频率综合模块按照默认配置输出0.5ghz、1ghz、2.5ghz及3ghz基础频率信号；其他模块按照初始典型值配置，各模块正常配置启动正常；s102：mcu模块接收来自gui用户输入的目标射频信号频点配置f1和功率p1配置值，并完成存储；s103:dds频率配置字生成模块，将用户输入的f1频点进行与最近距离高性能离散频率点进行差值计算，给出最近离散频率点f2及频率差值f12＝f1-f2；s104:cpu将f2和f12通过spi帧协议进行对应的封装，下发给fpga，fpga提取出f2和f12后，将rf模块中的射频信号链中的mux选择器选通值f2输出的电子开关状态；同时将f12下发给dds；s105:dds将接收到的f12生成频率控制字，在统一主频驱动下，dds中的相位累加器会
按照相位寄存器中的累加相位步进值进行相位累加；正弦查找表每个地址存储的是按照该相位粒度从0～360度之间对应的幅度值，最终输出对应的f12频率信号；s106:dds输出的f12信号与来自差频mixer输出的if信号，在pd鉴相器中进行相位差计算，该差值经过环路波器后，送给vco的压控端进行闭环锁频控制；s107:差频mixer工作在差值应用模式下，差值应用的情况下:低本振:if＝rf-lo；高本振:if＝lo
–
rf；根据用户的目标频点f1，mcu将完成针对mixer高、低本振模式的配置；s108:针对vco的rf输出，利用2分频器进行降频后送给差频mixer作为rf信号使用；s109:当用户f1频点大于6ghz的情况出现时，需要mcu对f1进行除2操作，然后再重复进行s102中的操作；s110:当用户f1频点小于6ghz的情况出现时，需要mcu对f1直接处理，然后再重复进行s102中的操作；s111:当用户重新配置频点和功率后，重复s101-s110步骤进行校准操作；s112:在工作温度范围内，mcu提取存储在flash中的acl校准数据值，该数据记录了acl电路放大器的增益vs温度的补偿值，mcu根据实时温度进行目标p1功率的补偿。

技术总结
本发明属于射频信号源仪表应用领域，具体涉及一种用于低成本射频信号源的系统，其特征在于，该系统包括有频率综合模块、MCU模块、RF模块，频率综合模块与RF模块连接，MCU模块和RF模块连接；在本发明中，在传统的信号源仪表的基础上，通过使用RF模块模拟MIXER+DDS数字频率合成器的异构架构，通过创新的频率合成器频点生成和划分方法，将原本需要定制化分立器件才可以构建的连续可调输出的PLL，使用低成本商用货架芯片进行了替换。商用货架芯片进行了替换。商用货架芯片进行了替换。


技术研发人员：姚玮 史学晖 范桂东 方为
受保护的技术使用者：星楷（舟山）通讯设备有限公司
技术研发日：2023.05.12
技术公布日：2023/9/14