一种基于延迟线的高精度相位调节系统及方法与流程

1.本发明涉及相位调节技术领域，尤其涉及一种基于延迟线的高精度相位调节系统及方法。


背景技术：

2.随着社会的发展，国防的建设对时频精度提出了越来越高的要求，传统的时频同步设备精度一般为几十ns，已经不满足国防建设的精度要求，且传统的相位调节技术都是采用fpga调节，但是由于fpga的资源时钟限制，造成相位调节范围有限。
3.专利号为cn113938128a公开了一种相位调节方法、装置、终端设备和存储介质，其包括：获取输入信号的输入频率；根据输入频率，调节输出信号的输出频率；在输出频率与输入频率相同的情况下，获取输入信号与输出信号的相位差；当检测到输入信号过零点时，则根据预设规则调节输出信号的输出频率，以使输入信号与输出信号的相位差为0，本发明实施例当检测到有输入信号时，先调整输出信号频率与输入信号频率一致，再微调输出信号的频率，等待输入输出过零点重合，最后恢复输出信号频率，实现相位同步。但是该方法中只是提出了一种相位调节方法，监测出相位输入信号与输出信号的相位差后，就进行相位调节，但是未说明如果相位偏差为ps级别的时候，该怎样去调节。
4.专利号为cn109981091a公开了一种微带延时线高精度相位调节装置，包括延时线微带板，所述延时线微带板上设置有第一微带延时组件、第二微带延时组件、第三微带延时组件、第四微带延时组件和第五微带延时组件；所述第一微带延时组件测试调节1λ位延时态与基态；所述第二微带延时组件测试调节2λ位延时态与基态；所述第三微带延时组件测试调节4λ位延时态与基态；所述第四微带延时组件测试调节8λ位延时态与基态；所述第五微带延时组件测试调节8λ位延时态与基态；相邻所述微带延时组件之间通过微带传输线连接；本发明通过各所述微带延时组件可灵活组合调相实现延时线相位45度内高精度相位调节。该专利中提出了使用延迟线来调节相位的方法，但是该方法采用了多组延迟线，在时频领域如果将前继的误差引入到下级误差就会造成输出精度的丢失，且引起的成本增加，因此本方法不适用于高精度时频的相位调节。
5.需要说明的是，在上述背景技术部分公开的信息只用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。


技术实现要素：

6.本发明的目的在于克服现有技术的缺点，提供了一种基于延迟线的高精度相位调节系统及方法，解决了现有技术中存在的不足。
7.本发明的目的通过以下技术方案来实现：一种基于延迟线的高精度相位调节系统，它包括：本地原子钟、pll锁相环、tdc鉴相器、fpga鉴相器、鉴相处理器、延迟线调相模块和时钟输出电路；
8.所述ppl锁相环对本地原子钟输出的时钟进行处理后为所述tdc鉴相器和fpga鉴
相器提供工作时钟；
9.所述tdc鉴相器通过所述fpga鉴相器输出分频时钟与输入的外部时钟进行鉴相，并将鉴相结果输出给所述鉴相处理器；
10.所述鉴相处理器对采集到的鉴相值进行处理得到调相值，并对调相值进行分析判断，根据分析判断结果通过fpga鉴相器进行粗调，或者通过延迟线调相模块进行细调；
11.所述延迟线调相模块在所述鉴相处理器分析判断结果满足系统相位细调时，采用延迟线进行细调，并通过时钟输出电路输出；
12.所述fpga鉴相器用于输出分频时钟到所述tdc鉴相器，以及在鉴相处理器分析判断结果满足粗调时，先对系统相位进行粗调再进行细调，并通过时钟输出电路输出。
13.所述fpga鉴相器包括fpga调相器和分频器；所述分频器输出分频时钟到所述tdc鉴相器，所述fpga调相器在鉴相处理器对采集到的鉴相值进行计算分析满足粗调时，先对系统相位进行粗调再进行细调，并通过时钟输出电路输出。
14.所述鉴相处理器包括低通滤波处理器和卡尔曼滤波处理器；将采集的数据先通过低通滤波处理器，将采集的鉴相数据野值剔除，然后再通过卡尔曼滤波处理器降低噪声，通过两个滤波处理器减少噪声与器件引起的抖动干扰，从而还原出真实的鉴相数据；
15.所述低通滤波处理器的模型为：其中，xj为当前采样值，x
j-1
为上次采样值，y
i-1
为上次低通滤波输出值，yi为当前低通滤波输出值，δt表示采样时间，t为滤波时间常数；通过低通滤波处理器将低频信号能正常通过，而超过设定临界值的高频信号则被阻隔、减弱，保证采集的鉴相值在预设的范围内波动，剔除野值，以及保证设备的鉴相精度。
16.所述卡尔曼滤波处理器的增益方程为：h为观测矩阵，r为测量噪声的协方差矩阵；输出方程为：x
k|k
＝x
k|k-1
+kk(z
k-hkx
k|k-1
)，根据状态变化的预测值和实际的鉴相测量值计算得到k时刻状态变化的最优值；协方差方程为：p
k|k
＝(i-k
khk
)p
k|k-1
，求解k时刻的协方差矩阵为得到k时刻的卡尔曼输出值做准备，i为单位矩阵；通过卡尔曼滤波处理器去除噪声还原真实数据，减少噪声和干扰的影响。
17.所述延迟线调相模块包括一个可编程门极电路以及与可编程门极电路连接的多路复用器矩阵，在可编程门极电路上还连接有10个数据选择输入d值进行选择，并由len锁存启用控制上的高电平信号锁存在芯片上，通过这些数据选择输入d即可选择所需的延迟。
18.一种基于延迟线的高精度相位调节方法，所述调节方法包括鉴相值获取步骤和调相值分析判断步骤；所述调相值分析判断步骤包括：
19.计算出调相值value，并判断调相值value是否大于预设值，如果大于预设值，则采用fpga鉴相器进行粗调相，调相值为value-value％10，如果再通过延迟线调相模块进行细调，则细调的调相值为value％10；
20.如果小于预设值，则直接采用延迟线调相模块进行细调，调相值为value。
21.所述鉴相值获取步骤包括：
22.本地原子钟输出10m时钟信号给pll锁相环，pll锁相环为tdc鉴相器和fpga鉴相器提供工作时钟；
23.tdc鉴相器通过fpag鉴相器中的分频器输出的分频时钟和输入的外部时钟进行鉴
相，将鉴出的相位值发送给鉴相处理器；
24.鉴相处理器对采集到的鉴相值进行处理计算出系统相位调整值。
25.本发明具有以下优点：一种基于延迟线的高精度相位调节系统及方法，采用延迟线调节技术使设备的相位调节能够达到ps级别，从而提高了设备之间的同步精度；延迟线采用软件控制硬件调节的方式，由于采用硬件调节，减少了工程的实施难度，增强了设备的可靠性。
附图说明
26.图1为本发明系统的结构示意图；
27.图2为延迟线调相模块的结构示意图；
28.图3为不同数据选择输入d值对应的相位调整图；
29.图4为本发明相位调整的流程示意图。
具体实施方式
30.为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本技术实施例的组件可以以各种不同的配置来布置和设计。因此，以下结合附图中提供的本技术的实施例的详细描述并非旨在限制要求保护的本技术的保护范围，而是仅仅表示本技术的选定实施例。基于本技术的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本技术保护的范围。下面结合附图对本发明做进一步的描述。
31.如图1所示，本发明的其中一种实施方式涉及一种基于延迟线的高精度相位调节系统，它包括：本地原子钟、pll锁相环、tdc鉴相器、fpga鉴相器、鉴相处理器、延迟线调相模块和时钟输出电路；
32.进一步地，ppl锁相环对本地原子钟输出10m的时钟进行处理后为所述tdc鉴相器和fpga鉴相器提供工作时钟；其中，pll锁相环给fpga的工作时钟为100mhz。
33.进一步地，tdc鉴相器通过fpga鉴相器中的1pps分频器输出分频时钟与输入的外部时钟进行鉴相，并将鉴相结果输出给所述鉴相处理器；tdc鉴相器采用双通道测量模式，测量精度达到90ps，偏移调整范围为
±
35mv，这样就保证了前端的采集精度能够达到
p
s级，为后续的相位调整提供了高精度输入数据。
34.进一步度，鉴相处理器对采集到的鉴相值进行处理得到调相值，并对调相值进行分析判断，根据分析判断结果通过fpga鉴相器进行粗调，或者通过延迟线调相模块进行细调；
35.进一步地，延迟线调相模块在所述鉴相处理器分析判断结果满足系统相位细调时，采用延迟线进行细调，并通过时钟输出电路输出；
36.进一步地，fpga鉴相器用于输出分频时钟到所述tdc鉴相器，以及在鉴相处理器分析判断结果满足粗调时，先对系统相位进行粗调再进行细调，并通过时钟输出电路输出，使系统的输出精度能保证在几ns的高精度输出。
37.进一步地，fpga鉴相器包括fpga调相器和1pps分频器；所述分频器输出分频时钟
到所述tdc鉴相器，所述fpga调相器在鉴相处理器对采集到的鉴相值进行计算分析满足粗调时，先对系统相位进行粗调再进行细调，并通过时钟输出电路输出，使系统的输出精度能保证在几ns的高精度输出。fpga调相器的调相精度为10ns。
38.进一步地，鉴相处理器包括低通滤波处理器和卡尔曼滤波处理器；将采集的数据先通过低通滤波处理器，将采集的鉴相数据野值剔除，然后再通过卡尔曼滤波处理器降低噪声，通过两个滤波处理器减少噪声与器件引起的抖动干扰，从而还原出真实的鉴相数据；
39.其中，低通滤波处理器的模型为：其中，xj为当前采样值，x
j-1
为上次采样值，y
i-1
为上次低通滤波输出值，yi为当前低通滤波输出值，δt表示采样时间，t为滤波时间常数；通过低通滤波处理器将低频信号能正常通过，而超过设定临界值的高频信号则被阻隔、减弱，保证采集的鉴相值在预设的范围内波动，剔除野值，以及保证设备的鉴相精度。
40.其中，卡尔曼滤波处理器的增益方程为：h为观测矩阵，r为测量噪声的协方差矩阵；输出方程为：x
k|k
＝x
k|k-1
+kk(z
k-hkx
k|k-1
)，根据状态变化的预测值和实际的鉴相测量值计算得到k时刻状态变化的最优值；协方差方程为：p
k|k
＝(i-k
khk
)p
k|k-1
，求解k时刻的协方差矩阵为得到k时刻的卡尔曼输出值做准备，i为单位矩阵；通过卡尔曼滤波处理器去除噪声还原真实数据，卡尔曼滤波在测量方差已知的情况下能够从一系列存在测量噪声的数据中，对数据实时的更新和处理，减少了噪声和干扰的影响。
41.如图2所示，延迟线调相模块包括一个可编程门极电路以及与可编程门极电路连接的多路复用器矩阵，在可编程门极电路上还连接有10个数据选择输入d值进行选择，并由len锁存启用控制上的高电平信号锁存在芯片上，通过这些数据选择输入d即可选择所需的延迟。
42.如图3所示，如要控制延迟数据为160ps，则需要将d(9：0)value值写入：0000010000，并将d10(len)写1，则输出的信号相对输入的信号延迟160ps。这样就保证了设备可以进行ps级的相位调整。延迟线的数字分辨率为10ps，调节范围为0到10.4ns，所需延时由10个数据d[9，0]输入，并由len控制，这样就保证了系统的ps级0调整。
[0043]
如图4所示，本发明的另一种实施方式涉及一种基于延迟线的高精度相位调节方法，所述调节方法包括鉴相值获取步骤和调相值分析判断步骤；
[0044]
其中，鉴相值获取步骤包括：
[0045]
本地原子钟输出10m时钟信号给pll锁相环，pll锁相环为tdc鉴相器和fpga鉴相器提供工作时钟；
[0046]
tdc鉴相器通过fpag鉴相器中的分频器输出的分频时钟和输入的外部时钟进行鉴相，将鉴出的相位值发送给鉴相处理器；
[0047]
鉴相处理器对采集到的鉴相值进行处理计算出系统相位调整值。
[0048]
其中，调相值分析判断步骤包括：
[0049]
计算出调相值value，并判断调相值value是否大于预设值，如果大于预设值，则采用fpga鉴相器进行粗调相，调相值为value-value％10，如果再通过延迟线调相模块进行细调，则细调的调相值为value％10；
[0050]
如果小于预设值，则直接采用延迟线调相模块进行细调，调相值为value。这样就
保证了系统进行了ps级别的相位调整，提高了设备的精度。
[0051]
以上所述仅是本发明的优选实施方式，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。

技术特征：
1.一种基于延迟线的高精度相位调节系统，其特征在于：它包括：本地原子钟、pll锁相环、tdc鉴相器、fpga鉴相器、鉴相处理器、延迟线调相模块和时钟输出电路；所述ppl锁相环对本地原子钟输出的时钟进行处理后为所述tdc鉴相器和fpga鉴相器提供工作时钟；所述tdc鉴相器通过所述fpga鉴相器输出分频时钟与输入的外部时钟进行鉴相，并将鉴相结果输出给所述鉴相处理器；所述鉴相处理器对采集到的鉴相值进行处理得到调相值，并对调相值进行分析判断，根据分析判断结果通过fpga鉴相器进行粗调，或者通过延迟线调相模块进行细调；所述延迟线调相模块在所述鉴相处理器分析判断结果满足系统相位细调时，采用延迟线进行细调，并通过时钟输出电路输出；所述fpga鉴相器用于输出分频时钟到所述tdc鉴相器，以及在鉴相处理器分析判断结果满足粗调时，先对系统相位进行粗调再进行细调，并通过时钟输出电路输出。2.根据权利要求1所述的一种基于延迟线的高精度相位调节系统，其特征在于：所述fpga鉴相器包括fpga调相器和分频器；所述分频器输出分频时钟到所述tdc鉴相器，所述fpga调相器在鉴相处理器对采集到的鉴相值进行计算分析满足粗调时，先对系统相位进行粗调再进行细调，并通过时钟输出电路输出。3.根据权利要求1所述的一种基于延迟线的高精度相位调节系统，其特征在于：所述鉴相处理器包括低通滤波处理器和卡尔曼滤波处理器；将采集的数据先通过低通滤波处理器，将采集的鉴相数据野值剔除，然后再通过卡尔曼滤波处理器降低噪声，通过两个滤波处理器减少噪声与器件引起的抖动干扰，从而还原出真实的鉴相数据；所述低通滤波处理器的模型为：其中，x
j
为当前采样值，x
j-1
为上次采样值，y
i-1
为上次低通滤波输出值，y
i
为当前低通滤波输出值，δt表示采样时间，t为滤波时间常数；通过低通滤波处理器将低频信号能正常通过，而超过设定临界值的高频信号则被阻隔、减弱，保证采集的鉴相值在预设的范围内波动，剔除野值，以及保证设备的鉴相精度。4.根据权利要求3所述的一种基于延迟线的高精度相位调节系统，其特征在于：所述卡尔曼滤波处理器的增益方程为：h为观测矩阵，r为测量噪声的协方差矩阵；输出方程为：x
k|k
＝x
k|k-1
+k
k
(z
k-h
k
x
k|k-1
)，根据状态变化的预测值和实际的鉴相测量值计算得到k时刻状态变化的最优值；协方差方程为：p
k|k
＝(i-k
k
h
k
)p
k|k-1
，求解k时刻的协方差矩阵为得到k时刻的卡尔曼输出值做准备，i为单位矩阵；通过卡尔曼滤波处理器去除噪声还原真实数据，减少噪声和干扰的影响。5.根据权利要求1所述的一种基于延迟线的高精度相位调节系统，其特征在于：所述延迟线调相模块包括一个可编程门极电路以及与可编程门极电路连接的多路复用器矩阵，在可编程门极电路上还连接有10个数据选择输入d值进行选择，并由len锁存启用控制上的高电平信号锁存在芯片上，通过这些数据选择输入d即可选择所需的延迟。6.一种基于延迟线的高精度相位调节方法，其特征在于：所述调节方法包括鉴相值获取步骤和调相值分析判断步骤；所述调相值分析判断步骤包括：
计算出调相值value，并判断调相值value是否大于预设值，如果大于预设值，则采用fpga鉴相器进行粗调相，调相值为value-value％10，如果再通过延迟线调相模块进行细调，则细调的调相值为value％10；如果小于预设值，则直接采用延迟线调相模块进行细调，调相值为value。7.根据权利要求6所述的一种基于延迟线的高精度相位调节方法，其特征在于：所述鉴相值获取步骤包括：本地原子钟输出10m时钟信号给pll锁相环，pll锁相环为tdc鉴相器和fpga鉴相器提供工作时钟；tdc鉴相器通过fpag鉴相器中的分频器输出的分频时钟和输入的外部时钟进行鉴相，将鉴出的相位值发送给鉴相处理器；鉴相处理器对采集到的鉴相值进行处理计算出系统相位调整值。

技术总结
本发明涉及一种基于延迟线的高精度相位调节系统及方法，它包括：本地原子钟、PLL锁相环、TDC鉴相器、FPGA鉴相器、鉴相处理器、延迟线调相模块和时钟输出电路；PPL锁相环对本地原子钟输出的时钟进行处理后为TDC鉴相器和FPGA鉴相器提供工作时钟；TDC鉴相器通过FPGA鉴相器输出分频时钟与输入的外部时钟进行鉴相，并将鉴相结果输出给所述鉴相处理器；鉴相处理器对采集到的鉴相值进行处理得到调相值，并对调相值进行分析判断进行粗调还是细调后输出。本发明采用延迟线调节技术使设备的相位调节能够达到ps级别，从而提高了设备之间的同步精度。度。度。


技术研发人员：孙旭 王茂凌 张骏杨 尹茳 张恒 黄才兴 谢平 何定高
受保护的技术使用者：电信科学技术第五研究所有限公司
技术研发日：2023.03.27
技术公布日：2023/9/14