倒装芯片装置穿封装通孔放置的制作方法

1.本公开大体上涉及半导体装置的制造，更具体地说，涉及倒装芯片装置穿封装通孔放置。


背景技术：

2.倒装芯片装置为封装集成电路(ic)装置提供流行并且高效的方法来用于组装到较大电子系统中。通常，将一个或多个ic装置组装到封装基板上并进行包封。在一些倒装芯片装置中，可能需要针对各种信号提供屏蔽。然而，此类屏蔽结构可能会影响ic装置的包封过程。因此，有利的是以容纳屏蔽结构而不影响ic装置的包封过程的方式提供倒装芯片装置。


技术实现要素：

3.根据本发明的第一方面，提供一种倒装芯片装置，包括：
4.基板，其具有顶侧和底侧；
5.集成电路装置，其附连到所述基板的所述底侧；
6.模制化合物，其施加于所述基板的所述底侧；以及
7.第一通孔，其附连到所述基板的所述底侧，其中所述第一通孔穿过所述模制化合物并且暴露于所述模制化合物的底侧，并且其中所述第一通孔耦合到所述集成电路装置的第一端。
8.在一个或多个实施例中，所述倒装芯片装置另外包括：
9.第二通孔，其附连到所述基板的所述底侧，其中所述第二通孔穿过所述模制化合物并且暴露于所述模制化合物的所述底侧，并且其中所述第二通孔耦合到所述集成电路装置的第二端。
10.在一个或多个实施例中，所述第一通孔被配置成用于携载所述集成电路装置的射频信号。
11.在一个或多个实施例中，所述第二端是所述集成电路装置的屏蔽端。
12.在一个或多个实施例中，所述第二通孔在所述第一通孔周围形成同轴屏蔽。
13.在一个或多个实施例中，所述倒装芯片装置另外包括：
14.第一焊球，其在所述模制化合物的所述底侧附连到所述第一通孔。
15.在一个或多个实施例中，所述倒装芯片装置另外包括：
16.第二焊球，其附连到所述集成电路装置的底侧。
17.在一个或多个实施例中，所述第二焊球为所述集成电路装置提供接地端。
18.在一个或多个实施例中，所述第二焊球为所述集成电路装置提供热端。
19.在一个或多个实施例中，所述倒装芯片装置另外包括：
20.无源装置，其附连到所述基板的所述底侧。
21.根据本发明的第二方面，提供一种制造倒装芯片装置的方法，所述方法包括：
22.将集成电路装置附接到所述倒装芯片装置的基板的底侧；
23.在所述基板的所述底侧上形成第一通孔；以及
24.将模制化合物施加于所述基板的所述底侧；
25.其中所述第一通孔穿过所述模制化合物并且暴露于所述模制化合物的底侧，并且其中所述第一通孔耦合到所述集成电路装置的第一端。
26.在一个或多个实施例中，所述方法另外包括：
27.在施加所述模制化合物之前，在所述基板的所述底侧上形成第二通孔，其中所述第二通孔穿过所述模制化合物并且暴露于所述模制化合物的所述底侧，并且其中所述第二通孔耦合到所述集成电路装置的第二端。
28.在一个或多个实施例中，所述第一通孔被配置成用于携载所述集成电路装置的射频信号。
29.在一个或多个实施例中，所述第二端是所述集成电路装置的屏蔽端。
30.在一个或多个实施例中，所述第二通孔在所述第一通孔周围形成同轴屏蔽。
31.在一个或多个实施例中，所述方法另外包括：
32.将第一焊球附接到所述第一通孔，其中所述第一焊球在所述模制化合物的所述底侧附接到所述第一通孔。.
33.在一个或多个实施例中，所述方法另外包括：
34.将第二焊球附接到所述集成电路装置的底侧。
35.在一个或多个实施例中，所述第二焊球为所述集成电路装置提供接地端。
36.在一个或多个实施例中，所述第二焊球为所述集成电路装置提供热端。
37.根据本发明的第三方面，提供一种倒装芯片装置，包括：
38.基板，其具有顶侧和底侧；
39.第一集成电路装置，其附连到所述基板的所述底侧；
40.第二集成电路装置，其附连到所述基板的所述底侧，其中所述第一集成电路装置的第一端耦合到所述第二集成电路装置的第一端；
41.模制化合物，其施加于所述基板的所述底侧；
42.第一通孔，其附连到所述基板的所述底侧，其中所述第一通孔穿过所述模制化合物并且暴露于所述模制化合物的底侧，并且其中所述第一通孔耦合到所述第一集成电路装置的第二端；以及
43.第二通孔，其附连到所述基板的所述底侧，其中所述第二通孔穿过所述模制化合物并且暴露于所述模制化合物的所述底侧，并且其中所述第二通孔耦合到所述第二集成电路装置的第二端。
44.本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。
附图说明
45.应了解，为图解的简单和清晰起见，图中所示元件未必以准确形状或按比例绘制。例如，一些元件的尺寸相对于其它元件被放大。参照本文所呈现的附图来示出和描述并入有本公开的教示的实施例，在附图中：
46.图1示出根据本公开的实施例的倒装芯片装置；以及
47.图2-9示出用于制造图1的倒装芯片装置的方法。
48.在不同附图中使用相同附图标记指示类似或相同的项。
具体实施方式
49.与图结合提供以下描述来帮助理解本文公开的教示。所述描述将聚焦于教示的具体实施方案和实施例。提供这种聚焦来帮助描述所述教示，而不应被解释为对所述教示的范围或适用性的限制。此外，可在不限制本文中的教示范围的情况下按需要或期望结合本技术的教示使用其它教示。
50.在本公开的实施例中，一种倒装芯片装置可包括基板、ic装置、模制化合物和通孔。所述基板可具有顶侧和底侧。所述ic装置可附连到所述基板的底侧。所述模制化合物可施加于所述基板的底侧。所述通孔可附连到所述基板的底侧。所述通孔可穿过所述模制化合物并且暴露于所述模制化合物的底侧。所述通孔耦合到所述ic装置的端。
51.在本公开的另一实施例中，给出一种制造倒装芯片装置的方法。所述方法可包括：将ic装置附接到倒装芯片装置的基板的底侧；在所述基板的底侧上形成通孔；以及将模制化合物施加于所述基板的底侧。所述通孔可穿过所述模制化合物并且暴露于所述模制化合物的底侧。所述通孔可耦合到所述ic装置的端。
52.在本公开的又一实施例中，一种倒装芯片装置可包括基板、第一ic装置、第二ic装置、模制化合物、第一通孔和第二通孔。所述基板可具有顶侧和底侧。所述第一ic装置可附连到所述基板的底侧。所述第二ic装置可附连到所述基板的底侧。所述第一ic装置的第一端可耦合到所述第二ic装置的第一端。所述模制化合物可施加于所述基板的底侧。所述第一通孔可附连到所述基板的底侧。所述第一通孔可穿过所述模制化合物并且可暴露于所述模制化合物的底侧。所述第一通孔可耦合到所述第一ic装置的第二端。所述第二通孔可附连到所述基板的底侧。所述第二通孔可穿过所述模制化合物并且可暴露于所述模制化合物的底侧。所述第二通孔可耦合到所述第二ic装置的第二端。
53.图1示出倒装芯片装置100。倒装芯片装置100是一种用于封装一对ic装置以例如通过将倒装芯片装置安装到pcb而组装到电子系统的装置。倒装芯片装置100包括基板110，所述基板提供从相关联pcb到一个或多个无源装置130和一对ic装置140和142的电力、接地和信号布设，以及按需要或期望在无源装置与ic装置之间提供电力、接地和信号布设。在特定实施例中，基板110表示层压结构，所述层压结构具有穿过层压结构的各个层布设的与各层之间的导电通孔互连的电力、接地和信号迹线。在另一实施例中，基板110表示实心结构，所述实心结构具有利用例如重新分布层(rdl)/钝化层制造工艺在结构的底部表面上制造的电力、接地和信号迹线。倒装芯片基板的构造和制造和其中的电力、接地和信号迹线布设是本领域中已知的，除非需要用以说明当前实施例，否则将不在本文中另外描述。本文中示出但未具体列举或描述的倒装芯片装置100的其它细节将在下文中在制造倒装芯片装置的方法的上下文中描述，如图2-9中所示和描述。
54.倒装芯片装置100的特征在于以下实情：ic装置140和142附连到基板110的底侧，模制化合物150施加于基板的底侧，并且电力、接地和信号触点由通孔126、128和129提供到模制化合物的底侧。为电力、接地和信号迹线提供焊料凸块170以完成倒装芯片装置100的
倒装芯片封装。在这点上，基板110不一定将电力、接地和信号迹线布设到基板的顶侧。倒装芯片基板的构造和制造和其中的电力、接地和信号迹线布设是本领域中已知的，除非需要用以说明当前实施例，否则将不在本文中另外描述。将在下文描述的方法中提供倒装芯片装置100的元件的更详细描述。
55.如所示，倒装芯片装置100表示提供rf功能的装置，其中ic装置140可表示具有rf输入/输出并向ic装置142提供预处理信号的rf ic装置，并且其中ic装置142可表示对从ic装置140接收的rf信号提供各种信号处理功能的接口ic装置。此处，ic装置140连接到基板110的迹线，所述迹线被布设到同轴屏蔽的rf输入/输出，如下文所描述。
56.图2-9示出用于制造倒装芯片装置100的方法。在图2中所示第一步骤101中，提供基板110。将基板110示为延伸超出倒装芯片装置100的界限。此处应理解，倒装芯片装置100可制造为紧邻倒装芯片装置110的一个或多个额外倒装芯片装置(未示)中的一者，并且最终过程步骤可包括按需要或期望将倒装芯片装置110与其它倒装芯片装置分离。基板110包括具有相关联迹线(未示)的无源装置衬垫112、在ic装置的电路元件之间具有迹线的ic到ic衬垫114、外部信号衬垫116(此处示为来自ic装置142)，以及rf输入/输出衬垫118和相关联的同轴屏蔽衬垫119(此处示为来自ic装置140)。应理解，倒装芯片装置100可按需要或期望包括一个或多个额外ic装置，或可按需要或期望包括仅一个ic装置。此外，倒装芯片装置100不必表示提供rf功能的装置，而是可按需要或期望表示其它类型的装置。应注意，在步骤101的仰视图中，未单独划定ic装置140和ic装置142的衬垫。此处应理解，所示衬垫中的一个或多个衬垫可按需要或期望与ic到ic信号相关联，与外部信号相关联，与电力和接地触点等相关联。应注意，当前图解中的特征可能不被视为按比例绘制，并且可按需要或期望在基板中提供更多或更少数目的衬垫。
57.在图3中所示的下一步骤102中，将通孔添加到基板110的底部上的与外部连接(包括电力连接、接地连接和信号连接)相关联的所有衬垫。此处，将外部信号通孔126、rf输入/输出通孔128和同轴屏蔽通孔129添加到相应外部信号衬垫116、rf输入/输出通孔118和同轴屏蔽衬垫119。为简单起见，未示出任何电力连接和接地连接。如所示，同轴屏蔽通孔129示出复杂结构，其中四个同轴屏蔽衬垫119与围绕rf输入/输出通孔118的同轴屏蔽件互连。以此方式，屏蔽了来自相关联pcb上的rf输入/输出的rf信号的通行。应注意，不需要与无源装置衬垫112和ic到ic衬垫114相关联的通孔，因为这些衬垫不需要布设到倒装芯片装置100的外部(底侧)。应理解，在步骤102中，可按需要或期望将其它结构添加到基板110的底部。例如，按需要或期望，可将其它类型的屏蔽结构、导热鳍片结构或其它元件添加到基板110的底部。外部信号通孔126、rf输入/输出通孔128、同轴屏蔽通孔129和添加到基板110的底部的任何其它结构可由本领域中已知的用于将材料添加到基板的任何工艺提供，包括但不限于光刻工艺、增材制造工艺、接合工艺、焊接工艺等。
58.如图2中所示，基板110表示层压结构，所述层压结构具有穿过层压结构的各个层布设的与各层之间的导电通孔互连的电力、接地和信号迹线。基板110可另外表示实心结构，所述实心结构具有利用rdl/钝化层制造工艺在结构的底部表面上制造的电力、接地和信号迹线。基板110可另外表示层压结构和通过rdl/钝化层制造工艺形成于所述层压结构上的特征的组合。倒装芯片基板的构造和制造和其中的电力、接地和信号迹线布设是本领域中已知的，除非需要用以说明当前实施例，否则将不在本文中另外描述。在任何情况下，
应理解，归因于信号路由通过迹线或rdl层，特定ic装置按需要或期望可具有延伸超出内部迹线/通孔或rdl层的占据面积。应注意，在完成步骤102之后，基板110可被视为完成的制品。例如，虽然图2-9所示的方法步骤示出基板材料延伸超出倒装芯片装置100的边缘，由此示出倒装芯片装置的特定类型的批量制造，但可理解，在步骤102所示的处理之后，可分离与基板110类似的基板，并且可根据需要或期望对单个基板执行如下所述的进一步处理。
59.在图4中所示的下一步骤103中，将无源装置130在无源装置衬垫112处附连到基板110的底侧。此处，无源装置130表示在无外部控制信号的情况下用以控制电路的电学性质的装置，并且可按需要或期望包括电容器、电阻器、电感器、变压器、电容器阵列、电阻器、电感器等，或其它类型的电路元件。可按需要或期望将一个或多个额外无源装置附连到基板100。如所示，无源装置130附连到与ic装置140和142相同的基板100的底部表面，但不是必定如此，并且无源装置可根据需要或期望附连到基板的顶部表面。
60.在图5中所示的下一步骤104中，将ic装置140和ic装置142通过其有源侧附连到基板110的底侧。此处，将ic装置附连到倒装芯片基板在本领域中已知，将不在此处另外描述，除非需要说明当前实施例。此外，应理解，如在步骤103中所描述的附连无源装置130以及此处所描述的附连ic装置140和ic装置142到基板110的底侧可作为单个组装步骤执行，例如，其中利用表面安装/回焊工艺将部件附连到基板。
61.在图6中所示的下一步骤105中，将模制化合物150施加于基板110的底侧。此处，可利用本领域中已知的任何模制过程，例如，障壁填充模制、注射模制等，并且可利用本领域中已知的任何固化过程，例如空气/热固化、uv固化等。此处应理解，步骤105的模制过程将用以使模制化合物150流入基板110与ic装置140和ic装置142之间的间隙中。具体地说，由于不需要cuf来使模制化合物150流入基板110与ic装置140和ic装置142之间的间隙中，因此由rf输入/输出通孔128形成的同轴结构与同轴屏蔽通孔129之间的间隔可放置得比在利用cuf方法的情况下原本可能准许的更接近ic装置140。以此方式，倒装芯片装置100的rf性能可得到改进。应注意，如所示，外部信号通孔126、rf输入/输出通孔128和同轴屏蔽通孔129高于ic装置140和ic装置142的高度，但不是必定如此，如将在下文的步骤106中描述。此处，按需要或期望，外部信号通孔126、rf输入/输出通孔128和同轴屏蔽通孔129可低于ic装置140和ic装置142，或可与ic装置高度相同。另外应注意，如所示，模制化合物150被示为填充到高于外部信号通孔126、rf输入/输出通孔128、同轴屏蔽通孔129、ic装置140和ic装置142中的任一者的高度，但不是必定如此，如将在下文的步骤106中描述。此处，按需要或期望，模制化合物150的高度可以是与外部信号通孔126、rf输入/输出通孔128、同轴屏蔽通孔129、ic装置140或ic装置142中的任一者相同的高度，或还可较低。
62.在图7中所示的下一步骤106中，向下研磨模制化合物150，使得外部信号通孔126、rf输入/输出通孔128、同轴屏蔽通孔129、ic装置140、ic装置142和模制化合物处于共同高度。此处，应理解，模制化合物150应被研磨到暴露外部信号通孔126、rf输入/输出通孔128和同轴屏蔽通孔129的高度。然而，ic装置140和ic装置142的底侧可通过步骤106的研磨过程暴露，或可按需要或期望不通过研磨过程暴露。此外，根据需要或期望，ic装置140和ic装置142可在步骤106的研磨过程中薄化。然而，应注意，当ic装置140和ic装置142的背侧通过研磨过程暴露时，ic装置的暴露背侧可用于为ic装置提供接地触点，并且用于对来自ic装置的热进行热传导，如下文在107中所描述。
63.在图8中所说明的下一步骤107中，在模制化合物150上形成rdl层和钝化层160。此处，按需要或期望重新布设外部通孔126、rf输入/输出通孔128和同轴屏蔽通孔129的暴露末端以接触rdl/钝化层160的底侧上的接触衬垫。此处，rdl/钝化层160可按需要或期望由本领域中已知的用于形成ic装置的rdl和钝化层的任何过程来提供。
64.在图9中所示的下一步骤108中，按需要或期望将焊球170附接到rdl/钝化层160的底部上的接触衬垫以及附接到ic装置140和ic装置142的背侧。此处，焊球170的附接可按需要或期望通过本领域中已知的用于将焊球附接到暴露的通孔或暴露的ic装置背侧的任何过程来提供。此处，附接到ic装置140和ic装置142的背侧的焊球可按需要或期望提供以下双重功能：将清洁的接地平面提供给ic装置的块体材料，以及提供导热路径以从ic装置移除热。
65.应注意，可按需要或期望在制造倒装芯片装置100的背景下提供其它过程步骤。此外，步骤的次序是说明性的，并且所示过程步骤可按需要或期望按不同次序执行。
66.尽管本文中已详细描述仅数个示例性实施例，但本领域的技术人员将容易了解，在实质上不脱离本公开的实施例的新颖教示和优点的情况下，对示例性实施例的许多修改是可能的。因此，所有此类修改意图包括在如所附权利要求书中所限定的本公开的实施例的范围内。在权利要求书中，装置加功能条款(means-plus-function clause)意图涵盖在本文中描述为执行所列举的功能的结构，不仅涵盖结构等同物而且涵盖等同结构。
67.上文所公开的主题应视为说明性而非限制性的，并且所附权利要求书意图涵盖落入本发明的范围内的任何以及所有此类修改、增强以及其它实施例。因此，在法律允许的最大程度上，本发明的范围将由所附权利要求书和其等同物的最广泛可容许的解释确定，并且不应受前文具体实施方式约束或限制。

技术特征：
1.一种倒装芯片装置，其特征在于，包括：基板，其具有顶侧和底侧；集成电路装置，其附连到所述基板的所述底侧；模制化合物，其施加于所述基板的所述底侧；以及第一通孔，其附连到所述基板的所述底侧，其中所述第一通孔穿过所述模制化合物并且暴露于所述模制化合物的底侧，并且其中所述第一通孔耦合到所述集成电路装置的第一端。2.根据权利要求1所述的倒装芯片装置，其特征在于，另外包括：第二通孔，其附连到所述基板的所述底侧，其中所述第二通孔穿过所述模制化合物并且暴露于所述模制化合物的所述底侧，并且其中所述第二通孔耦合到所述集成电路装置的第二端。3.根据权利要求2所述的倒装芯片装置，其特征在于，所述第一通孔被配置成用于携载所述集成电路装置的射频信号。4.根据权利要求3所述的倒装芯片装置，其特征在于，所述第二端是所述集成电路装置的屏蔽端。5.根据权利要求4所述的倒装芯片装置，其特征在于，所述第二通孔在所述第一通孔周围形成同轴屏蔽。6.根据权利要求1所述的倒装芯片装置，其特征在于，另外包括：第一焊球，其在所述模制化合物的所述底侧附连到所述第一通孔。7.根据权利要求6所述的倒装芯片装置，其特征在于，另外包括：第二焊球，其附连到所述集成电路装置的底侧。8.根据权利要求1所述的倒装芯片装置，其特征在于，另外包括：无源装置，其附连到所述基板的所述底侧。9.一种制造倒装芯片装置的方法，其特征在于，所述方法包括：将集成电路装置附接到所述倒装芯片装置的基板的底侧；在所述基板的所述底侧上形成第一通孔；以及将模制化合物施加于所述基板的所述底侧；其中所述第一通孔穿过所述模制化合物并且暴露于所述模制化合物的底侧，并且其中所述第一通孔耦合到所述集成电路装置的第一端。10.一种倒装芯片装置，其特征在于，包括：基板，其具有顶侧和底侧；第一集成电路装置，其附连到所述基板的所述底侧；第二集成电路装置，其附连到所述基板的所述底侧，其中所述第一集成电路装置的第一端耦合到所述第二集成电路装置的第一端；模制化合物，其施加于所述基板的所述底侧；第一通孔，其附连到所述基板的所述底侧，其中所述第一通孔穿过所述模制化合物并且暴露于所述模制化合物的底侧，并且其中所述第一通孔耦合到所述第一集成电路装置的第二端；以及第二通孔，其附连到所述基板的所述底侧，其中所述第二通孔穿过所述模制化合物并
且暴露于所述模制化合物的所述底侧，并且其中所述第二通孔耦合到所述第二集成电路装置的第二端。

技术总结
一种倒装芯片装置包括基板、集成电路装置、模制化合物和通孔。所述基板具有顶侧和底侧。所述集成电路装置附连到所述基板的所述底侧。所述模制化合物附连到所述基板的所述底侧。所述通孔附连到所述基板的所述底侧。所述通孔穿过所述模制化合物并且暴露于所述模制化合物的底侧。所述通孔耦合到所述集成电路装置的端。置的端。置的端。


技术研发人员：安托尼斯
受保护的技术使用者：恩智浦有限公司
技术研发日：2023.03.06
技术公布日：2023/9/14