一种具电极间电容结构的IGBT芯片及其制作方法与流程

一种具电极间电容结构的igbt芯片及其制作方法
技术领域
1.本发明涉及igbt芯片制备技术领域，具体涉及一种具电极间电容结构的igbt芯片及其制作方法。


背景技术：

[0002] igbt是一种大功率半导体分立器件，结合了mos器件高开关频率，易于控制和bjt器件的大电流处理能力能等优点，在工业变频、消费电子、轨道交通、新能源、航天航空等领域有着广泛的应用。
[0003]
igbt 的应用范围很广，具体的igbt芯片如图1所示，在某些应用场合中，需要在保持cgd 的场合下调整cgs，在不改变设计的情况下，cgd 和cgs 将等比增大或者减小，不能达到保持cgd不变，但是改变cgs的效果。


技术实现要素：

[0004]
有鉴于此，本发明提供了一种具电极间电容结构的igbt芯片及其制作方法，用于能够在保持cgd不变的前提下，改变cge的值。
[0005]
为了解决实现上述目的，本发明提供了一种具电极间电容结构的igbt芯片，包括n型硅衬底、二氧化硅区、p型体区、n+发射极、栅极多晶硅区、顶部多晶硅层、接触孔、顶部金属区、n型场终止区、p+阳极区、cgs发射极端电极以及cgs栅极端电极；其中，在所述栅极多晶硅区的顶部形成的所述顶部多晶硅层，所述顶部多晶硅层与所述二氧化硅区共同构成一种电容结构，且该电容结构与所述cgs发射极端电极以及cgs栅极端电极分别相连，以实现在cgd不变的同时改变cgs。
[0006]
为了解决实现上述目的，本发明还提供了一种制作方法，用于制备上述的具电极间电容结构的igbt芯片，所述制作方法包括如下步骤：s1、选择n型硅衬底，沉积预设厚度的二氧化硅，通过离子注入在所述n型硅衬底形成p型体区，使用光刻胶做掩膜，再进行二氧化硅刻蚀得到氧化掩模层，并清除光刻胶；s2、将所述氧化掩模层作为硬掩模层，基于干法刻蚀得到沟槽结构后再去除所述硬掩模层；s3、在沟槽结构进行氧化处理形成栅极氧化层；s4、淀积多晶硅填充所述沟槽结构形成栅极多晶硅区，刻蚀去除n型硅衬底的表面多晶硅，通过离子注入形成n+发射极；s5、依次淀积二氧化硅、多晶硅层，再通过光刻和刻蚀去除部分二氧化硅和多晶硅得到二氧化硅层和顶部多晶硅层，且所述顶部多晶硅层与所述二氧化硅区共同构成一种电容结构；s6、淀积介质层，再通过刻蚀开出接触孔，淀积顶层金属层以连接n+发射极和二氧化硅层上面的顶部多晶硅层，n型硅衬底进行背面高能离子注入形成n型场终止区和p+阳极区。
[0007]
在可能的一些实施方式中，所述步骤s1具体包括：选取n型的fz单晶硅衬底，沉积预设厚度的二氧化硅，采用湿氧工艺将fz单晶硅衬底进行氧化层生长；通过注入p型离子在所述n型硅衬底形成p型体区，去胶后进行杂质推进；使用光刻胶做掩膜，再进行二氧化硅刻蚀得到氧化掩膜层，并清除光刻胶。
[0008]
在可能的一些实施方式中，所述步骤s2具体包括：基于pecvd淀积生长二氧化硅刻蚀硬掩膜层，基于干法刻蚀得到沟槽结构后再去除所述硬掩模层；在可能的一些实施方式中，所述步骤s3具体包括：牺牲氧化层生长，去除牺牲氧化层，栅氧生长以在沟槽结构形成栅极氧化层。
[0009]
在可能的一些实施方式中，在所述步骤s4中：通过n型离子注入形成n+发射极。
[0010]
在可能的一些实施方式中，所述步骤s5具体包括：依次基于pecvd淀积二氧化硅、多晶硅层，再通过光刻和刻蚀去除部分二氧化硅和多晶硅得到二氧化硅层和顶部多晶硅层，且所述顶部多晶硅层与所述二氧化硅区共同构成一种电容结构。
[0011]
在可能的一些实施方式中，所述步骤s6具体包括：采用usg+bpsg双层结构作为隔离介质层；刻蚀接触孔至预设深度，在接触孔区域第一次注入bf2离子，第二次注入b+离子，去胶后炉管退火；正面淀积金属层至一预置厚度，以连接n+发射极和二氧化硅层上面的顶部多晶硅层；在背面buffer层离子注入p+离子，在背面阳极注入b+离子，炉管退火激活杂质，形成n型场终止区和p+阳极区。
[0012]
采用上述实施例的有益效果是：本发明在栅极多晶硅区的顶部形成的所述顶部多晶硅层与二氧化硅层构成一种电容结构，且该电容结构与所述cgs发射极端电极以及cgs栅极端电极分别相连，从而形成一个与栅极和发射极并联的电容，以实现在cgd不变的同时改变cgs。
附图说明
[0013]
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0014]
图1为现有技术中传统的igbt芯片的结构示意图；图2为本发明提供的具电极间电容结构的igbt芯片的制作方法中步骤s1执行后igbt芯片一实施例的结构变化示意图；图3为本发明提供的具电极间电容结构的igbt芯片的制作方法中步骤s2执行后igbt芯片一实施例的结构变化示意图；
图4为本发明提供的具电极间电容结构的igbt芯片的制作方法中步骤s3执行后igbt芯片一实施例的结构变化示意图；图5为本发明提供的具电极间电容结构的igbt芯片的制作方法中步骤s4执行后igbt芯片一实施例的结构变化示意图；图6为本发明提供的具电极间电容结构的igbt芯片的制作方法中步骤s5执行后igbt芯片一实施例的结构变化示意图；图7为本发明提供的具电极间电容结构的igbt芯片的制作方法中步骤s6执行后igbt芯片一实施例的结构变化示意图。
具体实施方式
[0015]
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0016]
在陈述实施例之前，对本技术涉及的相关名词进行解释：cgd：capacitance of between gate and drain，即栅极与漏极之间的电容；cgs：capacitance of between gate and source，即栅极与源极之间的电容。
[0017]
本发明提供了一种具电极间电容结构的igbt芯片及其制作方法，现进行详细说明。
[0018]
在本发明的实施例中，提供了一种具电极间电容结构的igbt芯片，可参阅图7，该具电极间电容结构的igbt芯片包括n型硅衬底101、二氧化硅区102、p型体区103、n+发射极105、栅极多晶硅区106、顶部多晶硅层107、接触孔108、顶部金属区109、n型场终止区110、p+阳极区111、cgs发射极端电极112以及cgs栅极端电极113；其中，在所述栅极多晶硅区106的顶部形成的所述顶部多晶硅层107，所述顶部多晶硅层107与所述二氧化硅区102共同构成一种电容结构，且该电容结构与所述cgs发射极端电极112以及cgs栅极端电极113分别相连，以实现在cgd不变的同时改变cgs。
[0019]
需要说明的是，顶部多晶硅层107与cgs发射极端电极112连接，而二氧化硅区102与cgs发射极端电极112连接，而只需要在制备时改变顶部多晶硅层107中多晶硅含量或者二氧化硅区102中的二氧化硅含量，即可在cgd不变的同时改变cgs。
[0020]
与现有技术相比，本发明在栅极多晶硅区的顶部形成的所述顶部多晶硅层与二氧化硅层构成一种电容结构，且该电容结构与所述cgs发射极端电极以及cgs栅极端电极分别相连，从而形成一个与栅极和发射极并联的电容，以实现在cgd不变的同时改变cgs。
[0021]
在本发明的实施例中，还提供了一种具电极间电容结构的igbt芯片的制作方法，请参阅图2-7，其具体包括如下步骤：s1、选择n型硅衬底101，沉积预设厚度的二氧化硅，通过离子注入在所述n型硅衬底形成p型体区103，使用光刻胶做掩膜，再进行二氧化硅刻蚀得到氧化掩模层114，并清除光刻胶，得到如图2的结构图；s2、将所述氧化掩模层114作为硬掩模层，基于干法刻蚀得到沟槽结构后再去除所述硬掩模层，得到如图3的结构图；
s3、在沟槽结构进行氧化处理形成栅极氧化层104，得到如图4的结构图；s4、淀积多晶硅填充所述沟槽结构形成栅极多晶硅区106，刻蚀去除n型硅衬底的表面多晶硅，通过离子注入形成n+发射极105，得到如图5的结构图；s5、依次淀积二氧化硅、多晶硅层，再通过光刻和刻蚀去除部分二氧化硅和多晶硅得到二氧化硅层102和顶部多晶硅层107，且所述顶部多晶硅层107与所述二氧化硅区102共同构成一种电容结构，得到如图6的结构图；s6、淀积介质层，再通过刻蚀开出接触孔108，淀积顶层金属层109以连接n+发射极105和二氧化硅层102上面的顶部多晶硅层107，n型硅衬底101进行背面高能离子注入形成n型场终止区110和p+阳极区111，得到如图7的结构图。
[0022]
在可能的一些实施方式中，请查阅图2，所述步骤s1具体包括：选取n型的fz单晶硅衬底，沉积预设厚度的二氧化硅，采用湿氧工艺将fz单晶硅衬底101进行氧化层生长，其中，fz单晶硅衬底的晶圆表面为（100）晶面，电阻率为30-90 ω
·
cm，湿氧工艺温度为800-1050℃，氧化层厚度为1-3μm；通过注入p型离子在所述n型硅衬底101形成p型体区103，去胶后进行杂质推进，其中，注入的p型离子为b+离子，注入剂量为8e13-5e14，注入能量为80-140kev，杂质推进时的温度为1000-1200℃，时间为300-600min；使用光刻胶做掩膜，再进行二氧化硅刻蚀得到氧化掩膜层114，并清除光刻胶。
[0023]
在可能的一些实施方式中，请查阅图3，所述步骤s2具体包括：基于pecvd（plasma enhanced chemical vapor deposition，等离子体增强化学的气相沉积法）淀积生长二氧化硅刻蚀硬掩膜层，基于干法刻蚀得到沟槽结构后再去除所述硬掩模层，其中，刻蚀硬掩膜层的厚度为5000-10000a；在可能的一些实施方式中，请查阅图4，所述步骤s3具体包括：牺牲氧化层生长，厚度为800-1200a，去除牺牲氧化层，栅氧生长以在沟槽结构形成栅极氧化层104，厚度为1000-1200a。
[0024]
在可能的一些实施方式中，请查阅图5，在所述步骤s4中：通过n型离子注入形成n+发射极105，具体的，第一次注入p+离子，注入剂量为1e15-8e15，注入能量为40-80kev，第二次注入as+离子，注入剂量为1e15-8e15，注入能量为40-100kev，去胶后炉管退火，温度为800-1000℃，时间为30-60min。
[0025]
在可能的一些实施方式中，请查阅图6，所述步骤s5具体包括：依次基于pecvd淀积二氧化硅、多晶硅层，再通过光刻和刻蚀去除部分二氧化硅和多晶硅得到二氧化硅层102和顶部多晶硅层107；所述顶部多晶硅层107与二氧化硅层102构成一种电容结构，且该电容结构与所述cgs发射极端电极112以及cgs栅极端电极113分别相连，从而形成一个与栅极和发射极并联的电容，以实现在cgd不变的同时改变cgs。
[0026]
在可能的一些实施方式中，请查阅图7，所述步骤s6具体包括：采用usg+bpsg双层结构作为隔离介质层，其中，总厚度为9000-12000a；刻蚀接触孔108至预设深度，在接触孔108区域第一次注入bf2离子，第二次注入b+离子，去胶后炉管退火；其中，预设深度为0.2-0.5μm，第一次注入的bf2离子的注入剂量为5e14-8e15，注入能量为20-80kev，第二次注入b+离子的注入剂量为1e14-5e15，注入能量为40-100kev，炉管退火的温度为700-1000℃，时间为30-60min；
正面淀积顶部金属层109至一预置厚度，以连接n+发射极105和二氧化硅层102上面的顶部多晶硅层107，预置厚度为4-8μm；在背面buffer层离子注入p+离子，在背面阳极注入b+离子，炉管退火激活杂质，形成n型场终止区110和p+阳极区111，其中，注入p+离子的注入剂量为2e11-1e13，注入能量为200-900kev；注入b+离子的注入剂量为1e12-8e13，注入能量为20-50kev；炉管退火的温度为300-500℃，时间为20-80min。
[0027]
需要说明的是，通过执行上述步骤s1-s6的制作方法，能够得到上述实施例的具电极间电容结构的igbt芯片，其通过顶部多晶硅层107与二氧化硅层102构成一种电容结构，且该电容结构与所述cgs发射极端电极112以及cgs栅极端电极113分别相连，从而形成一个与栅极和发射极并联的电容，以实现在cgd不变的同时改变cgs；具体的，只需要在制备时改变顶部多晶硅层107中多晶硅含量或者二氧化硅区102中的二氧化硅含量，即可在cgd不变的同时改变cgs。
[0028]
以上对本发明所提供的具电极间电容结构的igbt芯片及其制作方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

技术特征：
1.一种具电极间电容结构的igbt芯片，其特征在于，包括n型硅衬底、二氧化硅区、p型体区、n+发射极、栅极多晶硅区、顶部多晶硅层、接触孔、顶部金属区、n型场终止区、p+阳极区、cgs发射极端电极以及cgs栅极端电极；其中，在所述栅极多晶硅区的顶部形成的所述顶部多晶硅层，所述顶部多晶硅层与所述二氧化硅区共同构成一种电容结构，且该电容结构与所述cgs发射极端电极以及cgs栅极端电极分别相连，以实现在cgd不变的同时改变cgs。2.一种制作方法，用于制备如权利要求1所述的具电极间电容结构的igbt芯片，其特征在于，所述制作方法包括如下步骤：s1、选择n型硅衬底，沉积预设厚度的二氧化硅，通过离子注入在所述n型硅衬底形成p型体区，使用光刻胶做掩膜，再进行二氧化硅刻蚀得到氧化掩膜层，并清除光刻胶；s2、将所述氧化掩模层作为硬掩模层，基于干法刻蚀得到沟槽结构后再去除所述硬掩模层；s3、在沟槽结构进行氧化处理形成栅极氧化层；s4、淀积多晶硅填充所述沟槽结构形成栅极多晶硅区，刻蚀去除n型硅衬底的表面多晶硅，通过离子注入形成n+发射极；s5、依次淀积二氧化硅、多晶硅层，再通过光刻和刻蚀去除部分二氧化硅和多晶硅得到二氧化硅层和顶部多晶硅层，且所述顶部多晶硅层与所述二氧化硅区共同构成一种电容结构；s6、淀积介质层，再通过刻蚀开出接触孔，淀积顶层金属层以连接n+发射极和二氧化硅层上面的顶部多晶硅层，n型硅衬底进行背面高能离子注入形成n型场终止区和p+阳极区。3.根据权利要求2所述的制作方法，其特征在于，所述步骤s1具体包括：选取n型的fz单晶硅衬底，沉积预设厚度的二氧化硅，采用湿氧工艺将fz单晶硅衬底进行氧化层生长；通过注入p型离子在所述n型硅衬底形成p型体区，去胶后进行杂质推进；使用光刻胶做掩膜，再进行二氧化硅刻蚀得到氧化掩膜层，并清除光刻胶。4.根据权利要求2所述的制作方法，其特征在于，所述步骤s2具体包括：基于pecvd淀积生长二氧化硅刻蚀硬掩膜层，基于干法刻蚀得到沟槽结构后再去除所述硬掩模层。5.根据权利要求2所述的制作方法，其特征在于，所述步骤s3具体包括：牺牲氧化层生长，去除牺牲氧化层，栅氧生长以在沟槽结构形成栅极氧化层。6.根据权利要求2所述的制作方法，其特征在于，在所述步骤s4中：通过n型离子注入形成n+发射极。7.根据权利要求2所述的制作方法，其特征在于，所述步骤s5具体包括：依次基于pecvd淀积二氧化硅、多晶硅层，再通过光刻和刻蚀去除部分二氧化硅和多晶硅得到二氧化硅层和顶部多晶硅层，且所述顶部多晶硅层与所述二氧化硅区共同构成一种电容结构。8.根据权利要求2所述的制作方法，其特征在于，所述步骤s6具体包括：采用usg+bpsg双层结构作为隔离介质层；刻蚀接触孔至预设深度，在接触孔区域第一次注入bf2离子，第二次注入b+离子，去胶
后炉管退火；正面淀积金属层至一预置厚度，以连接n+发射极和二氧化硅层上面的顶部多晶硅层；在背面buffer层离子注入p+离子，在背面阳极注入b+离子，炉管退火激活杂质，形成n型场终止区和p+阳极区。

技术总结
本发明提供了一种具电极间电容结构的IGBT芯片及其制作方法，该芯片包括：N型硅衬底、二氧化硅区、P型体区、N+发射极、栅极多晶硅区、顶部多晶硅层、接触孔、顶部金属区、N型场终止区、P+阳极区、Cgs发射极端电极以及Cgs栅极端电极；其中，在所述栅极多晶硅区的顶部形成的所述顶部多晶硅层与二氧化硅层构成一种电容结构，且该电容结构与所述Cgs发射极端电极以及Cgs栅极端电极分别相连，以实现在Cgd不变的同时改变Cgs。本发明提出了一种新的IGBT结构，在栅极多晶硅区的顶部，形成一个与栅极和发射极并联的电容，将改变Cgs的大小。将改变Cgs的大小。将改变Cgs的大小。


技术研发人员：李江华
受保护的技术使用者：深圳芯能半导体技术有限公司
技术研发日：2023.08.22
技术公布日：2023/9/20