用于半导体图案上浅沟槽的间隙填充方法、半导体器件与流程

1.本发明涉及半导体制备技术领域，具体涉及一种用于半导体图案上浅沟槽的间隙填充方法，以及采用上述方法制备得到的半导体器件。


背景技术：

2.随着半导体制造工艺的飞速发展，半导体器件为了达到更大的数据存储、更多的功能，半导体器件朝向更高的元件密度、高度集成的方向发展，对半导体器件的结构以及制造工艺提出了更高的要求。
3.由于半导体器件上的图案尺寸变小，相应地图案上浅沟槽之间的间距也越来越小，而这些浅沟槽是需要通过特定的膜质进行间隙填充(gaofill)以进行浅沟槽隔离(sti：shallow trench isolation)。现有的间隙填充过程中，通常会在浅沟槽内形成空洞(void)，这些空洞会导致半导体器件上的回路短路，同时引起性能缺陷，影响半导体的性能及使用寿命。


技术实现要素：

4.本发明所要解决的技术问题是现有的半导体图案的浅沟槽间隙填充方法会导致空洞，影响半导体的性能及使用寿命。目的在于提供一种用于半导体图案上浅沟槽的间隙填充方法及半导体器件，消除在间隙填充过程中的空洞，从而解决以上问题。
5.本发明通过下述技术方案实现：
6.本发明的第一个目的是提供一种用于半导体图案上浅沟槽的间隙填充方法，包括：
7.通过cmp凹陷处理在去除封堵于浅沟槽开口处的部分第一沉积膜质，以形成第二沉积膜质；
8.向经cmp凹陷处理后的浅沟槽内沉积膜质以形成第三沉积膜质。
9.可选地，所述封堵在浅沟槽开口处的第一沉积膜质的形成过程为：向浅沟槽内沉积膜质直至所述浅沟槽的开口处被封堵。
10.可选地，所述第一沉积膜质位于浅沟槽外部的部分厚度大于以对浅沟槽开口形成封堵。
11.可选地，所述cmp凹陷处理为：通过化学机械抛光法对所述第一沉积膜质进行处理，以在浅沟槽的开口处形成cmp凹陷，得到第二沉积膜质使浅沟槽开口处不被封堵。
12.可选地，所述第二沉积膜质之间的cmp凹陷的深度大于
13.可选地，所述cmp凹陷的侧面与位于浅沟槽之间的衬底所在面的夹角小于90
°
。
14.可选地，所述封堵在浅沟槽开口处的第一沉积膜质的沉积过程为：采用cvd或pvd或ald的方法进行膜质沉积，以对浅沟槽开口形成封堵。
15.可选地，所述cmp凹陷处理的过程为：在cmp机台上使用可形成凹陷的研磨液去除封堵在浅沟槽上的膜质及沿图案垂直方向的膜质。
16.可选地，所述第三沉积膜质的沉积过程为：采用cvd或pvd或ald的方法沉积第三膜质。
17.本发明的第二个目的是提供一种半导体器件，采用上述任一项所述的方法制备得到。
18.本发明与现有技术相比，具有如下的优点和有益效果：
19.本发明实施例提供的一种用于半导体图案上浅沟槽的间隙填充方法，在沉积的过程中通过cmp凹陷化处理将浅沟槽的开口打开，再进行后续的沉积，就可以消除空洞，避免空洞的形成，形成良好的图案轮廓，从而消除回路短路，提升半导体器件的性能。
附图说明
20.为了更清楚地说明本发明示例性实施方式的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。在附图中：
21.图1为现有的间隙填充形成空洞的流程示意图。
22.图2为本发明实施例提供的一种用于半导体图案上浅沟槽的间隙填充方法的流程示意图。
23.附图中标记及对应的零部件名称：
24.1-第一沉积膜质，11-第一区膜质，12-第二区膜质，2-第二沉积膜质，21-第三区膜质，211-第一面，212-竖向面，22-第四区膜质，3-第三沉积膜质，4-cmp凹陷，5-衬底，6-空洞，7-图案(pattern)，8-浅沟槽。
具体实施方式
25.为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。
26.在以下描述中，为了提供对本发明的透彻理解阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本发明。在其他实施例中，为了避免混淆本发明，未具体描述公知的结构、材料或方法。
27.在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本发明至少一个实施例中。因此，在整个说明书的各个地方出现的短语“一个实施例”、“实施例”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和、或子组合将特定的特征、或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的示图都是为了说明的目的，并且示图不一定是按比例绘制的。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
28.在本发明的描述中，术语“前”、“后”、“上”、“下”、“内”、“外”等仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明保护范围的限制。
29.现有的间隙填充方法如图1中所示，通过膜质沉积的方法，如图1中的a所示，沉积膜质前图案7上具有浅沟槽8以及衬底5；进行膜质沉积的前期，由于浅沟槽8的间隙很小，浅沟槽8的开口会被堵住而不能使膜质进入到浅沟槽8，形成如图1中的b所示的轮廓；再继续进行沉积，由于浅沟槽8的开口始终处于封堵的状态，膜质会在浅沟槽8外继续沉积而无法填充空洞6，形成如图1中的c中的轮廓。这样浅沟槽8内就始终存在空洞6，这些空洞6会造成半导体回路短路，同时空洞6的存在本身就属于一种缺陷，从而影响半导体器件的其他性能。
30.本专利申请中采用了一种新的间隙填充方法，在一实施例中，包括：
31.通过cmp凹陷4处理去除封堵在浅沟槽8开口处的部分第一沉积膜质1，以形成第二沉积膜质2；
32.向经cmp凹陷4处理后的浅沟槽8内沉积膜质以第三沉积膜质3；
33.所述第一沉积膜质1、第二沉积膜质2、第三沉积膜质3的材料相同。
34.具体地，如图2中的d所示，定义封堵在浅沟槽8的开口处的膜质为第一沉积膜质1，首先对第一沉积膜质1进行cmp凹陷4化处理，将部分第一沉积膜质1去除而将浅沟槽8开口打开，形成如图2中的e所示的轮廓，定义此状态下的膜质为第二沉积膜质2；然后向经过cmp凹陷4处理的浅沟槽8内进行间隙填充，沉积膜质，形成如图2中的f所示的轮廓，定义此状态下的膜质为第三沉积膜质3。
35.第一沉积膜质1、第二沉积膜质2、第三沉积膜质3可以相同，也可以不同，具体可根据实际需要进行选取。
36.在沉积的过程中通过cmp凹陷4化处理将浅沟槽8的开口打开，再进行后续的沉积，就可以消除空洞6，避免空洞6的形成，形成良好的图案轮廓，从而消除回路短路，提升半导体器件的性能。
37.在一实施例中，所述封堵在浅沟槽8开口处的第一沉积膜质1的形成过程为：向浅沟槽8内沉积膜质直至所述浅沟槽8的开口处被封堵。优选地，所述第一沉积膜质1位于浅沟槽8外部的部分厚度大于以对浅沟槽8开口形成封堵。
38.定义第一沉积膜质1包括第一区膜质11、第二区膜质12，第一区膜质11位于浅沟槽8内，第二区膜质12位于浅沟槽8外部，第一区膜质11之间即是cmp凹陷4。在进行第一阶段的膜质沉积时，控制膜质沉积的厚度，控制位于浅沟槽8外的第二区膜质12的厚度不低于以此厚度来确保浅沟槽8的开口被堵住。然后再进行cmp凹陷4化处理，以及后续的第二阶段的膜质沉积。
39.通过控制第二区膜质12的厚度不低于可以为后续的cmp凹陷4化处理做准备，同时该厚度更有利于cmp凹陷4的形成，也可以避免在cmp凹陷4化处理时由于膜质太薄而导致衬底5被抛光而带来缺陷。
40.在一实施例中，所述cmp凹陷4处理为：通过化学机械抛光法对所述第一沉积膜质1进行处理，以在浅沟槽8的开口处形成cmp凹陷4，得到第二沉积膜质2使浅沟槽8开口处不被封堵。
41.具体地，利用化学机械抛光对第一沉积膜质1进行抛光研磨，第一区膜质11与第二区膜质12均被研磨，形成图2中的e的轮廓，第一区膜质11、第二区膜质12均有保留，浅沟槽8的中部位置为cmp凹陷4，cmp凹陷4向图案7的衬底5方向延伸，形成狭洞状的结构。
42.优选地，所述第二沉积膜质2之间的cmp凹陷4的深度大于此深度既可以确保图案7的衬底5不被研磨而形成缺陷，也可以确保浅沟槽8开口处的膜质被去除，确保开口处的第二区膜质12之间的间距足够大而使开口通畅。
43.优选地，所述cmp凹陷4的侧面与位于浅沟槽8之间的衬底5所在面的夹角小于90
°
。定义第二沉积膜质2包括第三区膜质21、第四区膜质22，第三区膜质21位于浅沟槽8内，第四区膜质22位于浅沟槽8外，第三区膜质21具有第一面211，两个第一面211之间即是cmp凹陷4，第一面211是曲面，第一面211与衬底5所在的平面的夹角小于90
°
。这样得到的cmp凹陷4距离衬底5较远处的开口的宽度大于cmp凹陷4距离衬底5较近处的开口的凹陷，形成v字型开口，这样进行后续第二阶段沉积形成第三沉积膜质3的过程，就会更加顺畅，也能避免空洞6的形成；且由于第一面211是曲面，相较于在第一阶段沉积时的浅沟槽8的两个竖向面212，可以大大降低空洞6形成的风险。
44.在一实施例中，所述封堵在浅沟槽8开口处的第一沉积膜质1的沉积过程为采用化学气相沉积cvd或物理气相沉积pvd或原子层沉积技术ald的方式进行。
45.在一实施例中，所述cmp凹陷4处理的过程为：在cmp机台上使用可形成凹陷的研磨液去除封堵在浅沟槽上的膜质及沿图案垂直方向的膜质，让图案的顶部表面不被露出来，这样在沉积第三沉积膜质时不会产生空洞。其中研磨液具有形成凹陷的特性，可以为二氧化硅抛光液、氧化铝抛光液等。
46.在一实施例中，所述第三沉积膜质3的沉积过程为：采用cvd或pvd或ald的方法沉积第三膜质在一实施例中，一种半导体器件，采用上述各实施例中所述的方法制备得到。
47.本发明各实施例中未提及的过程、方法及设备均为已知技术。
48.以上的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

技术特征：
1.一种用于半导体图案上浅沟槽的间隙填充方法，其特征在于，包括：通过cmp凹陷处理在去除封堵于浅沟槽开口处的部分第一沉积膜质，以形成第二沉积膜质；向经cmp凹陷处理后的浅沟槽内沉积膜质以形成第三沉积膜质。2.根据权利要求1所述的一种用于半导体图案上浅沟槽的间隙填充方法，其特征在于，所述封堵在浅沟槽开口处的第一沉积膜质的形成过程为：向浅沟槽内沉积膜质直至所述浅沟槽的开口处被封堵。3.根据权利要求2所述的一种用于半导体图案上浅沟槽的间隙填充方法，其特征在于，所述第一沉积膜质位于浅沟槽外部的部分厚度大于以对浅沟槽开口形成封堵。4.根据权利要求2所述的一种用于半导体图案上浅沟槽的间隙填充方法，其特征在于，所述cmp凹陷处理为：通过化学机械抛光法对所述第一沉积膜质进行处理，以在浅沟槽的开口处形成cmp凹陷，得到第二沉积膜质使浅沟槽开口处不被封堵。5.根据权利要求1所述的一种用于半导体图案上浅沟槽的间隙填充方法，其特征在于，所述第二沉积膜质之间的cmp凹陷的深度大于6.根据权利要求5所述的一种用于半导体图案上浅沟槽的间隙填充方法，其特征在于，所述cmp凹陷的侧面与位于浅沟槽之间的衬底所在面的夹角小于90
°
。7.根据权利要求1所述的一种用于半导体图案上浅沟槽的间隙填充方法，其特征在于，所述封堵在浅沟槽开口处的第一沉积膜质的沉积过程为：采用cvd或pvd或ald的方法进行膜质沉积，以对浅沟槽开口形成封堵。8.根据权利要求1所述的一种用于半导体图案上浅沟槽的间隙填充方法，其特征在于，所述cmp凹陷处理的过程为：在cmp机台上使用可形成凹陷的研磨液去除封堵在浅沟槽上的膜质及沿图案垂直方向的膜质。9.根据权利要求1所述的一种用于半导体图案上浅沟槽的间隙填充方法，其特征在于，所述第三沉积膜质的沉积过程为：采用cvd或pvd或ald的方法沉积第三膜质。10.一种半导体器件，采用如权利要求1-9任一项所述的方法制备得到。

技术总结
本发明公开了一种用于半导体图案上浅沟槽的间隙填充方法、半导体器件，方法包括通过CMP凹陷处理在去除封堵于浅沟槽开口处的部分第一沉积膜质，以形成第二沉积膜质；向经CMP凹陷处理后的浅沟槽内沉积膜质以形成第三沉积膜质。通过CMP凹陷化处理将浅沟槽的开口打开，再进行后续的沉积，就可以消除空洞，避免空洞的形成，形成良好的图案轮廓，从而消除回路短路，提升半导体器件的性能。提升半导体器件的性能。提升半导体器件的性能。


技术研发人员：金泰源
受保护的技术使用者：成都高真科技有限公司
技术研发日：2022.03.14
技术公布日：2023/9/23