像素电路、阵列基板及显示面板的制作方法

1.本发明涉及显示技术领域，尤其涉及一种像素电路、阵列基板及显示面板。


背景技术：

2.随着显示技术的发展，阵列基板的应用也越来越广泛，相应的对阵列基板的要求也越来越高。
3.阵列基板上包含有多个像素，阵列基板的像素密度对显示质量有着重要的影响。然而，现有的阵列基板存在像素密度不够高的问题，限制了阵列基板的进一步应用。


技术实现要素：

4.本发明提供了一种像素电路、阵列基板，以减少像素电路所占用的空间，提高阵列基板的像素密度。
5.根据本发明的一方面，提供了一种像素电路，所述像素电路包括：
6.驱动模块、发光模块、存储模块和发光控制模块；
7.所述驱动模块的第一端与第一信号线电连接，所述驱动模块的第二端通过所述发光控制模块与所述发光模块电连接；所述存储模块用于维持所述驱动模块的控制端的电位；所述驱动模块用于根据其控制端的电位生成驱动电流，所述发光模块响应所述驱动电流发光；
8.所述第一信号线至少用于在数据帧提供驱动信号。
9.可选地，所述第一信号线还用于在保持帧提供第一电源信号。
10.可选地，所述像素电路还包括阈值补偿模块，所述阈值补偿模块连接于所述驱动模块的第二端与所述驱动模块的控制端之间；所述第一信号线用于在所述数据帧的数据写入阶段提供数据驱动信号，所述阈值补偿模块用于在所述数据写入阶段补偿所述驱动模块的阈值电压；
11.和/或，所述像素电路还包括复位模块，所述复位模块连接于所述驱动模块的第一端与所述驱动模块的控制端之间；所述第一信号线用于在所述数据帧的复位阶段向所述复位模块提供复位驱动信号，所述复位模块用于在所述复位阶段复位所述驱动模块的控制端。
12.可选地，所述像素电路包括所述阈值补偿模块和所述复位模块；
13.所述复位模块的第一端与所述第一信号线电连接，所述复位模块的第二端与所述驱动模块的控制端电连接，所述复位模块的控制端与第一扫描信号线电连接；
14.所述阈值补偿模块的第一端与所述驱动模块的第二端电连接，所述阈值补偿模块的第二端与所述驱动模块的控制端电连接，所述阈值补偿模块的控制端与第二扫描信号线电连接；
15.所述发光控制模块的第一端与所述驱动模块的第二端电连接，所述发光控制模块的第二端与所述发光模块的第一端电连接，所述发光控制模块的控制端与使能信号线电连
接；
16.所述存储模块的第一端与第一电源信号线电连接，所述存储模块的第二端与所述驱动模块的控制端电连接；所述发光模块的第二端与第二电源信号线电连接；其中，所述第一电源信号线用于提供第一电源信号，所述第二电源信号线用于提供第二电源信号；
17.可选地，所述驱动模块包括第一晶体管，所述第一晶体管的第一极作为所述驱动模块的第一端，所述第一晶体管的第二极作为所述驱动模块的第二端，所述第一晶体管的控制极作为所述驱动模块的控制端；所述阈值补偿模块包括第二晶体管，所述第二晶体管的第一极作为所述阈值补偿模块的第一端，所述第二晶体管的第二极作为所述阈值补偿模块的第二端，所述第二晶体管的控制极作为所述阈值补偿模块的控制端；所述发光控制模块包括第三晶体管，所述第三晶体管的第一极作为所述发光控制模块的第一端，所述第三晶体管的第二极作为所述发光控制模块的第二端，所述第三晶体管的控制极作为所述发光控制模块的控制端；所述复位模块包括第四晶体管，所述第四晶体管的第一极作为所述复位模块的第一端，所述第四晶体管的第二极作为所述复位模块的第二端，所述第四晶体管的控制极作为所述复位模块的控制端；所述存储模块包括电容，所述电容的第一端作为所述存储模块的第一端，所述电容的第二端作为所述存储模块的第二端。
18.根据本发明的另一方面，提供了一种阵列基板，所述阵列基板包括：
19.衬底；
20.设置于所述衬底上的驱动电路层，所述驱动电路层包括多个位于显示区且呈阵列排布的如上所述的像素电路；所述驱动电路层包括层叠设置于所述衬底上的有源层、栅极层、电容电极层和第一源漏电极层。
21.可选地，所述第一信号线设置于所述第一源漏电极层或所述第二源漏电极层；
22.可选地，所述阵列基板包括多条沿列方向延伸且沿行方向排布的所述第一信号线，位于同一列的所述像素电路连接至同一条所述第一信号线。
23.可选地，所述阵列基板包括屏蔽信号线，所述栅极层的部分结构作为所述驱动模块的控制端，所述屏蔽信号线设于所述栅极层远离所述衬底的一侧，沿所述阵列基板的厚度方向，所述像素电路中驱动模块的控制端在衬底上的正投影的至少部分位于所述屏蔽信号线在衬底上的正投影内；
24.可选地，所述屏蔽信号线设于所述第一源漏电极层；
25.可选地，所述阵列基板还包括设置于所述第一源漏电极层远离所述衬底一侧的第二源漏电极层；
26.所述第二源漏电极层设置有屏蔽信号线；
27.可选地，所述阵列基板包括多条沿行方向延伸的屏蔽信号线，所述多条屏蔽信号线沿列方向排布，每行所述像素电路对应一条所述屏蔽信号线，每行所述像素电路中驱动模块的控制端的投影的至少部分位于对应的屏蔽信号线的投影内；
28.可选地，所述多条屏蔽信号线沿列方向排布；
29.可选地，所述屏蔽信号线的数量与所述阵列基板中所述像素电路的行数相同；
30.可选地，每行所述像素电路对应一条所述屏蔽信号线；
31.可选地，所述屏蔽信号线上输入第一电源信号。
32.可选地，所述栅极层包括第一电容极板，所述电容电极层中设有电容走线，所述电
容走线与第一电容极板交叠形成所述存储模块；
33.可选地，所述电容走线沿行方向延伸，所述第一电容极板的数量为多个，每个所述第一电容极板与一个像素电路对应，与位于同一行的像素电路对应的多个第一电容极板和同一条电容走线交叠以形成多个所述存储模块；
34.可选地，所述电容电极层中设有多条沿行方向延伸的电容走线，所述多条电容走线沿列方向排布，每行所述像素电路对应一条所述电容走线，每行所述像素电路中的存储模块由对应的所述电容走线与第一电容极板交叠形成；
35.可选地，所述屏蔽信号线沿行方向延伸，且设于所述电容电极层远离所述衬底的一侧，并与所述电容走线电连接，所述屏蔽信号线或所述电容走线输入第一电源信号；
36.可选地，所述第一信号线沿列方向延伸，且与所述屏蔽信号线绝缘交叉设置；
37.可选地，所述屏蔽信号线以及所述电容走线的数量均为多条，且在列方向上分布，所述屏蔽信号线与多条电容走线对应电连接；
38.可选地，所述屏蔽信号线设于所述第一源漏电极层远离所述衬底的一侧；所述第一源漏电极层设置有转接部，所述屏蔽信号线与所述转接部过孔连接，所述电容走线与所述转接部过孔连接；
39.可选地，在行方向上，所述转接部位于相邻的两个所述像素电路的所述驱动模块的控制端之间；
40.可选地，所述第一扫描信号线设置于所述栅极层，所述第二扫描信号线设置于所述栅极层，所述使能信号线设置于所述栅极层；
41.可选地，所述第一电容极板作为所述驱动模块的控制端，所述电容走线上设置有通孔，所述通孔暴露出所述第一电容极板的部分区域，所述第一源漏电极层设置有桥接线，所述桥接线的一端穿过所述通孔与所述第一电容极板连接，所述桥接线的另一端作为所述阈值补偿模块的第二端且与所述有源层连接。
42.可选地，在行方向上，任意相邻的两个所述像素电路的有源层呈轴对称分布；
43.可选地，任意相邻的两列像素电路的有源层呈轴对称分布；
44.在行方向上，任意相邻的两个所述像素电路呈轴对称分布；
45.可选地，任意相邻的两列像素电路呈轴对称分布。
46.可选地，所述像素电路还包括阈值补偿模块，所述阈值补偿模块连接于所述驱动模块的第二端与所述驱动模块的控制端之间；所述第一信号线用于在所述数据帧的数据写入阶段提供数据驱动信号，所述阈值补偿模块用于在所述数据写入阶段补偿所述驱动模块的阈值电压；所述像素电路还包括复位模块，所述复位模块连接于所述驱动模块的第一端与所述驱动模块的控制端之间；所述第一信号线用于在所述数据帧的复位阶段向所述复位模块提供复位驱动信号，所述复位模块用于在所述复位阶段复位所述驱动模块的控制端；
47.所述阵列基板还包括围绕所述显示区的非显示区，所述非显示区设有与所述多条第一信号线对应的多个选通电路，所述选通电路用于根据第一控制信号将复位驱动信号写入所述第一信号线，根据第二控制信号将数据驱动信号写入所述第一信号线，根据第三控制信号将第一电源信号写入所述第一信号线。
48.根据本发明的另一方面，提供了一种显示面板，所述显示面板包括如上所述的阵列基板。
49.本发明实施例的技术方案，采用的像素电路包括驱动模块、发光模块、存储模块和发光控制模块；驱动模块的第一端与第一信号线电连接，驱动模块的第二端通过发光控制模块与发光模块电连接；存储模块用于维持驱动模块的控制端的电位；驱动模块用于根据其控制端的电位生成驱动电流，发光模块响应驱动电流发光；第一信号线至少用于在数据帧提供驱动信号。像素电路中所包含的模块较少，且第一信号线既还能够复用，进而使得像素电路所需要的连接的信号线数量较少，阵列基板上所需要布置的信号线数量也较少，进而使得阵列基板上有更多的空间可以设置像素电路，也即可以提高像素密度。
50.应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
51.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
52.图1为本发明实施例提供的一种像素电路的电路结构示意图；
53.图2为本发明实施例提供的又一种像素电路的电路结构示意图；
54.图3为本发明实施例提供的又一种像素电路的电路结构示意图；
55.图4为本发明实施例提供的又一种像素电路的电路结构示意图；
56.图5为本发明实施例提供的一种像素电路的时序图；
57.图6为本发明实施例提供的又一种像素电路的电路结构示意图；
58.图7为本发明实施例提供的一种阵列基板的膜层结构示意图；
59.图8为本发明实施例提供的一种阵列基板的版图示意图；
60.图9-图13为图8中各个膜层的结构示意图；
61.图14为本发明实施例提供的一种阵列基板的电路结构示意图；
62.图15为本发明实施例提供的一种选通电路的电路结构示意图；
63.图16为本发明实施例提供的一种阵列基板的时序图；
64.图17为本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
65.为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
66.需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆
盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
67.图1为本发明实施例提供的一种像素电路的电路结构示意图，参考图1，像素电路包括：驱动模块11、发光模块12、存储模块13和发光控制模块14；驱动模块11的第一端与第一信号线fy电连接，驱动模块11的第二端通过发光控制模块14与发光模块12电连接；驱动模块11用于根据其控制端的电位生成驱动电流，发光模块12响应驱动电流发光；第一信号线fy至少用于在数据帧提供驱动信号。
68.具体地，发光模块12例如可以是oled(organic light emitting diode，有机发光二极管)。发光模块12典型的可以包括阳极层、发光层和阴极层；在其它一些实施方式中，发光模块12还可以包括空穴注入层、空穴传输层、电子阻挡层、空穴阻挡层、电子传输层和电子注入层中的一个或多个。发光模块12的具体结构以及发光原理为本领域技术人员所熟知，在此不再赘述。像素电路的驱动过程包括数据帧和保持帧，在数据帧完成驱动信号的写入，其中，驱动信号可以是数据驱动信号或者复位驱动信号等。在保持帧，驱动模块11根据其控制端的电压产生驱动电流，此时发光控制模块14导通，驱动模块产生的驱动电流流过发光模块12，使得发光模块12受激发光。
69.在传统的像素电路中，像素电路的模块较多，所占用的空间也较大，因而显示面板的像素密度较小。并且，传统的像素电路中，第一信号线只用于在数据帧提供驱动信号，第一信号线的利用率较低，像素电路还需要连接额外的信号线，从而使得像素电路对应的信号线数量过多。在阵列基板上所需要的的信号线数量较多，信号线占用较大的空间，使得阵列基板的像素密度较低。
70.本实施例中，像素电路不仅能够完成驱动发光模块发光的过程，还因为相比于传统的“7t1c”像素电路而言包含的模块数量较少，因而能够极大地减小像素电路所占用的面积，从而可以提高像素密度。另外，第一信号线fy还能够用于在其它阶段提供其它信号(将在后续实施例进行说明)，因而还可以减少像素电路所需要连接的信号线数量，减少显示面板中信号线的数量，进而提高像素密度。
71.可选地，继续参考图1，第一信号线还用于在保持帧提供第一电源信号。
72.具体地，在保持帧，驱动模块11根据其控制端的电压产生驱动电流，此时发光控制模块14导通，第一信号线fy提供一个第一电源信号，此时驱动模块产生的驱动电流流过发光模块12，使得发光模块12受激发光。本实施例中，像素电路只需要连接一条第一信号线fy，即可接收到驱动信号和第一电源信号。也即是说，第一信号线fy既充当了第一电源信号线的功能，又充当了至少一条驱动信号线的功能。进而使得像素电路所需要的连接的信号线数量较少，阵列基板上所需要布置的信号线数量也较少，进而使得阵列基板上有更多的空间可以设置像素电路，也即可以提高像素密度。
73.可选地，图2为本发明实施例提供的又一种像素电路的电路结构示意图，参考图1和图2，像素电路还包括阈值补偿模块15，阈值补偿模块15连接于驱动模块11的第二端与驱动模块11的控制端之间；第一信号线fy用于在数据帧的数据写入阶段提供数据驱动信号，阈值补偿模块15用于在数据写入阶段补偿驱动模块11的阈值电压。
74.具体地，像素电路的驱动过程包括在数据帧内的数据写入阶段和保持帧。在数据
写入阶段，驱动模块11和阈值补偿模块15导通，驱动模块11的第一端输入数据驱动信号，当驱动模块11的控制端的电位与其第一端的电位差为驱动模块11的阈值电压时，驱动模块11关闭，从而完成驱动模块11的阈值补偿。在保持帧时，驱动模块11的第一端写入第一电源信号，为驱动电流提供一个通路。可知驱动模块11的第一端在数据写入阶段写入数据驱动信号，在保持帧写入第一电源信号，因此本实施例设置第一信号线fy在数据写入阶段写入数据驱动信号，在保持帧写入第一电源信号，换句话说，第一信号线fy既充当了数据线的功能，又充当了第一电源信号线的功能。因而可以极大节省阵列基板上信号线所占用的空间，有利于提高像素密度。
75.在图2中，像素电路还包括复位模块16，复位模块16连接于复位信号线vref与驱动模块11的控制端之间；复位模块16用于将复位信号线vref上的复位驱动信号写入驱动模块11的控制端。复位模块16可以对驱动模块11的控制端进行复位，使得驱动模块11在数据写入阶段能够打开。本实施例中第一信号线fy不复用为复位信号线vref，复位信号线vref上可以一直输入复位驱动信号，避免复位信号线vref上电位变化使得信号耦合至其他信号线上。
76.在其它一些实施方式中，如图3所示，图3为本发明实施例提供的又一种像素电路的电路结构示意图。在本实施例中，第一信号线fy用于在数据帧的复位阶段提供复位驱动信号。换句话说，第一信号线fy既充当复位信号线的功能，又充当第一电源信号线的功能。在此结构中，驱动模块11的第一端连接一数据线data，数据线data用于在数据写入阶段提供数据驱动信号。
77.优选地，图4为本发明实施例提供的又一种像素电路的电路结构示意图，参考图4，在本实施例中，第一信号线fy在数据帧的数据写入阶段提供数据驱动信号，在数据帧的复位阶段提供复位驱动信号。也即是说，第一信号线fy既充当了复位信号线的作用，又充当了数据线的作用，还充当了第一电源信号线的作用。也即一条信号线充当了三条信号线的功能，由此可以使得阵列基板中信号线的数量进一步减少，阵列基板上有更多的空间可以设置像素电路，因而可以进一步提高阵列基板的像素密度。
78.示例性地，如图4所示，像素电路包括阈值补偿模块15和复位模块16；复位模块16的第一端与第一信号线fy电连接，复位模块16的第二端与驱动模块11的控制端电连接，复位模块16的控制端与第一扫描信号线scan1电连接；阈值补偿模块15的第一端与驱动模块11的第二端电连接，阈值补偿模块15的第二端与驱动模块11的控制端电连接，阈值补偿模块15的控制端与第二扫描信号线scan2电连接；发光控制模块14的第一端与驱动模块11的第二端电连接，发光控制模块14的第二端与发光模块12的第一端电连接，发光控制模块14的控制端与使能信号线em电连接；存储模块13的第一端与第一电源信号线elvdd电连接，存储模块13的第二端与驱动模块11的控制端电连接；发光模块12的第二端与第二电源信号elvss电连接；其中，第一电源信号elvdd用于提供第一电源信号，第二电源信号线elvss用于提供第二电源信号。
79.具体地，像素电路的驱动过程包括数据帧的复位阶段、数据写入阶段，以及保持帧。
80.图5为本发明实施例提供的一种像素电路的时序图，结合图4和图5，其中，以像素电路中各个模块在低电平时导通为例，当然在其它一些实施方式中，像素电路中各个模块
还可以是在高电平时导通。在复位阶段t1，第一扫描信号线scan1上的第一扫描信号控制复位模块16导通，第一信号线fy上提供复位驱动信号，复位驱动信号对驱动模块11的控制端进行复位，保证在数据写入阶段t2时驱动模块11能够导通。在数据写入阶段t2，第二扫描信号线scan2上的第二扫描信号控制阈值补偿模块15导通，此时第一信号线fy上提供数据驱动信号，阈值补偿过程如上所述，在此不再赘述。在发光阶段t3，存储模块13维持驱动模块11的控制端的电位，驱动模块11根据其控制端的电压产生驱动电流；发光阶段t3内，使能信号线em上的使能信号控制发光控制模块14导通，第一信号线fy提供第一电源信号，发光模块12响应驱动电流发光。
81.示例性地，图6为本发明实施例提供的又一种像素电路的电路结构示意图，参考图6。驱动模块11包括第一晶体管t1，第一晶体管t1的第一极作为驱动模块11的第一端，第一晶体管t1的第二极作为驱动模块11的第二端，第一晶体管t1的控制极作为驱动模块11的控制端。阈值补偿模块15包括第二晶体管t2，第二晶体管t2的第一极作为阈值补偿模块15的第一端，第二晶体管t2的第二极作为阈值补偿模块15的第二端，第二晶体管t2的控制极作为阈值补偿模块15的控制端。发光控制模块14包括第三晶体管t3，第三晶体管t3的第一极作为发光控制模块14的第一端，第三晶体管t3的第二极作为发光控制模块14的第二端，第三晶体管t3的控制极作为发光控制模块14的控制端。复位模块16包括第四晶体管t4，第四晶体管t4的第一极作为复位模块16的第一端，第四晶体管t4的第二极作为复位模块16的第二端，第四晶体管t4的控制极作为复位模块16的控制端。存储模块13包括电容cst，电容cst的第一端作为存储模块13的第一端，电容cst的第二端作为存储模块13的第二端。在上述实施例中，所述的晶体管可以是p型晶体管，也可以是n型晶体管，优选为p型晶体管。
82.需要说明的是，本技术中的像素电路还可以是其他结构，只要是利用第一电源信号线与驱动信号线复用而减少阵列基板中信号线的数量即可。
83.本发明实施例还提供了一种阵列基板，如图7所示，图7为本发明实施例提供的一种阵列基板的膜层结构示意图，阵列基板包括衬底21；设置于衬底21上的驱动电路层，驱动电路层包括多个位于显示区且呈阵列排布的如本发明任意实施例所述的像素电路px。
84.具体地，衬底21可以是由金刚石或者碳化硅等组成的刚性衬底，或者是由聚酰亚胺pi等制成的柔性衬底。因其包括本发明任意实施例提供的像素电路，因而也具有像素密度高等有益效果。
85.可选地，图8为本发明实施例提供的一种阵列基板的版图示意图，参考图7和图8，图9-图13为图8中各个膜层的结构示意图，其中，图9为有源层示意图，图10为栅极层示意图，图11为电容电极层示意图，图12为第一源漏电极层示意图，图13为第二源漏电极层示意图，驱动电路层包括层叠设置于衬底21上的有源层22、栅极层23、电容电极层24和第一源漏电极层25。
86.具体地，本实施例中以像素电路px为图6的像素电路px为例，也即像素电路px包含四个晶体管和一个电容。需要说明的是，本实施例中所述的有源层22、栅极层23、电容电极层24以及第一源漏电极层25之间均设置有有机或者无机的绝缘层，其结构为本领域技术人员的公知常识，因此不再对有机或无机的绝缘层进行描述，仅描述各个信号线的布局。
87.上述第一信号线fy设置于第一源漏电极层25或第二源漏电极层26。该第一源漏电极层25可以包括多条沿列方向延伸且沿行方向排布的第一信号线fy。位于同一列的像素电
路px连接至同一条第一信号线fy。图9中示意出了第一晶体管t1的沟道区t11以及第一源漏电极区t12、第二晶体管t2的沟道区t21、第三晶体管t3的沟道区t31、第四晶体管t4的有源区t41以及第一源漏电极区t42。对于每个像素电路px而言，第一信号线fy与第一晶体管t1的第一源漏电极区t12过孔连接，第一信号线fy的部分结构作为第一晶体管t1的第一极；第一信号线fy与第四晶体管t4的第一源漏电极区t42过孔连接，第一信号线fy的部分结构作为第四晶体管t4的第一极。第一信号线fy充当数据线、复位信号线以及第一电源信号线。
88.上述电容cst包括位于栅极层23的第一电容极板cst1和位于电容电极层24的第二电容极板cst2。不同像素电路px的第一电容极板cst1相互绝缘，与位于同一行的像素电路px对应的第一电容极板cst1在行方向上间隔分布。在电容电极层24中，与位于同一行的像素电路px对应的第二电容极板cst2为一体金属结构，形成电容走线，电容走线与第一电容极板cst1交叠形成存储模块13，其中，电容走线可以沿行方向延伸。第一电容极板cst1连接驱动模块11的控制端，第二电容极板cst2用于接入第一电源信号。其中，该驱动模块11的控制端可以直接由第一电容极板cst1构成，并且第二电容极板cst2上设置有通孔gap，通孔gap暴露出第一电容极板cst1的部分区域，即通孔gap在衬底21上的正投影位于第一电容极板cst1在衬底21上的正投影区域内。第二电容极板cst2可以延伸至非显示区，在非显示区中接入第一电源信号。如图8和图12所示，该第一源漏电极层25设置有桥接线lj，桥接线lj的一端穿过通孔gap与第一电容极板cst1连接，桥接线lj的另一端作为阈值补偿模块15的第二端且与有源层22连接。
89.上述第一扫描信号线scan1、第二扫描信号线scan2以及使能信号线em可以位于栅极层23，且均沿着行方向延伸。该第一扫描信号线scan1在衬底21上的正投影可以与第四晶体管t4的有源区t41在衬底21上的正投影交叠，该第一扫描信号线scan1的部分结构可以构成第四晶体管t4的控制极。该第二扫描信号线scan2在衬底21上的正投影可以与第二晶体管t2的有源区t21在衬底21上的正投影交叠，该第二扫描信号线scan2的部分结构可以构成第二晶体管t2的控制极。该使能信号线em在衬底21上的正投影可以与第三晶体管t3的有源区t31在衬底21上的正投影交叠，该使能信号线em的部分结构可以构成第三晶体管t3的控制极。在列方向上，上述第一电容极板cst1可以位于第二扫描信号线scan2与使能信号线em之间。在列方向上，上述第二扫描信号线scan2可以位于第一扫描信号线scan1与使能信号线em之间。位于同一行的像素电路px连接至同一条第一扫描信号线scan1，位于同一行的像素电路px连接至同一条第二扫描信号线scan2，位于同一行的像素电路px连接至同一条使能信号线em。
90.可选地，继续参考图7至图13，阵列基板包括屏蔽信号线pb，栅极层23的部分结构作为驱动模块11的控制端，屏蔽信号线pb设于栅极层23远离衬底21的一侧，沿阵列基板的厚度方向，像素电路px中驱动模块11的控制端在衬底21上的正投影的至少部分区域位于屏蔽信号线pb在衬底21上的正投影内。将驱动模块11的控制端设置在屏蔽信号线pb的投影内，可以防止第一信号线fy与驱动模块11的控制端产生耦合电容，可以避免耦合电容影响驱动模块11控制端的电位。
91.可选地，屏蔽信号线pb设置于第一源漏电极层25。
92.可选地，阵列基板还包括设置于第一源漏电极层25远离衬底21一侧的第二源漏电极层26；第二源漏电极层26设置有多条屏蔽信号线pb，即上述的屏蔽信号线pb设置于第二
源漏电极层26，屏蔽信号线pb可以沿行方向延伸且沿列方向分布，屏蔽信号线pb的数量与阵列基板中像素电路px的行数相同，每行像素电路px均对应一条屏蔽信号线pb，每行像素电路px中驱动模块11的控制端的投影的至少部分区域位于对应的屏蔽信号线pb的投影内。
93.在其它一些实施方式中，如图8至图13所示，还可以设置阈值补偿模块15的控制端(第二晶体管t2的控制极)位于屏蔽信号线pb的投影内，同样可起到防止产生耦合电容的效果。可选地，第二源漏电极层26中还可设置屏蔽块pb2，沿阵列基板的厚度方向，屏蔽块pb2在衬底21上的正投影，覆盖发光控制模块14的控制端在衬底21上的正投影，由此，可以屏蔽外部干扰对发光控制模块14的控制端的影响，保证发光控制模块14控制端的信号稳定性。
94.可选地，上述屏蔽信号线pb沿行方向延伸，且设于电容电极层24远离衬底21的一侧，并与电容走线电连接，屏蔽信号线pb或电容走线输入第一电源信号。
95.若屏蔽信号线pb不输入任何信号，屏蔽信号线pb处于浮置状态，使得屏蔽信号线pb会形成类似天线的结构，对各信号线上传输的信号产生影响。本实施例中，通过在屏蔽信号线pb上输入第一电源信号，可以防止屏蔽信号线pb浮置，因而可以提高阵列基板中各条信号线上信号的稳定性。当然，在其它一些实施方式中，屏蔽信号线pb上还可以是输入任意的固定电压。可以理解的是，阵列基板还可包括平坦化层27、阳极层29和像素限定层28。
96.可选地，第一信号线fy沿列方向延伸，且与屏蔽信号线pb绝缘交叉设置。
97.可选地，屏蔽信号线pb及电容走线的数量均为多条，且在列方向上分布。多条屏蔽信号线pb与多条所述电容走线对应，屏蔽信号线pb与对应的电容走线电连接；
98.优选地，屏蔽信号线pb设于第一源漏电极层25远离衬底21的一侧，第一源漏电极层25设置有转接部k，屏蔽信号线pb与转接部k过孔连接，电容走线与转接部k过孔连接；可选地，在行方向上，转接部k位于相邻的两个像素电路px的驱动模块11的控制端之间。
99.具体地，电容走线也即如上所描述的一行像素电路所对应的第二电容极板cst2所构成的一体金属结构，由于第二电容极板cst2需要接入第一电源信号。上述实施方式中屏蔽信号线pb上也输入了第一电源信号，因此将第二电容极板cst2与对应的屏蔽信号线pb(对应相同行像素电路的第二电容极板和屏蔽信号线pb)通过过孔连接至转接部k，从而实现电连接，连接后的整体结构阻抗较小，可以降低第一电源信号的损耗。
100.在上述实施方式中，屏蔽信号线pb与第二电容极板cst2之间的转接部k优选设置在两个像素电路px之间，如图8至图13中所示的位置。当然，在其它一些实施方式中，转接部k也可以是在其它位置，只要能够将屏蔽信号线pb与第二电容极板cst2连接即可。
101.可选地，继续参考图8和图9，任意相邻的两个像素电路px的有源层呈轴对称分布；可选地，任意相邻的两列像素电路px的有源层呈轴对称分布；在行方向上，任意相邻的两个像素电路px呈轴对称分布；可选地，任意相邻的两列像素电路px呈轴对称分布。这样设置，可以更大限度的利用阵列基板上的空间，从而提高阵列基板的像素密度。
102.可选地，图14为本发明实施例提供的一种阵列基板的电路结构示意图，参考图14和图6，像素电路还包括阈值补偿模块15，阈值补偿模块15连接于驱动模块11的第二端与驱动模块11的控制端之间；第一信号线fy用于在数据帧的数据写入阶段提供数据驱动信号，阈值补偿模块15用于在数据写入阶段补偿驱动模块11的阈值电压。像素电路px还包括复位模块16，复位模块16连接于驱动模块11的第一端与驱动模块11的控制端之间；复位模块16用于将复位信号线vref上的复位驱动信号写入驱动模块11的控制端。阵列基板还包括围绕
显示区aa的非显示区naa，非显示区naa设置有与多条第一信号线fy对应的多个选通电路31，选通电路31用于根据第一控制信号ct1将复位驱动信号写入复位信号线，根据第二控制信号ct2将数据驱动信号写入第一信号线fy，根据第三控制信号将第一电源信号写入第一信号线fy。
103.具体地，选通电路能够根据控制信号的不同，将非显示区中不同的信号线与第一信号线fy导通。在第一控制信号ct1作用下，将复位信号线vref与第一信号线fy导通；在第二控制信号ct2作用下，将数据线data与第一信号线fy导通；在第三控制信号ct3作用下，将第一电源信号线elvdd与第一信号线fy导通。通过将选通电路31设置在非显示区naa，可以不占用显示区aa的面积，使得显示区aa具有更多的空间用以设置像素电路px，进而可以进一步提高像素密度。可选地，非显示区naa设置有多条与第一信号线fy一一对应的多个选通电路31。
104.示例性地，图15为本发明实施例提供的一种选通电路的电路结构示意图，参考图15。像素电路包括第五晶体管t5、第六晶体管t6和第七晶体管t7；第五晶体管t5的第一端与复位信号线vref电连接，第五晶体管t5的第二端与第一信号线fy电连接，第五晶体管t5的控制端接入第一控制信号ct1；第六晶体管t6的第一端与数据线data电连接，第六晶体管t6的第二端与第一信号线fy电连接，第六晶体管t6的控制端接入第二控制信号ct2；第七晶体管t7的第一端与第一电源信号线elvdd电连接，第七晶体管t7的第二端与第一信号线fy电连接，第七晶体管t7的控制端接入第三控制信号ct3。第五晶体管t5、第六晶体管t6和第七晶体管t7可以是p型晶体管或者n型晶体管，优选为p型晶体管。
105.图16为本发明实施例提供的一种阵列基板的时序图，结合图4、图14和图16，阵列基板的驱动过程具体包括复位阶段t1，数据写入阶段t2以及发光阶段t3，在复位阶段t1，所有行的像素电路px对应的第一扫描信号线scan1均控制对应的像素电路px中的复位模块16导通，使得阵列基板所有行像素电路px的驱动模块11均被初始化。
106.在数据写入阶段t2，依次进行各行像素电路px的数据写入过程，也即第一行像素电路px的数据写入阶段t2(1)、第二行像素电路px的数据写入阶段t2(2)、
……
第n行像素电路px的数据写入阶段t2(n)依次进行，从而完成各个行像素电路px的数据写入，其具体写入过程可参考本发明实施例关于图5部分的描述。
107.在发光阶段t3，所有行像素电路px对应的使能信号线em均输入控制对应的发光控制模块14导通的电平，从而控制所有行像素电路px统一发光。
108.本发明实施例还提供了一种显示面板，显示面板包括本发明任意实施例提供的阵列基板，因其包括本发明任意实施例提供的阵列基板，因而也具有相同的有益效果，在此不再赘述。
109.本发明实施例还提供了一种显示装置，如图17所示，图17为本发明实施例提供的一种显示装置的结构示意图，显示装置包括本发明任意实施例提供的显示面板。显示装置可以是手机、平板电脑、mp3、mp4、智能手表、智能头盔或者其它可穿戴设备，因其包括本发明任意实施例提供的显示面板，因而也具有相同的有益效果，在此不再赘述。
110.应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。
111.上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

技术特征：
1.一种像素电路，其特征在于，所述像素电路包括：驱动模块、发光模块、存储模块和发光控制模块；所述驱动模块的第一端与第一信号线电连接，所述驱动模块的第二端通过所述发光控制模块与所述发光模块电连接；所述存储模块用于维持所述驱动模块的控制端的电位；所述驱动模块用于根据其控制端的电位生成驱动电流，所述发光模块响应所述驱动电流发光；所述第一信号线至少用于在数据帧提供驱动信号。2.根据权利要求1所述的像素电路，其特征在于，所述第一信号线还用于在保持帧提供第一电源信号；优选地，所述像素电路还包括阈值补偿模块，所述阈值补偿模块连接于所述驱动模块的第二端与所述驱动模块的控制端之间；所述第一信号线用于在所述数据帧的数据写入阶段提供数据驱动信号，所述阈值补偿模块用于在所述数据写入阶段补偿所述驱动模块的阈值电压；和/或，所述像素电路还包括复位模块，所述复位模块连接于所述驱动模块的第一端与所述驱动模块的控制端之间；所述第一信号线用于在所述数据帧的复位阶段向所述复位模块提供复位驱动信号，所述复位模块用于在所述复位阶段复位所述驱动模块的控制端。3.根据权利要求2所述的像素电路，其特征在于，所述像素电路包括所述阈值补偿模块和所述复位模块；所述复位模块的第一端与所述第一信号线电连接，所述复位模块的第二端与所述驱动模块的控制端电连接，所述复位模块的控制端与第一扫描信号线电连接；所述阈值补偿模块的第一端与所述驱动模块的第二端电连接，所述阈值补偿模块的第二端与所述驱动模块的控制端电连接，所述阈值补偿模块的控制端与第二扫描信号线电连接；所述发光控制模块的第一端与所述驱动模块的第二端电连接，所述发光控制模块的第二端与所述发光模块的第一端电连接，所述发光控制模块的控制端与使能信号线电连接；所述存储模块的第一端与第一电源信号线电连接，所述存储模块的第二端与所述驱动模块的控制端电连接；所述发光模块的第二端与第二电源信号线电连接；其中，所述第一电源信号线用于提供第一电源信号，所述第二电源信号线用于提供第二电源信号；优选地，所述驱动模块包括第一晶体管，所述第一晶体管的第一极作为所述驱动模块的第一端，所述第一晶体管的第二极作为所述驱动模块的第二端，所述第一晶体管的控制极作为所述驱动模块的控制端；所述阈值补偿模块包括第二晶体管，所述第二晶体管的第一极作为所述阈值补偿模块的第一端，所述第二晶体管的第二极作为所述阈值补偿模块的第二端，所述第二晶体管的控制极作为所述阈值补偿模块的控制端；所述发光控制模块包括第三晶体管，所述第三晶体管的第一极作为所述发光控制模块的第一端，所述第三晶体管的第二极作为所述发光控制模块的第二端，所述第三晶体管的控制极作为所述发光控制模块的控制端；所述复位模块包括第四晶体管，所述第四晶体管的第一极作为所述复位模块的第一端，所述第四晶体管的第二极作为所述复位模块的第二端，所述第四晶体管的控制极作为所述复位模块的控制端；所述存储模块包括电容，所述电容的第一端作为所述存储模块的第一端，所述电容的第二端作为所述存储模块的第二端。
4.一种阵列基板，其特征在于，所述阵列基板包括：衬底；设置于所述衬底上的驱动电路层，所述驱动电路层包括多个位于显示区且呈阵列排布的如权利要求1-3任一项所述的像素电路；所述驱动电路层包括层叠设置于所述衬底上的有源层、栅极层、电容电极层和第一源漏电极层。5.根据权利要求4所述的阵列基板，其特征在于，所述第一信号线设置于所述第一源漏电极层；或者，所述阵列基板还包括设置于所述第一源漏电极层远离所述衬底一侧的第二源漏电极层；所述第一信号线设置于所述第二源漏电极层；优选地，所述阵列基板包括多条沿列方向延伸且沿行方向排布的所述第一信号线，位于同一列的所述像素电路连接至同一条所述第一信号线。6.根据权利要求4所述的阵列基板，其特征在于，所述阵列基板包括屏蔽信号线，所述栅极层的部分结构作为所述驱动模块的控制端，所述屏蔽信号线设于所述栅极层远离所述衬底的一侧，沿所述阵列基板的厚度方向，所述像素电路中驱动模块的控制端在衬底上的正投影的至少部分区域位于所述屏蔽信号线在衬底上的正投影内；优选地，所述屏蔽信号线设于所述第一源漏电极层；优选地，所述阵列基板还包括设置于所述第一源漏电极层远离所述衬底一侧的第二源漏电极层，所述第二源漏电极层设置有所述屏蔽信号线；优选地，所述阵列基板包括多条沿行方向延伸的屏蔽信号线，所述多条屏蔽信号线沿列方向排布，每行所述像素电路对应一条所述屏蔽信号线，每行所述像素电路中驱动模块的控制端的投影的至少部分区域位于对应的屏蔽信号线的投影内；优选地，所述屏蔽信号线上输入第一电源信号。7.根据权利要求6所述的阵列基板，其特征在于，所述栅极层包括第一电容极板，所述电容电极层中设有电容走线，所述电容走线与第一电容极板交叠形成所述存储模块；优选地，所述电容走线沿行方向延伸，所述第一电容极板的数量为多个，每个所述第一电容极板与一个像素电路对应，与位于同一行的像素电路对应的多个第一电容极板和同一条电容走线交叠以形成多个所述存储模块；优选地，所述电容电极层中设有多条沿行方向延伸的电容走线，所述多条电容走线沿列方向排布，每行所述像素电路对应一条所述电容走线，每行所述像素电路中的存储模块由对应的所述电容走线与第一电容极板交叠形成；优选地，所述屏蔽信号线沿行方向延伸，且设于所述电容电极层远离所述衬底的一侧，并与所述电容走线电连接，所述屏蔽信号线或所述电容走线输入第一电源信号；优选地，所述第一信号线延列方向延伸，且与所述屏蔽信号线绝缘交叉设置；优选地，所述屏蔽信号线以及所述电容走线的数量均为多条，且在列方向上分布，多条所述屏蔽信号线与多条所述电容走线对应电连接；优选地，所述屏蔽信号线设于所述第一源漏电极层远离所述衬底的一侧，所述第一源漏电极层设置有转接部，所述屏蔽信号线与所述转接部过孔连接，所述电容走线与所述转接部过孔连接；优选地，在行方向上，所述转接部位于相邻的两个所述像素电路的所述驱动模块的控
制端之间；优选地，第一扫描信号线设置于所述栅极层，第二扫描信号线设置于所述栅极层，使能信号线设置于所述栅极层；优选地，所述第一电容极板作为所述驱动模块的控制端，所述电容走线上设置有通孔，所述通孔暴露出所述第一电容极板的部分区域，所述第一源漏电极层设置有桥接线，所述桥接线的一端穿过所述通孔与所述第一电容极板连接，所述桥接线的另一端作为阈值补偿模块的第二端且与所述有源层连接。8.根据权利要求4所述的阵列基板，其特征在于，在行方向上，任意相邻的两个所述像素电路的有源层呈轴对称分布；优选地，任意相邻的两列像素电路的有源层呈轴对称分布；在行方向上，任意相邻的两个所述像素电路呈轴对称分布；优选地，任意相邻的两列像素电路呈轴对称分布。9.根据权利要求5所述的阵列基板，其特征在于，所述像素电路还包括阈值补偿模块，所述阈值补偿模块连接于所述驱动模块的第二端与所述驱动模块的控制端之间；所述第一信号线用于在所述数据帧的数据写入阶段提供数据驱动信号，所述阈值补偿模块用于在所述数据写入阶段补偿所述驱动模块的阈值电压；所述像素电路还包括复位模块，所述复位模块连接于所述驱动模块的第一端与所述驱动模块的控制端之间；所述第一信号线用于在所述数据帧的复位阶段向所述复位模块提供复位驱动信号，所述复位模块用于在所述复位阶段复位所述驱动模块的控制端；所述阵列基板还包括围绕所述显示区的非显示区，所述非显示区设有与所述多条第一信号线对应的多个选通电路，所述选通电路用于根据第一控制信号将复位驱动信号写入所述第一信号线，根据第二控制信号将数据驱动信号写入所述第一信号线，根据第三控制信号将第一电源信号写入所述第一信号线。10.一种显示面板，其特征在于，所述显示面板包括权利要求4-9任一项所述的阵列基板。

技术总结
本发明公开了一种像素电路、阵列基板及显示面板。所述像素电路包括：驱动模块、发光模块、存储模块和发光控制模块；所述驱动模块的第一端与第一信号线电连接，所述驱动模块的第二端通过所述发光控制模块与所述发光模块电连接；所述存储模块用于维持所述驱动模块的控制端的电位；所述驱动模块用于根据其控制端的电位生成驱动电流，所述发光模块响应所述驱动电流发光；所述第一信号线至少用于在数据帧提供驱动信号。本发明能够提高阵列基板的像素密度。度。度。


技术研发人员：刘少伟 赵占强
受保护的技术使用者：云谷（固安）科技有限公司
技术研发日：2023.07.31
技术公布日：2023/10/6