半导体器件的制作方法与流程

1.本技术涉及半导体集成电路制造技术领域，具体涉及一种半导体器件的制作方法。


背景技术：

2.随着半导体器件栅极结构宽度的不断减小，该栅极结构下方的沟道长度也在不断减小，沟道长度的减小增加了器件的热电子效应，不利于器件的寿命。在40nm技术节点中，降低器件功耗有利于提高器件集成度和减小热电子效应，通过降低泄露电流(i
off
)是实现超低功耗的一种重要办法。
3.相关技术通过使得器件的饱和电流(i
dsat
)达到要求以保证器件的开关速度，但是当器件的饱和电流(idsat)达到要求时，泄漏电流(ioff)会偏大。
4.因此如何在保证饱和电流(i
dsat
)的同时降低泄露电流(i
off
)成为本领域技术人员亟待解决的技术问题。


技术实现要素：

5.本技术提供了一种半导体器件的制作方法，可以解决如何在保证饱和电流的同时降低泄露电流相关技术中问题。
6.为了解决背景技术中所述的技术问题，本技术提供一种半导体器件的制作方法，所述半导体器件的制作方法包括以下步骤：
7.提供半导体衬底，所述半导体衬底的各个元胞中分别形成有栅极结构，所有所述栅极结构的长度延伸方向相同；
8.向位于所有所述栅极结构的宽度方向第一侧的半导体衬底中第一源漏端进行第一离子注入，在所述第一源漏端形成第一晕环区；所述第一晕环区与所述栅极结构交叠；
9.向位于所有所述栅极结构的宽度方向第二侧的半导体衬底中第二源漏端进行第二离子注入，在所述第二源漏端形成第二晕环区；所述第二晕环区与所述栅极结构交叠。
10.可选地，所述向位于所有所述栅极结构的宽度方向第一侧的半导体衬底中第一源漏端进行第一离子注入，在所述第一源漏端形成第一晕环区的步骤，包括：
11.以20
°
至40
°
离子注入倾斜角度，向位于所有所述栅极结构的宽度方向第一侧的半导体衬底中第一源漏端进行第一离子注入，在所述第一源漏端形成第一晕环区。
12.可选地，通过2e13 atom/cm2至3e13 atom/cm2离子注入剂量，25kev至35kev能量，向位于所有所述栅极结构的宽度方向第一侧的半导体衬底中第一源漏端进行第一离子注入，在所述第一源漏端形成第一晕环区。
13.可选地，所述第一晕环区与所述栅极结构交叠部分宽度为0.3μm至0.5μm。
14.可选地，所述向位于所有所述栅极结构的宽度方向第二侧的半导体衬底中第二源漏端进行第二离子注入，在所述第二源漏端形成第二晕环区的步骤，包括：
15.以20
°
至40
°
离子注入倾斜角度，向位于所有所述栅极结构的宽度方向第二侧的半
导体衬底中第二源漏端进行第二离子注入，在所述第二源漏端形成第二晕环区。
16.可选地，通过2e13 atom/cm2至3e13 atom/cm2离子注入剂量，25kev至35kev能量，向位于所有所述栅极结构的宽度方向第二侧的半导体衬底中第二源漏端进行第二离子注入，在所述第二源漏端形成第二晕环区。
17.可选地，所述第二晕环区与所述栅极结构交叠部分宽度为0.3μm至0.5μm。
18.本技术技术方案，至少包括如下优点：通过提供半导体衬底，所述半导体衬底的各个元胞中分别形成有栅极结构，所有所述栅极结构的长度延伸方向相同，向位于所有所述栅极结构的宽度方向第一侧的半导体衬底中第一源漏端进行第一离子注入，在所述第一源漏端形成第一晕环区，向位于所有所述栅极结构的宽度方向第二侧的半导体衬底中第二源漏端进行第二离子注入，在所述第二源漏端形成第二晕环区，能够在保证饱和电流(i
dsat
)的同时降低泄露电流(i
off
)。
附图说明
19.为了更清楚地说明本技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
20.图1示出了本技术一实施例提供的半导体器件的制作方法流程图；
21.图2示出了步骤s2完成后的器件剖视结构示意图；
22.图3示出了图2的俯视图；
23.图4示出了步骤s3完成后的器件剖视结构示意图；
24.图5示出了图4的俯视图；
25.图6示出了相关技术与本技术中饱和电流和泄露电流关系函数的对比图。
具体实施方式
26.下面将结合附图，对本技术中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本技术保护的范围。
27.在本技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
28.在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。
29.此外，下面所描述的本技术不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
30.图1示出了本技术一实施例提供的半导体器件的制作方法流程图，从图1中可以看出，该半导体器件的制作方法包括以下步骤：
31.步骤s1：提供半导体衬底，所述半导体衬底的各个元胞中分别形成有栅极结构，所有所述栅极结构的长度延伸方向相同。
32.步骤s2：向位于所有所述栅极结构的宽度方向第一侧的半导体衬底中第一源漏端进行第一离子注入，在所述第一源漏端形成第一晕环区；所述第一晕环区与所述栅极结构交叠。
33.图2示出了步骤s2完成后的器件剖视结构示意图，图3示出了图2的俯视图。从图2和图3中可以看出，在向位于栅极结构200的宽度方向第一侧的半导体衬底100中第一源漏端310进行第一离子注入后，在所述第一源漏端310形成第一晕环区410。
34.示例性地，该第一晕环区410与所述栅极结构200交叠部分宽度d1为0.3μm至0.5μm。
35.可以通过在半导体衬底上涂覆光刻胶层500，通过光刻工艺图案化该光刻胶层500，使得在第一源漏端310和第二源漏端320形成窗口，在进行步骤s2时，以图案化后的光刻胶层500为掩膜进行第一离子注入，从而在第一源漏端310形成第一晕环区410。
36.可选地，可以以20
°
至40
°
离子注入倾斜角度a，2e13 atom/cm2至3e13 atom/cm2离子注入剂量，25kev至35kev能量，向位于所有所述栅极结构的宽度方向第一侧的半导体衬底中第一源漏端进行第一离子注入，在所述第一源漏端形成第一晕环区。
37.其中该离子注入倾斜角度a为离子注入方向与竖直方向之间的夹角。
38.步骤s3：向位于所有所述栅极结构的宽度方向第二侧的半导体衬底中第二源漏端进行第二离子注入，在所述第二源漏端形成第二晕环区；所述第二晕环区与所述栅极结构交叠。
39.图4示出了步骤s3完成后的器件剖视结构示意图，图5示出了图4的俯视图。从图4和图5中可以看出，在向位于栅极结构200的宽度方向第二侧的半导体衬底100中第二源漏端320进行第二离子注入后，在所述第二源漏端320形成第二晕环区420。
40.在进行步骤s3时，可以继续以步骤s2形成的图案化后的光刻胶层500为掩膜，进行第二离子注入，从而在第二源漏端320形成第二晕环区420。
41.可选地，可以以20
°
至40
°
离子注入倾斜角度b，2e13 atom/cm2至3e13 atom/cm2离子注入剂量，25kev至35kev能量，向位于所有所述栅极结构的宽度方向第二侧的半导体衬底中第二源漏端进行第二离子注入，在所述第二源漏端形成第二晕环区。
42.其中该离子注入倾斜角度b为离子注入方向与竖直方向之间的夹角。
43.示例性地，该第二晕环区420与所述栅极结构200交叠部分宽度d2为0.3μm至0.5μm。
44.本技术通过提供半导体衬底，所述半导体衬底的各个元胞中分别形成有栅极结构，所有所述栅极结构的长度延伸方向相同，向位于所有所述栅极结构的宽度方向第一侧的半导体衬底中第一源漏端进行第一离子注入，在所述第一源漏端形成第一晕环区，向位于所有所述栅极结构的宽度方向第二侧的半导体衬底中第二源漏端进行第二离子注入，在
所述第二源漏端形成第二晕环区，能够在保证饱和电流(i
dsat
)的同时降低泄露电流(i
off
)。
45.参照图6，其示出了相关技术与本技术中饱和电流和泄露电流关系函数的对比图，图6中的横坐标为饱和电流，纵坐标为泄露电流。从图6中可以看出，饱和电流和泄露电流成正相关，当器件开关速度(饱和电流idsat)达到要求时，本技术中的泄露电流小于相关技术中的泄露电流，从而能够降低器件功耗。
46.显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本技术创造的保护范围之中。

技术特征：
1.一种半导体器件的制作方法，其特征在于，所述半导体器件的制作方法包括以下步骤：提供半导体衬底，所述半导体衬底的各个元胞中分别形成有栅极结构，所有所述栅极结构的长度延伸方向相同；向位于所有所述栅极结构的宽度方向第一侧的半导体衬底中第一源漏端进行第一离子注入，在所述第一源漏端形成第一晕环区；所述第一晕环区与所述栅极结构交叠；向位于所有所述栅极结构的宽度方向第二侧的半导体衬底中第二源漏端进行第二离子注入，在所述第二源漏端形成第二晕环区；所述第二晕环区与所述栅极结构交叠。2.如权利要求1所述的半导体器件的制作方法，其特征在于，所述向位于所有所述栅极结构的宽度方向第一侧的半导体衬底中第一源漏端进行第一离子注入，在所述第一源漏端形成第一晕环区的步骤，包括：以20
°
至40
°
离子注入倾斜角度，向位于所有所述栅极结构的宽度方向第一侧的半导体衬底中第一源漏端进行第一离子注入，在所述第一源漏端形成第一晕环区。3.如权利要求2所述的半导体器件的制作方法，其特征在于，通过2e13 atom/cm2至3e13 atom/cm2离子注入剂量，25kev至35kev能量，向位于所有所述栅极结构的宽度方向第一侧的半导体衬底中第一源漏端进行第一离子注入，在所述第一源漏端形成第一晕环区。4.如权利要求1所述的半导体器件的制作方法，其特征在于，所述第一晕环区与所述栅极结构交叠部分宽度为0.3μm至0.5μm。5.如权利要求1所述的半导体器件的制作方法，其特征在于，所述向位于所有所述栅极结构的宽度方向第二侧的半导体衬底中第二源漏端进行第二离子注入，在所述第二源漏端形成第二晕环区的步骤，包括：以20
°
至40
°
离子注入倾斜角度，向位于所有所述栅极结构的宽度方向第二侧的半导体衬底中第二源漏端进行第二离子注入，在所述第二源漏端形成第二晕环区。6.如权利要求4所述的半导体器件的制作方法，其特征在于，通过2e13 atom/cm2至3e13 atom/cm2离子注入剂量，25kev至35kev能量，向位于所有所述栅极结构的宽度方向第二侧的半导体衬底中第二源漏端进行第二离子注入，在所述第二源漏端形成第二晕环区。7.如权利要求1所述的半导体器件的制作方法，其特征在于，所述第二晕环区与所述栅极结构交叠部分宽度为0.3μm至0.5μm。

技术总结
本申请涉及半导体集成电路制造技术领域，具体涉及一种半导体器件的制作方法。提供半导体衬底，所述半导体衬底的各个元胞中分别形成有栅极结构，所有所述栅极结构的长度延伸方向相同；向位于所有所述栅极结构的宽度方向第一侧的半导体衬底中第一源漏端进行第一离子注入，在所述第一源漏端形成第一晕环区；所述第一晕环区与所述栅极结构交叠；向位于所有所述栅极结构的宽度方向第二侧的半导体衬底中第二源漏端进行第二离子注入，在所述第二源漏端形成第二晕环区；所述第二晕环区与所述栅极结构交叠。构交叠。构交叠。


技术研发人员：李美娟 肖敬才 徐丰 黄鹏 郭振强 房子荃
受保护的技术使用者：上海华虹宏力半导体制造有限公司
技术研发日：2023.07.25
技术公布日：2023/10/6