一种自适应软切换的高压泄放开关电路的制作方法

1.本发明涉及电子电路技术领域，特别是涉及一种自适应软切换的高压泄放开关电路。


背景技术：

2.现有的电荷泄放电路一般采用高压栅(》10v)mos管实现，该类器件一般在eeprom(electrically erasable programmable read only memory，带电可擦可编程只读存储器)工艺及flash工艺中存在，在设计高压开关及电荷泄放电路时对器件的选择具有局限性。


技术实现要素：

3.本发明的目的是提供一种自适应软切换的高压泄放开关电路，可采用低压栅单边非对称高压(》9v)管，实现根据电荷泄放程度自动将高压输出通过开关切换至低压输出。
4.为实现上述目的，本发明提供了如下方案：
5.一种自适应软切换的高压泄放开关电路，所述高压泄放开关电路包括：
6.第一晶体管，源极与电压输入端vpp连接，漏极与电压输出端vout连接，栅极用于接收第一控制信号；
7.第二晶体管，源极与所述vout连接，漏极与电压输入端vdd连接；
8.第三晶体管，源极与所述vout连接，栅极用于接收参考电压vref；
9.第一电阻，设置在所述第三晶体管源极与vout之间；
10.第四晶体管，漏极与所述vout连接，栅极用于接收第二控制信号；
11.寄生电容，一端与所述vout连接，另一端接地；
12.电流镜电路，与所述第三晶体管的漏极、第四晶体管的源极连接；
13.放大器，与所述电流镜电路连接；
14.电平转换电路，与所述放大器、第二晶体管的栅极、vout连接；
15.当所述第一控制信号及第二控制信号由低电平切换为高电平时，所述第三晶体管对所述vout端的电压进行识别并转换为检测电流，所述电流镜电路根据所述检测电流产生放电电流，所述放电电流传输至所述放大器，使所述放大器输出降低，所述电平转换电路输出升高，所述第一晶体管及第二晶体管关闭；
16.当所述寄生电容存储的电荷进行泄放，使所述vout与vref的电压差等于所述第三晶体管的栅极与源极之间的电压差时，所述放电电流减小，且当所述放电电流减小至低于所述放大器的阈值点时，所述放大器输出跳高，所述电平转换电路输出跳低，所述第二晶体管的驱动电压从0变化至大于所述vdd。
17.可选地，所述电流镜电路包括：
18.第五晶体管，漏极分别与所述第三晶体管的漏极、所述放大器连接，栅极分别与第五晶体管的漏极、所述放大器连接，源极接地；
19.第六晶体管，漏极与所述第四晶体管的源极连接，栅极分别与所述放大器、第五晶体管的栅极、第五晶体管的漏极连接，源极接地。
20.可选地，所述放大器包括：
21.第二电阻，一端与所述vdd连接，另一端与所述电平转换电路连接；
22.第七晶体管，漏极分别与所述第二电阻的另一端、电平转换电路连接，栅极与所述电流镜电路连接，源极接地。
23.可选地，所述电平转换电路包括：
24.第三电阻，一端与所述vout连接，另一端与所述第二晶体管的栅极连接。
25.第八晶体管，漏极分别与所述第三电阻的另一端、第二晶体管的栅极连接，栅极与所述放大器连接，源极接地。
26.可选地，所述第一晶体管、第二晶体管均为单边高压pmos管，第三晶体管为低压pmos管，第四晶体管为单边高压nmos管。
27.可选地，所述第五晶体管为低压nmos管，所述第六晶体管为nmos管。
28.可选地，所述第七晶体管为nmos管。
29.可选地，所述第八晶体管为单边高压nmos管。
30.可选地，当所述vdd＝5v时，所述vpp＜vdd+5.5v。
31.根据本发明提供的具体实施例，本发明公开了以下技术效果：
32.本发明自适应软切换的高压泄放开关电路包括：第一晶体管，源极与电压输入端vpp连接，漏极与电压输出端vout连接，栅极用于接收第一控制信号；第二晶体管，源极与vout连接，漏极与电压输入端vdd连接；第三晶体管，源极与vout连接，栅极用于接收参考电压vref；第一电阻，设置在第三晶体管源极与vout之间；第四晶体管，漏极与vout连接，栅极用于接收第二控制信号；寄生电容，一端与vout连接，另一端接地；电流镜电路，与第三晶体管的漏极、第四晶体管的源极连接；放大器，与电流镜电路连接；电平转换电路，与放大器、第二晶体管的栅极、vout连接。本发明能够采用低压栅单边非对称高压管，根据电荷泄放程度自动将高压输出通过开关切换至低压输出。
附图说明
33.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
34.图1为本发明自适应软切换的高压泄放开关电路的结构示意图；
35.图2为本发明一实施例中自适应软切换的效果示意图。
36.符号说明：
37.第一晶体管101、第二晶体管102、第三晶体管103、第四晶体管104、第一电阻105、寄生电容106、电流镜电路110、第五晶体管111、第六晶体管112、放大器120、第二电阻121、第七晶体管122、电平转换电路130、第三电阻131、第八晶体管132。
具体实施方式
38.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
39.本发明的目的是提供一种自适应软切换的高压泄放开关电路，可采用低压栅单边非对称高压管，实现根据电荷泄放程度自动将高压输出通过开关切换至低压输出。
40.为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
41.具体地，如图1所示，本发明自适应软切换的高压泄放开关电路包括：第一晶体管101、第二晶体管102、第三晶体管103、第四晶体管104、第一电阻105、寄生电容106、电流镜电路110、放大器120、电平转换电路130。
42.所述第一晶体管101的源极与电压输入端vpp连接，漏极与电压输出端vout连接，栅极用于接收第一控制信号。
43.所述第二晶体管102的源极与所述vout连接，漏极与电压输入端vdd连接。
44.所述第三晶体管103的源极与所述vout连接，栅极用于接收参考电压vref。
45.所述第一电阻105设置在所述第三晶体管源极103与vout之间。
46.所述第四晶体管104的漏极与所述vout连接，栅极用于接收第二控制信号。
47.所述寄生电容106的一端与所述vout连接，另一端接地。
48.所述电流镜电路110与所述第三晶体管103的漏极、第四晶体管104的源极连接。
49.所述放大器120与所述电流镜电路110连接。
50.所述电平转换电路130与所述放大器120、第二晶体管102的栅极、vout连接。
51.当所述第一控制信号及第二控制信号由低电平切换为高电平时，所述第三晶体管对所述vout端的电压进行识别并转换为检测电流，所述电流镜电路根据所述检测电流产生放电(discharge)电流，所述放电电流传输至所述放大器，使所述放大器输出降低，所述电平转换电路输出升高，所述第一晶体管及第二晶体管关闭；
52.当所述寄生电容存储的电荷进行泄放，使所述vout与vref的电压差等于所述第三晶体管的栅极与源极之间的电压差时，所述放电电流减小，且当所述放电电流减小至低于所述放大器的阈值点时，所述放大器输出跳高，所述电平转换电路输出跳低，所述第二晶体管的驱动电压从0变化至大于所述vdd。
53.此外，所述第一晶体管101、第二晶体管102作为传输高压vpp及低压vdd到vout的两个主开关，所述第一晶体管101实现vpp高压向vout传输，所述第二晶体管102实现低压vdd向vout传输。
54.所述第三晶体管103作为电压检测管，与电流镜电路110、放大器120、电平转换电路130之间相互联动，进而实现电荷泄放及软切换，因此本发明自适应软切换的高压泄放开关电路，能够根据电荷泄放程度，自动将高压输出通过开关切换至低压输出。
55.进一步地，如图1所示，所述电流镜电路110包括：第五晶体管111、第六晶体管112；所述放大器120包括：第二电阻121、第七晶体管122；所述电平转换电路130包括：第三电阻131、第八晶体管132。
56.所述第五晶体管111的漏极分别与所述第三晶体管103的漏极、所述放大器120连接。所述第五晶体管111的栅极分别与所述第五晶体管111的漏极、所述放大器120连接。所述第五晶体管111的源极接地。
57.所述第六晶体管112的漏极与所述第四晶体管104的源极连接。所述第六晶体管112的栅极分别与所述放大器120、第五晶体管111的栅极、第五晶体管111的漏极连接。所述第六晶体管112的源极接地。
58.所述第二电阻121的一端与所述vdd连接。所述第二电阻121的另一一端与所述第八晶体管的栅极连接。
59.所述第七晶体管122的漏极分别与所述第二电阻121的另一端、电平转换电路130连接。所述第七晶体管122的栅极与所述电流镜电路110连接。所述第七晶体管122的源极接地。
60.具体地，所述第五晶体管111的漏极与所述第七晶体管122的栅极连接；所述第五晶体管111的栅极与所述第七晶体管122的栅极连接；所述第六晶体管112的栅极与所述第七晶体管122的栅极连接。
61.所述第三电阻131的一端与所述vout连接。所述第三电阻131的另一端与所述第二晶体管102的栅极连接。
62.所述第八晶体管132的漏极分别与所述第三电阻131的另一端、所述第二晶体管102的栅极连接。所述第八晶体管132的栅极与所述放大器120连接。所述第八晶体管132的源极接地。
63.具体地，所述第七晶体管122的漏极与所述第八晶体管132的栅极连接。
64.此外，通过所述第一电阻、第三晶体管、第五晶体管实现对输出电压电位的检测。所述vref作为对所述vout电压检测时的参考电压，优选地，vref＝vdd-vgsp；其中，基准电压vgsp为所述第三晶体管的栅极与源极之间的电压差。
65.此外，当所述第一控制信号vpp_en_n及所述第二控制信号vpp_en_n_lv由低切换高时，电路进入放电及软切换阶段：首先vout端的高电位电压被所述第三晶体管vgs(驱动电压)识别并转换成电流，由第五晶体管111镜像给第六晶体管112产生放电电流。
66.第五晶体管111、第六晶体管112比例可根据放电速度设定；同时第五晶体管111电流也镜像给了第六晶体管112，这将使放大器120的输出变低，进而使电平转换电路(level shift)130的输出线112保持为高，第一晶体管101、第二晶体管102都关闭；
67.当由寄生电容106存储的电荷由第四晶体管104、第六晶体管112通路泄放到使得vout与vref电压差等于所述第三晶体管的栅极与源极之间的电压差时，通过第一电阻105、第二晶体管102、第五晶体管111，检测vout端电压电位所产生的检测电流变小，且当检测电流低于放大器120的阈值点时，放大器120输出跳高，进而电平转换电路130输出跳低，实现软切换，第二晶体管102的驱动电压从0变成略大于vdd，进而保证第二晶体管102的栅源电压在安全范围内(如《5.5v)。
68.进一步地，可通过改变所述第五晶体管111与第七晶体管122的沟道宽度比例及所述第二电阻121的阻值，对所述放大器120的阈值点进行设置，调整所述vout到所述vdd切换时的差值大小(如《200mv)。具体地，所述第七晶体管122的沟道宽度，为所述第五晶体管111沟道宽度的10～100倍；优选地，所述第七晶体管122的沟道宽度为所述第五晶体管111沟道
宽度的60倍。
69.进一步地，所述第一晶体管、第二晶体管均为单边高压pmos管，第三晶体管为低压pmos管，第四晶体管为单边高压nmos管。所述第五晶体管为低压nmos管，所述第六晶体管为nmos管。所述第七晶体管为nmos管。所述第八晶体管为单边高压nmos管。
70.优选地，所述第一晶体管、第二晶体管、第四晶体管、第八晶体管均采用低压栅单边高压管。所述第三晶体管、五晶体管、第六晶体管、第七晶体管均为低压5v管；进一步地，当所述vdd＝5v时，所述vpp＜vdd+5.5v。
71.本发明所涉及的电路结构可采用低压栅(5v)单边非对称高压管实现，适用于多种工艺，如高压bcd(bipolar cmos dmos)工艺，且可在输出电压泄放到目标值附近后实现自动软切换。进一步地，如图2所示，通过观察各节点波形，可见线路100的电压在vout基本等于vdd时自动跳变。
72.本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
73.本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

技术特征：
1.一种自适应软切换的高压泄放开关电路，其特征在于，所述高压泄放开关电路包括：第一晶体管，源极与电压输入端vpp连接，漏极与电压输出端vout连接，栅极用于接收第一控制信号；第二晶体管，源极与所述vout连接，漏极与电压输入端vdd连接；第三晶体管，源极与所述vout连接，栅极用于接收参考电压vref；第一电阻，设置在所述第三晶体管源极与vout之间；第四晶体管，漏极与所述vout连接，栅极用于接收第二控制信号；寄生电容，一端与所述vout连接，另一端接地；电流镜电路，与所述第三晶体管的漏极、第四晶体管的源极连接；放大器，与所述电流镜电路连接；电平转换电路，与所述放大器、第二晶体管的栅极、vout连接；当所述第一控制信号及第二控制信号由低电平切换为高电平时，所述第三晶体管对所述vout端的电压进行识别并转换为检测电流，所述电流镜电路根据所述检测电流产生放电电流，所述放电电流传输至所述放大器，使所述放大器输出降低，所述电平转换电路输出升高，所述第一晶体管及第二晶体管关闭；当所述寄生电容存储的电荷进行泄放，使所述vout与vref的电压差等于所述第三晶体管的栅极与源极之间的电压差时，所述放电电流减小，且当所述放电电流减小至低于所述放大器的阈值点时，所述放大器输出跳高，所述电平转换电路输出跳低，所述第二晶体管的驱动电压从0变化至大于所述vdd。2.根据权利要求1所述的自适应软切换的高压泄放开关电路，其特征在于，所述电流镜电路包括：第五晶体管，漏极分别与所述第三晶体管的漏极、所述放大器连接，栅极分别与第五晶体管的漏极、所述放大器连接，源极接地；第六晶体管，漏极与所述第四晶体管的源极连接，栅极分别与所述放大器、第五晶体管的栅极、第五晶体管的漏极连接，源极接地。3.根据权利要求1所述的自适应软切换的高压泄放开关电路，其特征在于，所述放大器包括：第二电阻，一端与所述vdd连接，另一端与所述电平转换电路连接；第七晶体管，漏极分别与所述第二电阻的另一端、电平转换电路连接，栅极与所述电流镜电路连接，源极接地。4.根据权利要求1所述的自适应软切换的高压泄放开关电路，其特征在于，所述电平转换电路包括：第三电阻，一端与所述vout连接，另一端与所述第二晶体管的栅极连接。第八晶体管，漏极分别与所述第三电阻的另一端、第二晶体管的栅极连接，栅极与所述放大器连接，源极接地。5.根据权利要求1所述的自适应软切换的高压泄放开关电路，其特征在于，所述第一晶体管、第二晶体管均为单边高压pmos管，第三晶体管为低压pmos管，第四晶体管为单边高压nmos管。6.根据权利要求2所述的自适应软切换的高压泄放开关电路，其特征在于，所述第五晶
体管为低压nmos管，所述第六晶体管为nmos管。7.根据权利要求3所述的自适应软切换的高压泄放开关电路，其特征在于，所述第七晶体管为nmos管。8.根据权利要求4所述的自适应软切换的高压泄放开关电路，其特征在于，所述第八晶体管为单边高压nmos管。9.根据权利要求1所述的自适应软切换的高压泄放开关电路，其特征在于，当所述vdd＝5v时，所述vpp＜vdd+5.5v。

技术总结
本发明公开一种自适应软切换的高压泄放开关电路，涉及电子电路技术领域，包括：第一晶体管，源极与电压输入端VPP连接，漏极与电压输出端VOUT连接，栅极用于接收第一控制信号；第二晶体管，源极与VOUT连接，漏极与电压输入端VDD连接；第三晶体管，源极与VOUT连接，栅极用于接收参考电压VREF；第一电阻，设置在第三晶体管源极与VOUT之间；第四晶体管，漏极与VOUT连接，栅极用于接收第二控制信号；寄生电容，一端与VOUT连接，另一端接地；电流镜电路，与第三晶体管的漏极、第四晶体管的源极连接；放大器，与电流镜电路连接；电平转换电路，与放大器、第二晶体管的栅极、VOUT连接。本发明能够根据电荷泄放程度自动将高压输出通过开关切换至低压输出。压输出。压输出。


技术研发人员：刘明 李曙光
受保护的技术使用者：上海琻捷电子科技有限公司
技术研发日：2023.02.22
技术公布日：2023/10/8