天线设备和相机系统的制作方法

1.本公开涉及发送或接收电磁波的天线设备并且涉及相机系统。


背景技术：

2.包括负微分电阻元件和谐振电路的天线可以产生包括从毫米波到太赫兹波(至少30ghz且不大于30thz)的频率带的至少一部分的电磁波(下文中简称为“太赫兹波”)。举例来说，ptl 1公开了具有各自集成在半导体芯片中的负微分电阻元件和谐振电路以产生太赫兹波的天线。
3.在ptl 1中，作为负微分电阻元件，使用谐振隧穿二极管(rtd)，并且包括向负微分电阻元件供给偏置电压的电源。来自电源的偏置电压经由包括配线和导体的偏置供给单元供给到负电阻元件。从天线产生的太赫兹波以外的寄生低频振荡(寄生振荡)常常由伴随偏置供给单元的结构产生。因此，ptl 1公开了在偏置供给单元中放置分流(shunt)元件并且由此抑制寄生振荡的技术。
4.引文列表
5.专利文献
6.[ptl 1]日本专利申请公开no.2015-180049


技术实现要素：

[0007]
技术问题
[0008]
作为用于增强天线输出的手段，存在布置各自包括负微分电阻元件和谐振电路的多个天线以提供天线阵列的方法。在将集成有这种天线阵列的芯片安装在诸如陶瓷封装或印刷基板的另一个基板上的情况下，使用接合线连接芯片和基板，并且用于抑制寄生振荡的分流元件被放置在基板上。
[0009]
接合线以及各自包括在分流元件中的电阻器和电容器中的每一个具有寄生电感。寄生电感就正常地产生太赫兹波而言不能被忽视，并且在低于太赫兹波的频率的频率(小于30ghz)处引起寄生振荡。由于寄生电感，特别是在10mhz至10ghz处的寄生振荡有可能出现。在这样的天线阵列中，为了使太赫兹波正常地振荡，有必要优化基板上的分流元件的电路参数和放置，但是在ptl 1中，尚未进行充分的检查。
[0010]
因此，本公开的目的是要提供在具有包括负微分电阻元件和谐振电路的天线阵列的天线设备中抑制寄生振荡的技术。
[0011]
问题的解决方案
[0012]
为了上述目的，本公开的天线设备包括发送或接收电磁波的天线设备，所述天线设备包括：天线阵列，多个天线被布置在所述天线阵列中，每个天线包括负微分电阻元件和谐振电路；电压偏置电路，其向所述天线阵列施加电压；第一分流元件，其以与所述负微分电阻元件和所述电压偏置电路中的每一个并行的关系连接在所述天线阵列与所述电压偏置电路之间，并且在第一分流元件中，第一分流元件的第一电阻器和第一电容器串行地连
接；以及第二分流元件，其以与所述负微分电阻元件和所述电压偏置电路中的每一个并行的关系连接在第一分流元件与所述电压偏置电路之间，并且在第二分流元件中，第二分流元件的第二电阻器和第二电容器串行地连接，其中第一分流元件和第二分流元件中的每一个相对于用作基准的所述负微分电阻元件的电阻值具有低阻抗。
[0013]
此外，本公开的天线包括发送或接收电磁波的天线设备，所述天线设备包括：芯片，所述芯片具有天线阵列，多个天线被布置在所述天线阵列中，每个天线包括负微分电阻元件和谐振电路；基板，所述芯片要被放置在所述基板上；以及电压偏置电路，其向所述天线阵列施加电压，其中所述芯片具有：第一分流元件，其与所述负微分电阻元件和所述电压偏置电路中的每一个并行地连接并且包括至少第一电容器；以及多个焊盘，其包括至少第一焊盘和第二焊盘中的每一个以向所述天线阵列供给预定的电压，所述基板具有：第二分流元件，其与所述负微分电阻元件和所述电压偏置电路中的每一个并行地连接，并且包括至少第二电容器，并且还被放置在所述基板中，并且其中所述天线阵列位于所述第一焊盘与所述第二焊盘之间。另外，本公开的相机系统包括：相机系统，其包括如上所述的天线设备；检测设备，用于检测从所述天线设备发送的电磁波；以及处理单元，其处理来自所述检测设备的信号。
[0014]
发明的有利效果
[0015]
利用本公开的技术，可以提供由于分流元件的配置被优化和寄生振荡被抑制而良好地操作的天线设备和相机系统。
附图说明
[0016]
图1图示了根据第一实施例的天线设备的平面图的示例。
[0017]
图2图示了根据第一实施例的天线设备的横截面图的示例。
[0018]
图3图示了根据第一实施例的天线设备的横截面图的示例。
[0019]
图4a和4b是图示根据第一实施例的天线阵列的说明图。
[0020]
图5是根据第一实施例的天线设备的等效电路图。
[0021]
图6图示了图示根据第一实施例的天线设备的示图。
[0022]
图7图示了图示根据第一实施例的天线设备的示图。
[0023]
图8图示了图示根据第一实施例的天线设备的示图。
[0024]
图9a和9b图示了图示根据第一实施例的天线设备的示图。
[0025]
图10图示了根据第二实施例的天线设备的平面图的示例。
[0026]
图11图示了根据第三实施例的天线设备的平面图的示例。
[0027]
图12图示了根据第四实施例的天线设备的平面图的示例。
[0028]
图13图示了根据第四实施例的天线设备的平面图的示例。
[0029]
图14图示了根据第四实施例的天线设备的平面图的示例。
[0030]
图15图示了根据第五实施例的天线设备的平面图的示例。
[0031]
图16图示了根据第五实施例的天线设备的平面图的示例。
[0032]
图17图示了根据第六实施例的天线设备的等效电路图。
[0033]
图18是图示根据第六实施例的天线阵列的说明图。
[0034]
图19图示了根据第六实施例的天线设备的横截面图的示例。
insulator-metal(金属-绝缘体-金属))电容器。作为金属层，可以使用芯片11中的配线层，而作为绝缘层，可以使用各自形成天线的绝缘层和介电层。根据本实施例，如图2中所示，作为mim电容器的一个电极，使用接地金属层124，并且接地金属层124连接到施加地电压的焊盘142。作为mim电容器的另一个电极，经由绝缘层形成金属层135。金属层135经由通路134连接到配线133。通过如此配置mim电容器，可以通过简单且方便的制造工艺在芯片中形成电容器。
[0047]
除了上述配置之外，其中电容器在芯片11的基板以外的基板上形成以被接合到芯片11的顶表面或背表面的配置也是可以的，并且这种配置允许包括更大电容的电容元件。
[0048]
在第一分流元件1300中，电阻元件131连接到施加偏置电压的焊盘141，而电容元件132连接到施加地电压的焊盘142。然而，颠倒连接关系并且将电阻元件131连接到施加地电压的焊盘142、而将电容元件132连接到施加偏置电压的焊盘141也是可以的。
[0049]
优选地，在芯片11上，作为天线阵列12中的天线121，布置20至40个天线。此外，用于偏置电压的施加的焊盘141的数量和施加地电压的焊盘142的数量被设置为小于天线的数量。这允许有效地使用芯片11的空间并且允许芯片11的进一步尺寸减小。而且，当电阻元件131和电容元件132的对的数量不大于用于偏置电压的施加的焊盘141的数量或者不大于施加地电压的焊盘142的数量时，可以有效地使用芯片11的空间并且允许芯片11的进一步尺寸减小。
[0050]
基板10包括各自包括在第二分流元件1500中的电阻元件151和电容元件152、要被连接到芯片11的焊盘141的焊盘161、以及要被连接到芯片11的焊盘142的焊盘162。焊盘161和162用于实现与芯片11外部的外部电路的电连接。焊盘161和162由导体制成。这里提到的外部电路是芯片11。基板10还包括要从电压偏置电路17供给偏置电压的连接端子181和给予地电压的连接端子182。为了基板10的尺寸减小，优选使用表面安装组件(smd：surface mount device(表面安装器件))作为电阻元件151或电容元件152。由于要被放置在基板10中的配线也具有电阻值，因此作为电阻元件151，也可以使用包括在连接第一分流元件1300和第二分流元件1500的路径中的基板10中的配线的电阻。这可以减小芯片11中使用的组件的数量并且实现芯片11的尺寸减小。连接端子181和182在这里也可以是焊盘。
[0051]
电压偏置电路17经由连接端子181和182从基板10的外部连接。注意的是，代替使用这种配置，将电压偏置电路17放置在基板10中或芯片11中也是可以的。
[0052]
芯片11的焊盘141和基板10的焊盘161利用接合线191连接。芯片11的焊盘142和基板10的焊盘162利用接合线192连接。为了减小接合线191和192的电感，优选将焊盘141和焊盘161以及焊盘142和焊盘162布置为彼此接近并且减小接合线191和192的长度。
[0053]
为了缩短接合线191和192，焊盘141和焊盘142被适当地布置在芯片11的端部。同时，焊盘141和焊盘161被适当地布置为彼此面对，其中芯片11的边被插入其间。此外，焊盘142和焊盘162也被适当地布置为彼此面对，其中芯片11的边被插入其间。
[0054]
电阻元件151的一个端子1512经由配线157连接到电容元件152的一个端子1521。换句话说，电阻元件151和电容元件152串行地连接。因而，电阻元件151和电容元件152优选地被布置为彼此相邻。更优选地，电阻元件151的一个端子1512被放置为与电容元件152的一个端子1521相邻。这可以减小配线157的长度并且减小电感。
[0055]
电阻元件151的另一个端子1511经由配线153连接到焊盘161，并且还经由配线154
连接到连接端子181。电容元件152的另一个端子1522经由配线155连接到焊盘162，并且还经由配线156连接到连接端子182。优选的是，布置电阻元件151的端子1511和1512以及电容元件152的端子1521和1522的方向被设置为与布置焊盘161和焊盘162的方向相同。这样的布置可以缩短要被连接的配线并且减小电感。
[0056]
在第二分流元件1500中，电阻元件151连接到要被施加偏置电压的连接端子181，而电容元件132连接到施加地电压的连接端子182。然而，颠倒连接关系并且将电阻元件131连接到施加地电压的连接端子182以及将电容元件132连接到要被施加偏置电压的连接端子181也是可以的。
[0057]
在本实施例中，假设第一分流元件1300和第二分流元件1500分别包括电阻元件131和151以及电容元件132和152的示例。然而，第一分流元件和第二分流元件中的每一个也可以被配置为包括电阻元件和电容元件中的任一个。在分流元件包括电容元件的情况下，变得可以不仅抑制电容振荡，而且还通过使用阻抗的频率特性切断dc电流来减小功耗。
[0058]
天线设备100的组件之间的位置关系使得：在天线阵列12和电压偏置电路17之间，放置第一分流元件1300，并且在第一分流元件1300和电压偏置电路17之间，放置第二分流元件1500。
[0059]
图3是天线设备100的部分横截面图，其图示了在芯片11的背表面上形成焊盘以在不使用接合线19的情况下连接芯片11和基板10的配置。根据图3，存在于芯片11的顶表面中的配线经由贯通电极135连接到存在于芯片11的背表面上的焊盘141。
[0060]
贯通电极135通过在芯片11中形成贯通孔、随后在贯通孔的内壁上形成用于电隔离的绝缘膜、以及利用具有低电阻并且可以通过电解电镀方法等容易地形成电极的铜等填充贯通孔来形成。贯通电极135使用cmp(chemical mechanical polishing(化学机械抛光))处理等平滑。在形成贯通电极135之后，焊盘141在芯片11的背表面上形成以便被电连接到贯通电极135。
[0061]
芯片11的背表面上的焊盘141和基板10上的焊盘161被布置为彼此重叠并且通过焊接等连接。在使用贯通电极135提供电连接的情况下，不使用接合线，因而减小了电感以容易抑制天线设备100中的寄生振荡。
[0062]
图4是图示本实施例中的天线阵列12的说明图。图4a是天线阵列12的顶视图，而图4b是天线阵列12的沿着图4a中的线b-b'的横截面图。在这些附图中，通过示例的方式，图示了包括在天线阵列12中的两个天线121和122。
[0063]
通常，在旨在用于功率合成的天线阵列中，各个天线之间的间隔中的每一个被设置为转换成真空中的振荡电磁波的波长的波长或更小、被设置为波长的整数倍、或者更优选地被设置为半波长或更小。在本实施例中，天线121和122被布置为使得天线之间的间隔不大于发送的电磁波的半波长。
[0064]
在天线阵列12中，谐振电路1200被配置为通过使用微带谐振器来控制振荡频率，该微带谐振器包括与形成天线中的每一个的一部分的第一导体对应的金属层123、介电层128、以及与形成天线中的每一个的一部分的第二导体对应的接地金属层124。天线121和122中的每一个包括谐振电路1200和负微分电阻元件127。偏置电压线130经由通路135连接到金属层123，并且偏置电压被施加到负微分电阻元件127。负微分电阻元件127产生用于维持振荡的电磁波增益。以相同的相位同步以振荡的各个天线121和122被设计为使得达到接
近振荡频率ω0的频率。因而，包括半波长谐振器的各个天线优选地具有彼此类似的相应形状。负微分电阻元件127也优选地具有彼此相同的相应形状和特性。微带线125是用于使如上所述的各个天线以相同的相位同步以振荡的元件间结构。
[0065]
按照同步之后的振荡频率ω0处的电气长度，作为用作链接结构的金属部分的传输线的微带线125沿着微带线125从一端到另一端具有优选地被选择为2π的长度。2π的电气长度是与按照周围结构中的有效介电常数转换的有效振荡波长λ0对应的长度。作为电气长度，选择2π以便使天线121和122以相同的相位同步并且使天线121和122振荡。在使天线121和122以相反的相位同步的情况下，电气长度还可以是π或3π。即使当微带线125的长度不精确地为2π时，天线121和122的同步也是可以的。尽管取决于经由微带线125形成的元件之间的耦合的大小，但是大约2π
±
10％的电气长度通常在允许的范围中。注意的是，允许的范围比不使用微带线125提供耦合时宽。注意的是，微带线的电气长度可以利用电磁场模拟器等容易地检查。
[0066]
天线121的振荡输出的一部分经由微带线125以大体上相同的相位被输入到相邻的天线122。同时，天线122的振荡输出的一部分经由微带线125以大体上相同的相位被输入到相邻的天线121。在本实施例中的天线阵列中，为了实现天线121与122之间的这样的相互注入锁定现象，已引入微带线125。
[0067]
本实施例中的微带线125的特征在于与谐振结构的金属层123的电容耦合。微带线125和金属层123仅在金属-绝缘体-金属(mim)区域126中经由绝缘层129形成电容器，并且是dc开放的。因而，在振荡频率ω0的频带中，可以确保与直接耦合的大小一样大的大小的天线与天线耦合。此外，在低于ω0的低频率区域中，耦合的大小降低，因此可以确保天线之间的隔离。本实施例中的微带线125具有这样的性质是优选的。此外，在低于ω0的频率区域中，具有开放端部的微带线125用作电容性元件。当从天线121侧的负微分电阻元件127看时，微带线125是电容性元件，并且天线122侧的谐振结构的金属层123也是电容器。作为结果，在低频率区域中，不存在担心的谐振频率的产生。因此，可以抑制低频率区域中的寄生振荡。
[0068]
参考图4a和4b，已给出两个单独天线121和122的描述，并且在天线阵列12中，各个天线可以通过以与天线121和122的配置相同的配置被布置来排列。此外，在接地金属层124上，经由介电层128放置与阵列的数量对应的多个金属层123，并且放置与金属层123对应的负微分电阻元件127。相邻的天线经由微带线125电容耦合。微带线125中的每一个的电气长度为大约2π。因而，变得可以使所有负微分电阻元件127以相同的相位同步。作为如此排列天线的结果，不仅合成的电功率增加，而且还有利地获得尖锐的方向性。
[0069]
注意的是，在芯片11内部，多个金属层123经由条带形导体(未示出)共同地连接以被连接到要被施加偏置电压的焊盘141，而接地金属层124连接到芯片11内部的焊盘142。利用这种配置，当电压被施加到焊盘141和焊盘142中的每一个时，偏置电压被施加到负微分电阻元件127。
[0070]
作为负微分电阻元件127中的每一个，可以使用与inp基板晶格匹配的谐振隧穿二极管。注意的是，负微分电阻元件127不限于谐振隧穿二极管，也可以使用esaki二极管或gunn二极管。谐振隧穿二极管被配置为包括例如inp基板上的包含ingaas/inalas和ingaas/alas的多量子阱结构以及包含n-ingaas的电接触层。作为多量子阱结构，例如，使
用三重势垒结构。更具体地，多量子阱结构由包括alas(1.3nm)/ingaas(7.6nm)/inalas(2.6nm)/ingaas(5.6nm)/alas(1.3nm)的半导体多层膜结构形成。在这些层当中，ingaas是阱层，而晶格匹配的inalas和非匹配的alas是势垒层。通过不执行载流子掺杂，这些层被有意地保持未掺杂。这样的多量子阱结构被插入在包括电子浓度为2
×
10
18
cm-3
的n-ingaas的电接触层之间。电接触层之间的这样的结构的电流-电压(i/v)特性具有280ka/cm2的峰电流密度，并且负电阻区域的范围是从大约0.7v到大约0.9v。作为二极管的配置，在直径为2μm的台面结构的情况下，获得10ma的峰电流值和-20ω的负电阻值。当考虑由连接到金属层123的下部并且直径为2μm的谐振隧穿二极管的结电容产生的电抗时，振荡频率为大约0.55thz。
[0071]
接下来，图5图示了根据本实施例的天线设备的等效电路图。芯片11的等效电路具有包括在天线阵列12中的负微分电阻元件中的每一个的电阻r(r表示负微分电阻元件的电阻的绝对值)。芯片11的等效电路还具有包括在天线阵列12中的谐振电路1200的阻抗z和包括在第一分流元件1300中的电阻元件131的电阻rc。芯片11的等效电路还具有包括在第一分流元件1300中的电容元件132的电容cc。
[0072]
第一分流元件1300被配置为包括串行地连接的电阻rc和电容cc。此外，电阻r、谐振电路1200的阻抗z以及第一分流元件1300彼此并行地连接。更具体地，电阻r的一个端子、谐振电路1200的阻抗z的一个端子以及电阻rc的一个端子各自连接到第一节点n1。同时，电阻rc的另一个端子连接到电容cc的一个端子。此外，电阻r的另一个端子、谐振电路1200的阻抗z的另一个端子以及电容cc的另一个端子连接到地电压。第一节点n1连接到芯片11的焊盘141，并且地电压经由芯片11的焊盘142施加。
[0073]
基板10的等效电路被配置为包括在第二分流元件1500中包括的电阻元件151的电阻rp、在其中包括的电容元件152的电容cp、以及连接第一分流元件1300和第二分流元件1500的路径的电感l。电感l包括连接第一分流元件1300和焊盘141的配线、连接芯片和基板的接合线、以及连接接合线和第二分流元件1500的配线、焊盘等的相应寄生电感。
[0074]
第二分流元件1500被配置为包括串行地连接的电阻rp和电容cp。此外，芯片11和第二分流元件1500经由电感l连接。更具体地，电感l的一个端子连接到芯片11的等效电路中的第一节点n1，并且电感l的另一个端子和电阻rp的一个端子连接到第二节点n2。同时，电阻rp的另一个端子连接到电容cp的一个端子。地电压被施加到电容cp的另一个端子。第二节点n2还连接到端子181，并且电压偏置电路v与其连接。因此，偏置电压被施加到第二节点n2，并且偏置电压经由电感l被施加到电阻r。
[0075]
第一分流元件1300(电阻rc和电容cc)与负微分电阻元件(电阻r)并行地连接，并且还经由电感l与第二分流元件1500(电阻rp和电容cp)并行地连接。此外，第一分流元件1300还与电压偏置电路v并行地连接。
[0076]
在这样的天线设备中，为了抑制寄生振荡，第一分流元件1300和第二分流元件1500中的每一个相对于用作基准的负微分电阻元件127的电阻r具有低阻抗。换句话说，在低于太赫兹频率带的频率带中，当从负微分电阻元件127看时，第一分流元件1300和第二分流元件1500中的每一个优选地被设置为具有低阻抗。在这种情况下，满足包括下面的表达式(1)和(2)的条件表达式：
[0077]
rp+1/(2π
×f×
cp)《r ... (1)
[0078]
rc+1/(2π
×f×
cc)《r ... (2)
[0079]
其中r是负微分电阻元件的电阻值的绝对值，rc是与第一电阻器对应的电阻rc的电阻值，并且cc是与第一电容器对应的电容cc的电容值。而且，rp是与第二电阻器对应的电阻rp的电阻值，cp是与第二电容器对应的电容cp的电容值，并且l是连接第一分流元件1300和第二分流元件1500的路径的电感。而且，f表示作为目标的寄生振荡的频率，其是小于天线阵列12中包括的谐振电路中的每一个的谐振频率的频率。频率f具体地小于30ghz，并且在芯片11被安装在本实施例中使用的基板10上的情况下特别地是10mhz至10ghz的范围中的频率。
[0080]
然而，即使在满足表达式(1)和(2)时，也可能出现电感l和电容cc中的lc谐振。为了抑制lc谐振，有必要确保rc以便引起振荡能量损耗，并且优选的是减小l并且增加cc。因此，为了抑制电容振荡，还满足包括下面的表达式(3)的条件表达式：
[0081]
l/(cc
×
r)《rc ... (3)
[0082]
图6是表示基于图5中的等效电路改变电感l的值时从负微分电阻元件127看时的阻抗的频率特性的示图。断线表示对于l＝1nh的特性，实线表示对于5nh的特性，点划线表示对于10nh的特性，并且阻抗在指定的频率处具有峰值。具体地，对于l＝1nh，峰值在160mhz处为1.8ω，对于l＝5nh，峰值在50mhz处为16.8ω，并且对于l＝10nh，峰值在71mhz处为8.5ω。
[0083]
图7是表示基于图6中的频率特性从负微分电阻元件127看时的电感l与电感的峰值之间的关系的示图。根据图7，随着电感l增加，阻抗的峰值增加。
[0084]
在要被抑制的电容振荡的频率f处，当从负微分电阻元件127看时的线路的阻抗不大于负微分电阻的绝对值的10倍时，对于负微分电阻元件127的增益由于线路而引起的损耗的大小不再可以被忽略。因此，可以抑制lc谐振的振荡。举例来说，在芯片尺寸为3mm见方至4mm见方的天线阵列中，可以布置20至40个天线，并且负微分电阻元件127的组合电阻值最多为1ω，即，不大于1ω。因而，只要电阻值不大于这个电阻值的十倍，即，10ω，就可以抑制寄生振荡。换句话说，根据图7中的示图，仅需要满足l≤5nh。
[0085]
电感l包括连接第一分流元件1300和焊盘141的配线、连接芯片和基板的接合线、以及连接接合线和第二分流元件1500的配线、焊盘等的相应寄生电感。连接第一分流元件1300和第二分流元件1500的路径的这些电感中的每一个可以使用下面的表达式(4)和(5)计算。在连接第一分流元件1300和第二分流元件1500的路径当中，使用表达式(4)计算具有可以近似为大体上圆形形状的横截面的部分，而使用表达式(5)计算其具有可以近似为四边形形状的横截面的部分。
[0086]
l1＝0.2
×
l1
×
[ln(4
×
l1/d)-0.75] [nh] ... (4)
[0087]
l2＝0.2
×
l2
×
[ln{2
×
l2/(w+h)}+0.2235]
×
(w+h)/l2+0.5 [nh] ... (5)
[0088]
其中l1是路径的具有可以近似为大体上圆形形状的横截面的部分的长度(mm)，并且d是其横截面的直径(mm)。而且，l2是路径的具有可以近似为四边形形状的横截面的部分的长度(mm)，w是其宽度(mm)，并且h是其厚度(mm)。
[0089]
图8是图示本实施例中连接第一分流元件1300和第二分流元件1500的路径的电感的示图。连接第一分流元件1300和第二分流元件1500的路径具有连接第一分流元件1300中包括的电阻元件131和焊盘141的配线(第一部分p1)以及焊盘141(第二部分p2)。该路径还
具有接合线19(第三部分p3)、焊盘161(第四部分p4)、以及连接焊盘161和第二分流元件1500中包括的电阻元件151的配线(第五部分p5)。
[0090]
连接第一分流元件1300和第二分流元件1500的路径的长度优选地不大于4mm，这适合于减小寄生电感并且抑制寄生振荡。更优选地，路径的长度不大于2mm。
[0091]
下面将给出路径的每个部分的尺寸以及使用表达式(4)或表达式(5)计算的电感的示例的描述。
[0092]
第一部分p1的长度为0.3mm、宽度为0.2mm、以及厚度为0.5μm，并且这个区域的电感l1使用表达式(5)被计算为0.1nh。
[0093]
假设第二部分p2是从焊盘141的端部到接合线19连接到的焊盘141的大体上中心部分的区域，计算第二部分p2的电感l2。这个区域的长度为0.1mm、宽度为0.2mm、以及厚度为0.5μm，并且这个区域的电感l2使用表达式(5)被计算为0.02nh。
[0094]
第三部分p3是长度为1.0mm且横截面直径为20μm的接合线，并且这个区域的电感l3使用表达式(4)被计算为0.91nh。
[0095]
假设第四部分p4是从焊盘161的端部到接合线19连接到的焊盘161的大体上中心部分的区域，计算第四部分p4的电感l4。这个区域的长度为0.6mm、宽度为1.2mm、以及厚度为35μm，并且电感l4使用表达式(5)被计算为0.11nh。
[0096]
第五部分p5的长度为0.8mm、宽度为0.6mm、以及厚度为35μm，并且这个区域的电感l5使用表达式(5)被计算为0.26nh。
[0097]
因而，连接第一分流元件1300和第二分流元件1500的路径的电感可以作为电感l1、l2、l3、l4和l5的总和被计算为1.4nh。
[0098]
在本实施例中，假设接合线19具有圆形横截面，使用表达式(4)计算电感，但是使用具有四边形横截面的带状接合线也是可以的。在带状接合线的情况下，可以使用表达式(5)计算电感。带状接合线可以具有大的横截面面积，并且可以减小电感。
[0099]
图9a和9b是图示配线的电感的计算的示图。这里将通过使用连接焊盘161和第二分流元件1500中包括的电阻元件151的配线153来给出描述。连接第一分流元件1300中包括的电阻元件131和焊盘141的配线也可以以相同的方式考虑。
[0100]
图9a是图示配线153具有弯曲部分的配置的示例的示图。在图9a中所示的示例中，配线153被配置为包括具有两个90度弯曲部分的弯曲部分。图9a中所示的示例中的配线153的电感可以通过将配线153划分成三个矩形部分来计算。这三个矩形部分是连接到焊盘161的第一矩形部分rs1、连接到第一矩形部分的第二矩形部分rs2以及连接到第二矩形部分的第三矩形部分rs3。第三矩形部分rs3连接到电阻元件151。第一矩形部分rs1具有长度l21、宽度w1和厚度h1，第二矩形部分rs2具有长度l22、宽度w2和厚度h2，并且第三矩形部分rs3具有长度l23、宽度w3和厚度h3。使用表达式(5)，计算各个矩形部分的相应电感，并且其总和被假设为配线153的电感。
[0101]
将描述确定长度l21、l22和l23的方法的示例。假设经过第一矩形部分rs1的宽度方向上的中间并且在长度方向上延伸的线x与经过第二矩形部分rs2的宽度方向上的中间并且在长度方向上延伸的线y的交点为点a。还假设线y与经过第三矩形部分rs3的宽度方向上的中间并且在长度方向上延伸的线z的交点为点b。然后，假设焊盘161的端部与点a之间的距离是第一矩形部分rs3的长度l21，点a与点b之间的距离是第二矩形部分rs2的长度
l22，并且点b与电阻元件151的端部之间的距离是第三矩形部分rs3的长度l23。
[0102]
作为确定长度l21、长度l22和长度l23的方法，也可以采用上述确定方法以外的确定方法，只要配线153被划分并且可以指定矩形部分即可。
[0103]
接下来，图9b是图示配线153被配置为直线地延伸、同时其宽度从电阻元件151朝着焊盘161逐渐地增加的示例的示图。即使对于如此配置的配线153，通过利用附图中所示的矩形部分rs4替换配线153，也可以通过使用表达式(5)来计算配线153的电感。矩形部分rs4具有长度l24、宽度w4和厚度h4。
[0104]
接下来，将描述确定矩形部分rs4的长度l24和宽度w4的方法的示例。定义配线153和焊盘161沿着其接触的部分v-v'的中心点c，并且定义允许与电阻元件151接触、同时与点c具有最短距离的点d。假设点c与点d之间的距离为长度l24。还假设经由点c与点d之间的中间e与线段cd垂直的方向上的配线的端部之间的距离是宽度w4。
[0105]
因此，根据使用图9a和9b描述的确定方法，可以计算配线的电感。
[0106]
根据本实施例，通过配置分流元件以便满足表达式(1)、表达式(2)和表达式(3)，可以抑制寄生振荡。此外，当确定表达式(3)中使用的连接第一分流元件1300和第二分流元件1500的路径的电感l时，可以应用使用表达式(4)、表达式(5)、图8和图9描述的计算方法。
[0107]
(第二实施例)
[0108]
将使用图10给出根据本公开的第二实施例的天线设备的描述。在第二实施例中，与第一实施例中不同，焊盘和焊盘利用多个接合线连接。注意的是，在本实施例中，省略与第一实施例中的组件相同的组件的描述。
[0109]
在图10中所示的天线设备200中，芯片21包括用于施加偏置电压的焊盘241和施加地电压的焊盘242。此外，基板20包括用于连接到芯片21的焊盘241的焊盘261和用于连接到芯片21的焊盘242的焊盘262。基板20还具有用于连接焊盘241和焊盘261的多个接合线291以及用于连接焊盘242和焊盘262的多个接合线292。除这些以外，天线设备200中的天线阵列、第一分流元件、第二分流元件等与第一实施例中的天线设备100中的那些相同。
[0110]
为了减小接合线291和292的电感，优选的是将焊盘241和焊盘261以及焊盘242和焊盘262布置为彼此相邻，从而缩短接合线291和292。
[0111]
为了缩短接合线291和292，焊盘241和焊盘242优选地被放置在芯片21的端部上。当假设芯片21的被多个接合线291和292横穿的一边为第一边271时，焊盘241和焊盘261被布置为彼此面对，其中第一边271被插入其间。此外，焊盘242和焊盘262也被布置为彼此面对，其中第一边271被插入其间。此外，多个接合线291和292被并排布置为在平行于第一边271的方向上彼此间隔开。
[0112]
多个接合线291和292并行地电连接。并行地连接的m个接合线的组合电感lm可以使用下面的表达式(6)计算。
[0113]
1/lm＝σ(1/li) (i＝1, 2, 3, ..., m) ... (6)
[0114]
其中li是m个接合线当中第i个接合线的电感，并且当接合线具有圆形横截面时，使用表达式(4)执行计算，而当接合线具有四边形横截面时，使用表达式(5)执行计算。注意的是，可以适当地确定接合线是具有圆形横截面还是四边形横截面，并且可以使用表达式(4)和(5)适当地计算接合线的组合电感lm。
[0115]
通过如此并行地电连接多个接合线291和292，可以减小接合线291和292的组合电
感，从而允许容易地抑制寄生振荡。
[0116]
在本实施例中，焊盘241和242的面积被设置为大于第一实施例中的焊盘141和142的面积，并且焊盘261和262的面积被设置为大于第一实施例中的焊盘161和162的面积。因此，可以增加提供焊盘之间的连接的接合线的数量并且减小多个接合线的组合电感。
[0117]
焊盘241、242、261和262被配置为使得其在平行于芯片21的第一边271的方向上的尺寸大于其在垂直于第一边271的方向上的尺寸。这可以增加可以被放置的接合线的数量并且减小接合线的组合电感。
[0118]
以与第一实施例中相同的方式，也可以按每个接合线来划分焊盘241、242、261和262。在这种情况下，仅需要提供其中对连接提供形成焊盘的金属层下方的配线层的配置。然而，如图10中所示的在一个焊盘上放置多个接合线的这样的配置避免了确保分隔焊盘的空间的需要，并且允许容易的图案形成。因而，通过采用图10中通过示例的方式所示的配置，可以使用低成本的印刷基板或陶瓷封装作为基板20并且允许成本减小。
[0119]
(第三实施例)
[0120]
将使用图11给出根据本公开的第三实施例的天线设备的描述。第三实施例与第一实施例的不同在于，在第一分流元件和第二分流元件中包括附加的电阻元件和电容元件以被并行地连接。在本实施例中，省略与第一和第二实施例中的组件相同的组件的描述。
[0121]
在图11中所示的本实施例中的天线设备300中，芯片31包括包含电阻元件331和电容元件332的第一分流元件、以及包含电阻元件333和电容元件332的另一个第一分流元件。此外，在天线设备300中，芯片31包括用于施加偏置电压的焊盘341和343以及施加地电压的焊盘342。此外，基板30包括包含电阻元件351和电容元件352的第二分流元件、以及包含电阻元件353和电容元件354的另一个第二分流元件。
[0122]
基板30还包括用于连接到芯片31的焊盘341的焊盘361、用于连接到芯片31的焊盘342的焊盘362、以及用于连接到芯片31的焊盘343的焊盘363。焊盘341和焊盘361利用接合线391连接，焊盘342和焊盘362利用接合线392连接，并且焊盘343和焊盘363利用接合线393连接。基板30还包括从电压偏置电路37施加偏置电压的连接端子381和383以及给予地电压的连接端子182。
[0123]
在图11中，芯片31的焊盘341、342和343与基板30的焊盘361、362和363利用相应的接合线391、392和393一对一地连接。然而，如在第二实施例中那样，两个焊盘也可以利用多个接合线连接。替代地，如图3中所示，两个焊盘也可以利用贯通电极而不是使用接合线391、392和393连接。
[0124]
天线阵列32以与第一实施例中相同的方式被放置在大体上芯片31的中心处，并且电容元件332与天线阵列32相邻地放置。电阻元件331的一个端子经由配线和通路(未示出)连接到电容元件332的一个端子。电阻元件333的一个端子经由配线和通路(未示出)连接到电容元件332的一个端子。电阻元件331和333优选地被放置在电容元件332的附近。替代地，电阻元件331和333也可以以与电容元件332重叠的关系被放置在电容元件332上。电阻元件331的另一个端子经由偏置电压线330连接到焊盘341。偏置电压线330也被放置在天线阵列32的各个天线321之间以被连接到天线321中的每一个。因此，偏置电压被施加到天线321中的每一个。电容元件332的另一个端子经由配线和通路(未示出)连接到焊盘342。电阻元件333的另一个端子经由偏置电压线330连接到焊盘343。
[0125]
电阻元件351的一个端子3512经由配线连接到电容元件352的一个端子3521。换句话说，电阻元件351和电容元件352串行地连接。因而，电阻元件351和电容元件352优选地被布置为彼此相邻。更优选地，电阻元件351的一个端子3512与电容元件352的一个端子3521相邻地放置以便能够缩短配线并且减小电感。
[0126]
电阻元件351的另一个端子3511经由配线连接到焊盘361并且还经由配线连接到连接端子381。同时，电容元件352的另一个端子3522经由配线连接到焊盘362，并且还经由配线连接到连接端子382。
[0127]
电阻元件353的一个端子3532经由配线连接到电容元件354的一个端子3541。换句话说，电阻元件353和电容元件354串行地连接。因而，电阻元件353和电容元件354优选地被布置为彼此相邻。更优选地，电阻元件353的一个端子3532和电容元件354的一个端子3541彼此相邻地布置以便能够缩短配线并且减小电感。
[0128]
电阻元件353的另一个端子3531经由配线连接到焊盘363，并且还经由配线连接到连接端子383。同时，电容元件354的另一个端子3542经由配线连接到焊盘362，并且还经由配线连接到连接端子382。
[0129]
在图11中，电阻元件351的端子3511和3512、电容元件352的端子3521和3522、电阻元件353的端子3531和3532、以及电容元件354的端子3541和3542在基板30上在一个方向(附图中的左右方向)上并排布置。在本实施例中，焊盘361、362和363也在与布置端子3511、3512、3521、3522、3531、3532、3541和3542的方向相同的方向上并排布置。通过如此布置端子和焊盘，可以缩短连接配线并且减小电感。
[0130]
由于从电压偏置电路37向两个连接端子381和383供给偏置电压，因此电阻元件351的另一个端子3511和电阻元件353的另一个端子3531电连接。同时，电容元件352的另一个端子3522和电容元件354的另一个端子3542经由配线共同地连接。作为结果，各自包括在第二分流元件中的电阻元件351和电容元件352与各自包括在另一个第二分流元件中的电阻元件353和电容元件354并行地电连接。作为电阻元件351和353以及电容元件352和354中的每一个，例如，采用smd(表面安装器件)，并且这样的组件不仅具有电阻成分和电容成分，而且还具有寄生电感。因而，在两对第一分流元件和第二分流元件中，相应对中的第二分流元件(电阻元件351、电容元件352、电阻元件353和电容元件354)并行地连接。因此，可以减小寄生电感并且抑制寄生振荡。
[0131]
此外，由于各自用作供给偏置电压的路径的接合线391和接合线393并行地连接，因此也减小了接合线的组合电感。
[0132]
而且，由于放置在基板30中的配线也具有电阻值，因此作为电阻元件351和353中的每一个，也可以使用连接第一分流元件和第二分流元件的基板30中的配线的电阻。这可以减小要被放置在基板30上的组件的数量，这有利于尺寸减小。
[0133]
在芯片31中，布置在芯片31上的元件和焊盘以及布置在基板30上的元件、焊盘、配线等相对于经过天线阵列32的中心的轴对称地布置。经过天线阵列32的中心的轴的示例包括在与基板30的顶表面垂直的方向上延伸的轴ax和在与基板30的顶表面平行的方向上延伸的轴。这里基于在与基板的顶表面平行的方向上延伸的轴确定对称性。天线阵列32的中心可以基于天线阵列32的导体的平面形状确定。天线阵列32的中心也可以是天线阵列32的导体的重心。重心可以基于横截面形状和平面形状确定。因此，在基板30中，布置彼此连接
的多对第一分流元件和第二分流元件，并且多对第一分流元件和第二分流元件中的至少两对被放置在相对于经过天线阵列的中心的轴彼此对称的位置处。这提高了从天线阵列32产生的太赫兹波的方向性并且增强了太赫兹波的正面强度。
[0134]
在本实施例中，采用其中使用连接端子381和383从两个路径供给偏置电压并且使用连接端子182从一个路径给予地电压的配置。然而，使用其中使用连接端子381和383从两个路径给予地电压并且使用连接端子182从一个路径供给偏置电压的配置也是可以的。
[0135]
(第四实施例)
[0136]
将使用图12至14给出根据本公开的第四实施例的天线设备的描述。根据第四实施例的天线设备与根据第一实施例的天线设备的不同在于，焊盘被布置在存在芯片的两个面对的边的两侧，即，焊盘和芯片被布置为使得芯片被插入在焊盘之间。在本实施例中，省略与上述实施例中的组件相同的组件的描述。
[0137]
在图12中所示的根据本实施例的天线设备400中，芯片41以与第一实施例中相同的方式包括用于施加偏置电压的焊盘441和施加地电压的焊盘442。此外，与第一实施例中不同，天线设备400包括用于施加偏置电压的焊盘443和用于施加地电压的焊盘444。
[0138]
在芯片41上，当从天线阵列42看时，焊盘441和442被布置在存在芯片41的第一边411的一侧。同时，在芯片41上，当从天线阵列42看时，焊盘443和焊盘444被布置在存在芯片41的面对第一边411的第二边412的一侧。这导致其中在焊盘441和442与焊盘443和444之间放置天线阵列421的配置。因此，两对第一分流元件和第二分流元件被布置为使得天线阵列被插入在各对第一分流元件和第二分流元件之间。
[0139]
此外，在芯片41中，布置第一分流元件中包括的电阻元件431、电容元件432和电阻元件433。
[0140]
电阻元件431的一个端子经由配线和通路(未示出)连接到电容元件432的一个端子。优选地，电阻元件431被放置在电容元件432的附近。替代地，电阻元件431也可以以与电容元件432重叠的关系被放置在电容元件432上。同时，电阻元件431的另一个端子经由偏置电压线430连接到焊盘441。偏置电压线430也被布置在天线阵列42的各个天线421之间以被共同地连接到各个天线421，并且偏置电压被施加到天线421中的每一个。
[0141]
电阻元件433的一个端子经由配线和通路(未示出)连接到电容元件432的一个端子。优选地，电阻元件433被放置在电容元件432的附近。替代地，电阻元件433也可以以与电容元件432重叠的关系被放置在电容元件432上。同时，电阻元件433的另一端子经由偏置电压线430连接到焊盘443。电容元件432的另一个端子经由配线通路(未示出)连接到焊盘442和444。
[0142]
在芯片41上，在焊盘441和442与焊盘443和444之间，布置电阻元件431和电阻元件433。同时，在电阻元件431与电阻元件433之间，放置电容元件432在其周围被放置的天线阵列42。因此，焊盘和第一分流元件相对于经过天线阵列42的中心的轴(作为基板40的顶表面上的c的轴bx)对称地布置。因此，在基板40中，布置彼此连接的多对第一分流元件和第二分流元件，并且多对第一分流元件和第二分流元件中的至少两对被布置在相对于经过天线阵列的中心的轴彼此对称的位置处。这提高了从天线阵列42产生的太赫兹波的方向性并且增强了太赫兹波的正面强度。
[0143]
在基板40中，在存在于芯片41的具有第一边411的一侧的第一区域413(附图中的
点线围绕的区域)中，以与第一实施例中相同的方式，布置各自包括在第二分流元件中的电阻元件451和电容元件452。此外，在第一区域413中，布置要利用接合线491连接到芯片41的焊盘441的焊盘461和要利用接合线492连接到芯片41的焊盘442的焊盘462。此外，在第一区域413中，布置要从电压偏置电路471供给偏置电压的连接端子481和给予地电压的连接端子482。
[0144]
而且，在基板40中，在存在于芯片41的具有第二边412的一侧的第二区域414(附图中的点线围绕的区域)中，布置各自包括在第二分流元件中的电阻元件453和电容元件454。此外，在第二区域414中，布置要利用接合线493连接到芯片41的焊盘443的焊盘463和要利用接合线494连接到芯片41的焊盘444的焊盘464。此外，在第二区域414中，布置要从电压偏置电路472供给偏置电压的连接端子483和给予地电压的连接端子484。
[0145]
在上面给出的描述中，电压偏置电路471和472被作为单独的电路提供，但是基板40也可以被配置为使得一个电压偏置电路供给偏置电压和地电压。
[0146]
因此，基板40具有其中芯片41被放置在第一区域413与第二区域414之间的配置。在这种配置中，在焊盘441和442与焊盘443和443之间，放置天线阵列42。换句话说，在沿着连接边411和边412的线段的方向上，第一区域413、芯片41和第二区域414依次布置。这样的配置可以减小供给偏置电压的配线的阻抗。此外，在电阻元件451或电容元件452与电阻元件453或电容元件454之间，放置芯片41。作为结果，以与第一分流元件的情况相同的方式，焊盘和第二分流元件相对于经过天线阵列42的中心的轴对称地布置。经过天线阵列42的中心的轴的示例包括在与基板40的顶表面垂直的方向上延伸的轴bx和在与基板40的顶表面平行的方向上延伸的轴。这里基于在与基板的顶表面平行的方向上延伸的轴确定对称性。因此，在基板40中，布置彼此连接的多对第一分流元件和第二分流元件，并且多对第一分流元件和第二分流元件中的至少两对被布置在相对于经过天线阵列的中心的轴彼此对称的位置处。这提高了从天线阵列42产生的太赫兹波的方向性并且增强了太赫兹波的正面强度。
[0147]
此外，根据本实施例，从芯片41的具有两个面对的边411和412的一侧供给要被施加到天线阵列42的偏置电压。作为结果，供给偏置电压的配线的阻抗比从芯片41的具有边中的任何一个的一侧供给偏置电压的情况小，因而电压降减小。因此，要被施加到天线中的每一个的负微分电阻元件的偏置电压的天线间变化降低以提高天线输出的均一性。
[0148]
此外，第二分流元件中包括的电阻元件451和电容元件452与电阻元件453和电容元件454并行地连接。作为电阻元件451和453以及电容元件452和454中的每一个，例如，采用smd，并且这样的组件不仅具有电阻成分和电容成分，而且还具有寄生电感。因而，通过将电阻元件451和电容元件452与电阻元件453和电容元件454并行地连接，可以减小寄生电感并且抑制寄生振荡。
[0149]
而且，由于放置在基板40中的配线也具有电阻值，因此作为电阻元件451和453中的每一个，也可以使用配线的电阻，并且因此可以减小要被放置在基板40上的组件的数量，这有利于尺寸减小。
[0150]
图13是图示根据本实施例的修改的天线设备的示图。注意的是，在本修改中，省略与上述实施例中的组件相同的组件的描述。图13中所示的天线设备500的配置与通过进一步将本实施例的典型特征应用到第三实施例中所示的配置而获得的配置对应。在本修改
中，与第三实施例中的组件相同的组件由相同的参考符号表示，并且省略其描述。
[0151]
在天线设备500中，在芯片51的顶表面的存在芯片51的第一边511的一侧，以与第三实施例中相同的方式布置电阻元件531和533以及焊盘541、542和543。同时，在芯片51的存在其面对第一边511的第二边512的一侧，布置电阻元件534和535以及焊盘544、545和546。
[0152]
在芯片51的第一边511和第二边512之间，放置其中布置多个天线521的天线阵列52。在天线阵列52的周围，放置电容元件532。电容元件532连接到电阻元件531、533、534和535中的每一个以被包括在第一分流元件中。
[0153]
电阻元件531、533、534和535的相应一个端子经由配线和通路(未示出)连接到电容元件532的一个端子。电阻元件531、533、534和535优选地被布置在电容元件532的附近。替代地，电阻元件531、533、534和535也可以以与电容元件532重叠的关系被放置在电容元件532上。电阻元件531、533、534和535的相应另一个端子经由偏置电压线530连接到焊盘541。偏置电压线530也被放置在天线阵列52中的各个天线521之间以被共同地连接到各个天线521，并且偏置电压被施加到天线521中的每一个。电容元件532的另一个端子经由配线和通路(未示出)连接到焊盘542和545。
[0154]
在芯片51上，在焊盘541、542和543与焊盘544、545和546之间，布置电阻元件531和533以及电阻元件534和535。此外，在电阻元件531和533与电阻元件534和535之间，放置电容元件532在其周围被放置的天线阵列52。因此，焊盘和第一分流元件相对于经过天线阵列52的中心的轴对称地布置。经过天线阵列52的中心的轴的示例包括在与基板50的顶表面垂直的方向上延伸的轴cx和在与基板50的顶表面平行的方向上延伸的轴。这里基于在与基板的顶表面平行的方向上延伸的轴确定对称性。因此，在基板50中，布置彼此连接的多对第一分流元件和第二分流元件，并且多对第一分流元件和第二分流元件中的至少两对被布置在相对于经过天线阵列的中心的轴彼此对称的位置处。这提高了从天线阵列52产生的太赫兹波的方向性并且增强了太赫兹波的正面强度。
[0155]
在基板50中，在存在于芯片51的具有第一边511的一侧的第一区域513(附图中的点线围绕的区域)中，以与第三实施例中相同的方式，放置要利用接合线591连接到芯片51的焊盘541的焊盘561。此外，在第一区域513中，布置要利用接合线592连接到焊盘542的焊盘562和要利用接合线593连接到焊盘543的焊盘563。而且，在第一区域513中，布置第二分流元件中包括的电阻元件551和553以及电容元件552和554。此外，在第一区域513中，布置要从电压偏置电路571供给偏置电压的连接端子581和583以及给予地电压的连接端子582。注意的是，各个焊盘、第二分流元件、以及连接端子之间的相互连接关系与第三实施例中描述的连接关系相同。
[0156]
在上面给出的描述中，电压偏置电路571和572被作为单独的电路提供，但是基板50也可以被配置为使得一个电压偏置电路供给偏置电压和地电压。
[0157]
而且，在基板50中，在存在于芯片51的具有第二边512的一侧的第二区域514(附图中的点线围绕的区域)中，放置要利用接合线594连接到芯片51的焊盘544的焊盘564。此外，在第二区域514中，布置要利用接合线595连接到焊盘545的焊盘565和要利用接合线596连接到焊盘546的焊盘566。而且，在第二区域514中，布置第二分流元件中包括的电阻元件555和557以及电容元件556和558。此外，在第二区域514中，布置要从电压偏置电路572供给偏
置电压的连接端子584和586以及给予地电压的连接端子585。注意的是，第二区域514中的各个焊盘、第二分流元件、以及连接端子之间的连接关系也与第三实施例中描述的连接关系相同。
[0158]
因此，基板50具有其中芯片51被放置在第一区域513与第二区域514之间的配置。在这种配置中，在焊盘541与焊盘544之间、焊盘542与焊盘545之间、或者焊盘543与焊盘546之间，放置天线阵列52。此外，在电阻元件551和553与电容元件552和554之间以及电阻元件555和557与电容元件556和558之间，放置芯片51。作为结果，焊盘和第二分流元件相对于经过天线阵列52的中心的轴对称地布置。经过天线阵列52的中心的轴的示例包括在与基板50的顶表面垂直的方向上延伸的轴cx和在与基板50的顶表面平行的方向上延伸的轴。这里基于在与基板的顶表面平行的方向上延伸的轴确定对称性。因此，在基板50中，布置彼此连接的多对第一分流元件和第二分流元件，并且多对第一分流元件和第二分流元件中的至少两对被布置在相对于经过天线阵列的中心的轴彼此对称的位置处。这提高了从天线阵列52产生的太赫兹波的方向性并且增强了太赫兹波的正面强度。
[0159]
此外，通过从芯片51的两个面对的边511和512供给偏置电压，供给偏置电压的配线的阻抗降低，因而电压降减小。因此，要被施加到天线中的每一个的负微分电阻元件的偏置电压的天线间变化降低以提高天线输出的均一性。
[0160]
此外，第二分流元件中包括的电阻元件551和电容元件552与电阻元件553和电容元件554并行地连接。同样，第二分流元件中包括的电阻元件555和电容元件556与电阻元件557和电容元件558并行地连接。因而，在天线设备500中，并行地连接的电阻元件和电容元件的数量大于天线设备400中的并行地连接的电阻元件和电容元件的数量。因此，可以进一步减小电阻元件和电容元件中包括的寄生电感并且抑制寄生振荡。
[0161]
而且，由于放置在基板50中的配线也具有电阻值，因此作为电阻元件551、553、555和557中的每一个，也可以使用配线的电阻，并且因此可以减小要被放置在基板50上的组件的数量，这有利于尺寸减小。
[0162]
图14是图示根据本实施例的修改的天线设备的示图。图14中所示的天线设备600的配置与通过进一步将第二实施例的典型特征应用到图13中所示的天线设备500的配置而获得的配置对应。因而，根据本修改的天线设备的特征在于，上述天线设备中提供焊盘之间的连接的接合线的数量不同。在图14中所示的天线设备的配置中，省略与图13中所示的天线设备500的组件相同的组件的描述。
[0163]
如图14中所示，在天线设备600中，在芯片61的顶表面的存在芯片61的第一边611的一侧，布置焊盘641、642和643。此外，在芯片61的存在其面对第一边611的第二边612的一侧，布置焊盘644、645和646。
[0164]
在基板60中，在存在于芯片61的具有第一边611的一侧的第一区域613(附图中的点线围绕的区域)中，以与图13中所示的配置中相同的方式布置焊盘661、662和663。同时，在存在于具有第二边612的一侧的芯片61的第二区域614(附图中的点线围绕的区域)中，布置焊盘664、665和666。
[0165]
焊盘641和焊盘661利用多个接合线691连接，焊盘642和焊盘662利用多个接合线692连接，并且焊盘643和焊盘663利用多个接合线693连接。同时，焊盘644和焊盘664利用多个接合线694连接，焊盘645和焊盘665利用多个接合线695连接，并且焊盘646和焊盘666利
用多个接合线696连接。
[0166]
同样在本修改中，以与第二实施例中相同的方式，通过并行地电连接多个接合线，可以减小接合线的组合电感，并且抑制寄生振荡。
[0167]
(第五实施例)
[0168]
接下来，将使用图15和16给出根据本公开的第五实施例的天线设备的描述。根据第五实施例的天线设备的特征在于，焊盘被布置在芯片的各个边的附近。在本实施例中，省略与其它实施例中的组件相同的组件的描述。
[0169]
在图15中所示的根据本实施例的天线设备700中，芯片71包括用于施加偏置电压的焊盘741和743以及施加地电压的焊盘742。天线设备700还包括用于施加偏置电压的焊盘741和施加地电压的焊盘742。
[0170]
在根据本实施例的天线设备700中，在芯片71上，焊盘741被放置在第一边711的附近，而焊盘742被放置在第二边712的附近。而且，在芯片71上，焊盘743被放置在面对第一边711的第三边713的附近，而焊盘744被放置在面对第二边712的第四边714的附近。对焊盘741和焊盘743中的每一个施加偏置电压，而对焊盘742和焊盘744中的每一个施加地电压。焊盘741、742、743和744被布置在天线阵列72的周围以便围绕天线阵列72。
[0171]
在芯片71中，布置第一分流元件中包括的电阻元件731和733以及电容元件732。电阻元件731的一个端子和电阻元件733的一个端子经由配线和通路(未示出)连接到电容元件132的一个端子。优选地，电阻元件731和电阻元件733被布置为与电容元件732相邻。替代地，电阻元件731也可以以与电容元件732重叠的关系被放置在电容元件732上。电阻元件731的另一个端子经由偏置电压线730连接到焊盘741，而电阻元件733的另一个端子经由偏置电压线730连接到焊盘743。偏置电压线730也被放置在天线阵列72中的各个天线721之间以被共同地连接到各个天线721，并且施加偏置电压。电容器732的另一个端子经由配线和通路(未示出)连接到焊盘742和焊盘744中的每一个。
[0172]
在基板70中，在存在于芯片71的具有第一边711的一侧的第一区域715中，布置第二分流元件中包括的电阻元件751和电阻元件758以及要利用接合线791连接到芯片71的焊盘741的焊盘761。另外，在第一区域715中，放置要从电压偏置电路771供给偏置电压的连接端子781。电阻元件751的一个端子和电阻元件758的一个端子连接到焊盘761，并且焊盘761连接到连接端子781。
[0173]
同样，在存在于芯片71的具有第二边712的一侧的第二区域716中，布置第二分流元件中包括的电容元件752和电容元件753、以及要利用接合线792连接到芯片71的焊盘742的焊盘762。此外，在第二区域716中，放置要从电压偏置电路772供给地电压的连接端子782。电容元件752的一个端子和电容元件753的一个端子连接到焊盘762，并且焊盘762连接到连接端子782。
[0174]
同样，在存在于芯片71的具有第三边713的一侧的第三区域717中，布置第二分流元件中包括的电阻元件754和电阻元件755、以及要利用接合线793连接到芯片71的焊盘743的焊盘763。此外，在第三区域717中，放置要从电压偏置电路773供给偏置电压的连接端子783。电阻元件754的一个端子和电阻元件755的一个端子连接到焊盘763，并且焊盘763连接到连接端子783。
[0175]
同样，在存在于芯片71的具有第四边714的一侧的第四区域718中，布置第二分流
元件中包括的电阻元件756和电阻元件757、以及要利用接合线794连接到芯片71的焊盘744的焊盘764。另外，在第四区域718中，放置要从电压偏置电路774供给地电压的连接端子784。电阻元件756的一个端子和电阻元件757的一个端子连接到焊盘764，并且焊盘764连接到连接端子784。
[0176]
在芯片71的第一边711和第二边712之间形成的第一拐角726的附近，布置电阻元件751和电容元件752，并且电阻元件751的另一个端子和电容元件752的另一个端子连接。同时，在芯片71的第二边712和第三边713之间形成的第二拐角727的附近，布置电阻元件753和电容元件754，并且电阻元件753的另一个端子和电容元件754的另一个端子连接。此外，在芯片71的第三边713和第四边714之间形成的第三拐角728的附近，布置电阻元件755和电容元件756，并且电阻元件755的另一个端子和电容元件756的另一个端子连接。同时，在芯片71的第四边714和第一边711之间形成的第四拐角729的附近，布置电阻元件757和电容元件758，并且电阻元件757的另一个端子和电容元件758的另一个端子连接。
[0177]
通过电阻元件与电容元件之间的连接关系，第二分流元件中包括的电阻元件751和电容元件752、电阻元件753和电容元件754、电阻元件755和电容元件756、以及电阻元件757和电容元件758彼此并行地电连接。这可以进一步减小元件中的每一个包括的寄生电感并且抑制寄生振荡。
[0178]
在图15中，电压偏置电路771、772、773和774被作为单独的电路提供，但是基板70也可以被配置为使得偏置电压和地电压由一个电压偏置电路供给。
[0179]
而且，在图15中，各自包括在第二分流元件中的电阻元件751和电容元件752被布置为使得电阻元件751的两个端子布置的方向和电容元件752的两个端子布置的方向彼此垂直。此外，电阻元件753和电容元件754、电阻元件755和电容元件756、以及电阻元件757和电容元件758也被配置为类似地布置。
[0180]
而且，由于放置在基板70中的配线也具有电阻值，因此作为电阻元件751、753、755和757中的每一个，也可以使用配线的电阻，并且因此可以减小要被放置在基板40上的组件的数量，这有利于尺寸减小。
[0181]
因此，在本实施例中，在芯片71的存在四个单独边的侧，布置相应焊盘，并且从每一侧供给偏置电压或地电压。换句话说，这种配置如下。在沿着连接两个面对的边的线段的方向上，焊盘、芯片71、以及焊盘被依次布置，而在沿着连接其它面对的两个边的线段的方向上，焊盘、芯片71、以及焊盘被依次布置。沿着连接两个面对的边的线段的方向和沿着连接其它两个面对的边的线段的方向彼此交叉。由于本实施例中的配置，供给偏置电压的配线的阻抗变得比从芯片71的存在边中的任何一个或两个的一侧供给偏置电压或地电压的情况下的阻抗小，因而电压驱动降低。因此，要被施加到天线中的每一个的负微分电阻元件的偏置电压的天线间变化降低以提高天线输出的均一性。
[0182]
此外，由于焊盘被布置在芯片71的存在各个边的侧，因此可以将多个接合线并行地电连接，同时增加焊盘的尺寸。这可以减小接合线的组合电感并且进一步抑制寄生振荡。
[0183]
此外，通过在基板70上将第二分流元件的电阻元件和电容元件布置在芯片71的四个拐角726至729的附近，可以有效地使用基板的空间，减小基板尺寸，从而减小制造成本。
[0184]
焊盘和第二分流元件相对于经过天线阵列72的中心的轴对称地布置。经过天线阵列72的中心的轴的示例包括在与基板70的顶表面垂直的方向上延伸的轴dx和在与基板70
的顶表面平行的方向上延伸的轴。这里基于在与基板的顶表面平行的方向上延伸的轴确定对称性。因此，在基板70上，布置彼此连接的多对第一分流元件和第二分流元件，并且多对第一分流元件和第二分流元件中的至少两对被布置在相对于经过天线阵列的中心的轴彼此对称的位置处。这提高了从天线阵列72产生的太赫兹波的方向性并且增强了太赫兹波的正面强度。
[0185]
图16是图示根据本实施例的修改的天线设备的示图。在本修改中，省略与上述实施例中的组件相同的组件的描述。在图16中所示的天线设备800中，在芯片81的各个拐角826至829的附近，布置电阻元件851和电容元件852、电阻元件853和电容元件854、电阻元件855和电容元件856、以及电阻元件857和电容元件858。此外，电阻元件851、853、855和857以及电容元件852、854、856和858相对于芯片的各个边延伸的相应方向倾斜地布置。而且，电阻元件851的两个端子被布置的方向与电容元件852的两个端子被布置的方向相同，并且电阻元件853和电容元件854、电阻元件855和电容元件856、以及电阻元件857和电容元件858被类似地布置。
[0186]
由于如此布置各个元件，因此可以缩短连接电阻元件、电容元件和焊盘的配线，减小配线中包括的寄生电感，并且抑制寄生振荡。
[0187]
(第六实施例)
[0188]
接下来，将使用图17至22给出根据本公开的第六实施例的天线设备中的天线阵列的描述。在本实施例中，省略与其它实施例中的组件相同的组件的描述。
[0189]
图17图示了根据本实施例的天线设备900的等效电路图。图17中所示的等效电路图的配置的示例与图5中所示的根据第一实施例的天线设备100的等效电路图中的配置对应，其中天线阵列12中的天线121以3
×
3矩阵配置进行布置。天线阵列912具有3
×
3负微分电阻元件r11、r12、r13、r21、r22、r23、r31、r32和r33、电阻元件rai(i＝1,2,3,...,12)、以及电容元件cai(i＝1,2,3,...,12)。在天线阵列912中，配置负微分电阻元件以及其中电阻元件和电容元件串行地连接的多个第三分流元件。此外，3
×
3负微分电阻元件和多个第三分流元件被配置为彼此并行地连接。负微分电阻元件的一个端子、多个第三分流元件中的电阻元件rai的一个端子、以及第一分流元件的电阻元件rc的一个端子被共同地连接。同时，电阻元件rai的另一个端子连接到电容元件cai的一个端子。而且，负微分电阻元件的另一个端子和多个第三分流元件中的电容元件cai的另一个端子连接到地电位。天线阵列912的其它组件与图5中的组件相同，因此这里省略其描述。
[0190]
在天线阵列912中，3
×
3负微分电阻元件r11、r12、r13、r21、r22、r23、r31、r32和r33的组合电阻与图5中所示的电阻r对应。同时，第三分流元件和配线的寄生阻抗的组合阻抗与图5中所示的阻抗z对应。
[0191]
图18是与图17的等效电路图对应的以3
×
3矩阵配置进行部署的天线阵列912的顶视图的示例。图19是沿着图18中的线c-c'的横截面图。省略使用图4描述的配置的描述，并且与图4中的组件相同的组件由相同的参考符号表示。如使用图4所描述的，相邻的天线经由微带线125a至125h彼此耦合，并且在太赫兹波的振荡频率fthz处相互注入锁定(相互同步)。图18图示了一个天线包括两个负微分电阻元件127a和127b的配置的示例。为了提高太赫兹波的方向性，两个负微分电阻元件127a和127b优选地相对于经过一个天线的中心的线对称地布置。
[0192]
为了抑制低于振荡频率fthz的频率带中的寄生振荡，偏置电压线130被提供第三分流元件。第三分流元件与负微分电阻元件并行地布置以便提供在低于fthz的频率带中引起短路以抑制寄生振荡的结构。第三分流元件中的每一个具有其中电阻元件或通过将电阻和电容串行地连接而获得的元件与负微分电阻元件并行地放置的结构。在第三分流元件中，电阻和电容的值使得该元件的阻抗等于或稍微低于与其相邻地布置的多个负微分电阻元件的组合负微分电阻的绝对值。
[0193]
在图18中，在平面图中由断线137'围绕的区域中，放置用作第三分流元件中包括的电容元件的一个电极的导体层137。同时，在由断线138'围绕的区域中，放置用作电阻元件的电阻器138。导体层137和电阻器138被放置在形成偏置电压线130的配线层下方的层中。第三分流元件被布置在各个天线的周围。偏置电压线130连接到形成天线中的每一个的一部分的金属层123以供给偏置电压，并且第三分流元件中的每一个优选地被放置在其连接部分的附近，并且可以适当地放置在天线与天线之间。这样的放置允许其中第三分流元件中的一个被与其相邻的两个天线共享的配置。作为结果，布局效率提高以允许芯片尺寸减小，并且由于分流元件的电容和电阻的尺寸调整的灵活性增加，因此容易抑制寄生振荡。
[0194]
如图19的横截面图中所示，在接地金属层124上，放置介电层136。注意的是，由于介电层136被用作第三分流元件的电容器的介电材料，因此为了mim电容器结构的尺寸减小，优选的是使用具有相对高的介电常数的氮化硅(ε＝7)。
[0195]
此外，在介电层136上，堆叠导体层137。因此，在天线阵列912中，形成其中接地金属层124、介电层136和导体层137依次堆叠的金属-绝缘体-金属(mim)电容器结构，其与第三分流元件中的每一个的电容元件对应。这个电容元件被放置在天线与天线之间放置的偏置电压线130下方的层中。导体层137被放置在偏置电压线130与接地金属层124之间的层中。电阻器138连接到导体层137，并且电阻器138连接到偏置电压线130。这个电阻器138与第三分流元件中的每一个的电阻元件对应。
[0196]
因此，在本实施例中，接地金属层124和偏置电压线130经由各自包括在第三分流元件中的电容元件和电阻元件电连接。多个第三分流元件以在天线与天线之间的相应部分处连接到偏置电压线130的方式被布置在阵列天线中。在本实施例中，第三分流元件连接到接地金属层124，但是仅需要连接到固定电位的导电层，并且也可以连接到另一个导电层。
[0197]
注意的是，其中第三分流元件被放置在天线中维持不变的振荡频率fthz处的高频电场的节点处的配置是在频率fthz处具有高阻抗并且更适合于选择性地仅振荡频率fthz处的高频率的配置。然而，存在作为天线阵列中阵列的数量的增加和偏置电压线的共享的结果而出现意想不到的低频多模振荡的风险。因而，在本实施例中，阵列天线中的偏置电压线130被配置以被设置为在低于振荡频率fthz的频率带中比负电阻元件的阻抗低的阻抗。这即使在天线阵列中的阵列的数量增加时也可以抑制另一个模式的振荡，并且允许获得太赫兹频带中的稳定的单频振荡。在第三分流元件中，特别是在10ghz或更高处，可以有效地抑制小于频率fthz的频率带中的寄生振荡。
[0198]
图20是作为图18中所示的天线阵列912的修改的天线阵列1012的顶视图，并且图21是沿着图20中的线d-d'的横截面图。对于与图18和19中的组件相同的组件，使用相同的参考符号，并且省略其描述。天线阵列1012与图18和19中所示的天线阵列912的不同在于，包括在第三分流元件中的电阻元件中的每一个包括电阻器138a和电阻器138b。
[0199]
如图20中所示，在天线阵列1012中，电阻器138a和电阻器138b被布置在天线1112与天线1113之间。这两个电阻器138a和138b与第三分流元件中的每一个的电阻元件对应，并且并行地连接以串行地连接到电容元件137。电阻元件138a和138b被布置在天线1112和1113与偏置电压线130之间的连接部分的附近，并且被布置在由形成偏置电压线130的配线层的构图和去除而产生的空间中。
[0200]
如图21的横截面图中所示，电阻器138a和电阻器138b中的每一个被放置在与偏置电压线130的高度相同的高度处。电阻器138a和电阻器138b的一个端部连接到偏置电压线130，而其另一个端部通过使用与偏置电压线130的配线层相同的配线层连接到导体层137。
[0201]
放置在没有插入在天线阵列1012的端部的天线1111与另一个天线之间的区域137”中的第三分流元件也可以被配置为使得放置电阻器138a和电阻器138b中的任一个(附图中的138a)作为电阻元件。
[0202]
图20和21中所示的天线阵列1012的配置仅需要使得在放置电阻器138a和电阻器138b的位置处，通过构图来去除形成偏置电压线130的配线层，并且形成电阻器的材料在所得到的空间中被形成。作为结果，制造变得比传统的天线阵列容易，并且还可以抑制缺陷的出现。
[0203]
将使用图22在这里给出第一分流元件、第二分流元件和第三分流元件的附加描述。图22图示了沿着第四实施例中描述的芯片的两个面对的边布置焊盘并且焊盘和焊盘利用多个接合线连接的配置的示例。注意的是，在以下的描述中，与第四实施例中描述的组件相同的组件由相同的参考符号表示，并且省略其详细描述。
[0204]
第一分流元件中的每一个包括电阻元件531和电容元件532，并且在芯片51中被放置在天线阵列52的周围。作为电容元件532，mim电容器是合适的。
[0205]
第二分流元件中的每一个包括电阻元件551和电容元件552，并且被放置在要安装芯片51的基板50上。作为电阻元件551和电容元件552，适当地使用表面安装组件(smd)，并且作为电容元件552，例如使用陶瓷电容器。
[0206]
第三分流元件中的每一个包括电阻元件(未示出)和电容元件521，并且与第一分流元件类似地放置在芯片51中以被放置在天线阵列52中。作为电容元件521，mim电容器是合适的。
[0207]
三个分流元件中包括的相应电容元件的面积或其电容值的大小优选地按第三分流元件、第一分流元件和第二分流元件的次序被设置得较大(电容元件521《电容元件532《电容元件552)。可以进行合适的布置，只要电容元件521的电容值为至少1pf且小于100pf，电容元件532的电容值为至少100pf且小于10nf，并且电容元件552的电容值为至少10nf且小于100μf即可。也可以进行合适的布置，只要第一分流元件、第二分流元件和第三分流元件中的每一个的电阻值为至少0.01ω且小于10ω即可。
[0208]
第三分流元件的数量根据天线阵列2中的天线的数量确定，并且优选地为第一分流元件的数量以上并且第二分流元件的数量以上。这可以抑制寄生振荡并且提高输出。
[0209]
在为了将输出调整为低电平等而天线阵列2中的天线的数量小的情况下，第三分流元件的数量也可以被设置为小于第一分流元件的数量和第二分流元件的数量。
[0210]
当第二分流元件的数量被设置为第一分流元件的数量或更多时，可以增加并行地连接的第二分流元件的数量。作为结果，可以减小smd的寄生电感，从而抑制寄生振荡。此
外，作为第一分流元件的数量减小的结果，可以减小芯片面积，这有助于天线阵列的成本的减小。
[0211]
当第二分流元件的数量小于第一分流元件的数量时，可以减小第二分流元件中包括的smd的数量。由于在基板上安装smd所需的面积相对大，因此smd数量的减小允许基板尺寸减小，这有助于天线阵列的成本的减小。
[0212]
作为形成芯片中的第一分流元件和第三分流元件的电阻元件的电阻器，可以适当地使用ta、ti、mo、mn、al、ni、nb、w、ru等。而且，作为电阻器，可以适当地使用它们的合金膜、氧化膜、氮化膜、硅化膜等(例如，tiw、tin、tan、wn、wsin、tasin、nbn、mon、mno、或ruo)。此外，作为电阻器，可以适当地使用多晶硅、通过对si掺杂杂质而获得的扩散电阻膜等。
[0213]
作为各自在芯片中使用的配线和导电层的材料，电阻率不大于1
×
10-6ω
·
m的材料是优选的。具体地，作为材料，适当地使用诸如ag、au、cu、w、ni、cr、ti、al、auin合金或tin的金属或金属化合物。
[0214]
mim电容器中包括的介电层要求具有绝缘性质(表现为针对dc电压不导电的绝缘体/高电阻器的性质)、阻挡性质(防止用于电极的金属材料的扩散的性质)和可加工性(允许以亚微米精度加工的性质)。作为满足该要求的材料的具体示例，适当地使用诸如二氧化硅(ε＝4)、氮化硅(ε＝7)、氧化铝或氮化铝的无机绝缘体材料。
[0215]
负电阻元件包括电极和半导体层，并且当电极是与半导体层欧姆连接的导体时，电极适合于减小由串行电阻产生的欧姆损耗或rc延迟。在使用电极作为欧姆电极的情况下，作为其材料，适当地使用例如ti/pd/au、ti/pt/au、auge/ni/au、tiw、mo、eras等。
[0216]
(第七实施例)
[0217]
将使用图23给出根据本实施例的检测系统的描述。检测系统也可以是能够拍摄图像的系统，例如相机系统。在本实施例中，通过示例的方式，将描述相机系统。图23是用于图示使用太赫兹波的相机系统2300的配置的示意图。
[0218]
相机系统2300具有振荡设备2301、检测设备2302和处理单元2303。对于振荡设备2301，可以应用在实施例中的每一个中描述的天线设备。检测设备2302可以检测从天线设备发送的电磁波，并且也可以是使用诸如例如肖特基势垒二极管的另一个半导体元件的天线设备。从振荡设备2301发出的太赫兹波被被摄体2305反射并且被检测设备2302检测。处理单元2303处理由检测设备2302检测的信号。由处理单元2303产生的图像数据被从输出单元2304输出。这样的配置允许获取太赫兹图像。
[0219]
在振荡设备2301和检测设备2302中，还可以提供光学单元。光学单元中的每一个包括至少一种对太赫兹波透明的材料，诸如聚乙烯、铁氟龙(注册商标)、高阻硅或聚烯烃树脂，并且还可以包括多个层。
[0220]
本实施例中描述的相机系统仅是示例性的，并且还可以是另一个形式。特别地，要由系统获取的信息不限于图像信息，并且也可以使用执行信号检测的检测系统。
[0221]
实施例中的每一个仅示出了在实现本发明时的具体示例，并且由于这些，本发明的技术范围不应当被解释为限制性的。换句话说，本发明可以在不脱离其技术范围或主要特征的情况下以各种形式实现。
[0222]
本技术要求基于2021年2月3日提交的日本专利申请no.2021-015981的优先权和基于2021年12月9日提交的日本专利申请no.2021-199839的优先权，并且其中公开的所有
内容通过引用被包括。
[0223]
参考符号列表
[0224]
12天线阵列，17电压偏置电路，100天线设备，131、151电阻元件，132、152电容元件，1200谐振电路，1300第一分流元件，1500第二分流元件。

技术特征：
1.一种天线设备，所述天线设备发送或接收电磁波，所述天线设备包括：天线阵列，多个天线被布置在所述天线阵列中，每个天线包括负微分电阻元件和谐振电路；电压偏置电路，其向所述天线阵列施加电压；第一分流元件，其以与所述负微分电阻元件和所述电压偏置电路中的每一个并行的关系连接在所述天线阵列与所述电压偏置电路之间，并且在第一分流元件中，第一分流元件的第一电阻器和第一电容器串行地连接；以及第二分流元件，其以与所述负微分电阻元件和所述电压偏置电路中的每一个并行的关系连接在第一分流元件与所述电压偏置电路之间，并且在第二分流元件中，第二分流元件的第二电阻器和第二电容器串行地连接，其中第一分流元件和第二分流元件中的每一个相对于用作基准的所述负微分电阻元件的电阻值具有低阻抗。2.根据权利要求1所述的天线设备，其中下面的表达式(1)至(3)被满足：rp+1/(2π
×
f
×
cp)<r ... (1)rc+1/(2π
×
f
×
cc)<r ... (2)l/(cc
×
r)<rc ... (3)其中r是所述负微分电阻元件的电阻值的绝对值，rp是所述第二电阻器的电阻值，cp是所述第二电容器的电容值，rc是所述第一电阻器的电阻值，cc是所述第一电容器的电容值，l是连接第一分流元件和第二分流元件的路径的电感，并且f是小于所述谐振电路的谐振频率的频率。3.根据权利要求1或2所述的天线设备，其中连接第一分流元件和第二分流元件的路径的电感l满足下面的表达式(4)：l≤5 nh ... (4)其中，在所述路径被划分成所述路径的横截面可以被近似为圆形形状的第一部分和所述路径的横截面可以被近似为四边形形状的第二部分的情况下，所述第一部分的电感l1根据下面的表达式(5)计算，而所述第二部分的电感l2根据下面的表达式(6)计算：l1＝0.2
×
l1
×
[ln(4
×
l1/d)-0.75] ... (5)l2＝0.2
×
l2
×
[ln{2
×
l2/(w+h)}+0.2235]
×
(w+h)/l2+0.5] ... (6)其中l1是所述第一部分的长度，d是所述第一部分的横截面的直径，l2是所述第二部分的长度，w是所述第二部分的宽度，并且h是所述第二部分的厚度。4.根据权利要求1至3中的任一项所述的天线设备，其中多对第一分流元件和第二分流元件被布置，并且其中至少两对第一分流元件和第二分流元件被放置在相对于经过所述天线阵列的中心的轴彼此对称的位置处。5.根据权利要求4所述的天线设备，其中所述两对第一分流元件和第二分流元件被布置为使得所述天线阵列被插入在所述两对第一分流元件和第二分流元件之间。6.根据权利要求4或5所述的天线设备，
其中第一分流元件被布置在芯片上，所述天线阵列要被放置在所述芯片上，其中所述芯片是具有四边形形状的芯片，并且其中包括在各对第一分流元件和第二分流元件中的第二分流元件被布置在所述芯片的拐角的附近。7.根据权利要求4所述的天线设备，其中包括在所述相应两对第一分流元件和第二分流元件中的第二分流元件被并行地连接。8.根据权利要求1至7中的任一项所述的天线设备，其中第一分流元件被放置在要放置所述天线阵列的所述芯片上，并且其中第二分流元件被放置在要放置所述芯片的基板上。9.根据权利要求8所述的天线设备，其中连接第一分流元件和第二分流元件的路径包括放置在所述芯片上的第一焊盘和放置在所述基板上的第二焊盘，并且其中偏置电压经由所述第一焊盘和所述第二焊盘中的每一个被供给到所述天线阵列。10.根据权利要求9所述的天线设备，还包括：放置在所述芯片上的第三焊盘和放置在所述基板上的第四焊盘，其中地电压经由所述第三焊盘和所述第四焊盘中的每一个被供给到所述天线阵列，其中所述芯片是具有四边形形状的芯片，其中所述偏置电压被从所述芯片的存在其第一边的一侧经由所述第一焊盘和所述第二焊盘中的每一个供给到所述天线阵列，并且其中所述地电压被从所述芯片的存在其第二边的一侧经由所述第三焊盘和所述第四焊盘中的每一个供给到所述天线阵列，所述第二边与所述第一边不同。11.根据权利要求9或10所述的天线设备，其中所述第一焊盘和所述第二焊盘使用并行地连接的多个接合线连接。12.根据权利要求8至10中的任一项所述的天线设备，其中所述第二电阻器是放置在所述基板中的配线。13.一种天线设备，所述天线设备发送或接收电磁波，所述天线设备包括：芯片，所述芯片具有天线阵列，多个天线被布置在所述天线阵列中，每个天线包括负微分电阻元件和谐振电路；基板，所述芯片要被放置在所述基板上；以及电压偏置电路，其向所述天线阵列施加电压，其中所述芯片具有：第一分流元件，其与所述负微分电阻元件和所述电压偏置电路中的每一个并行地连接并且包括至少第一电容器；以及多个焊盘，其包括至少第一焊盘和第二焊盘中的每一个以向所述天线阵列供给预定的电压，所述基板具有：第二分流元件，其与所述负微分电阻元件和所述电压偏置电路中的每一个并行地连接，并且包括至少第二电容器，并且还被放置在所述基板中，并且其中
所述天线阵列位于所述第一焊盘与所述第二焊盘之间。14.根据权利要求1至13中的任一项所述的天线设备，其中所述天线阵列中的负微分电阻元件的组合电阻值不大于1ω。15.根据权利要求1至14中的任一项所述的天线设备，其中连接第一分流元件和第二分流元件的路径的长度不大于4mm。16.根据权利要求15所述的天线设备，其中连接第一分流元件和第二分流元件的路径的长度不大于2mm。17.根据权利要求1至16中的任一项所述的天线设备，其中所述电磁波的频率带包括至少30ghz且不大于30thz的频率带的至少一部分。18.根据权利要求1至17中的任一项所述的天线设备，其中所述负微分电阻元件是谐振隧穿二极管。19.根据权利要求1至18中的任一项所述的天线设备，其中所述第一电容器是mim(金属-绝缘体-金属)电容器。20.根据权利要求1至19中的任一项所述的天线设备，还包括：第三分流元件，其在所述天线阵列中与负微分电阻元件并行地连接并且包括至少第三电容器。21.根据权利要求20所述的天线设备，其中多个第三分流元件被布置在天线与天线之间。22.根据权利要求21所述的天线设备，其中第三分流元件中的每一个在各自与第三分流元件相邻的两个天线之间共享。23.根据权利要求20所述的天线设备，其中所述第三电容器、所述第一电容器、以及所述第二电容器的相应面积或电容值依次逐步地变大。24.根据权利要求20所述的天线设备，其中第三分流元件的数量为第一分流元件的数量以上并且第二分流元件的数量以上。25.根据权利要求20所述的天线设备，其中第三分流元件的数量小于第一分流元件的数量并且小于第二分流元件的数量。26.根据权利要求1至19中的任一项所述的天线设备，其中第二分流元件的数量为第一分流元件的数量以上。27.根据权利要求1至19中的任一项所述的天线设备，其中第二分流元件的数量小于第一分流元件的数量。28.一种相机系统，包括：根据权利要求1至27中的任一项所述的天线设备；检测设备，用于检测从所述天线设备发送的电磁波；以及处理单元，其处理来自所述检测设备的信号。

技术总结
本公开的天线设备包括：天线阵列，多个天线被布置在天线阵列中，每个天线包括负微分电阻元件和谐振电路；电压偏置电路，其向天线阵列施加电压；第一分流元件，其以与负微分电阻元件和电压偏置电路中的每一个并行的关系连接在天线阵列与电压偏置电路之间，并且在第一分流元件中，第一分流元件的第一电阻器和第一电容器串行地连接；以及第二分流元件，其以与负微分电阻元件和电压偏置电路中的每一个并行的关系连接在第一分流元件与电压偏置电路之间，并且在第二分流元件中，第二分流元件的第二电阻器和第二电容器串行地连接，其中第一分流元件和第二分流元件中的每一个相对于用作基准的负微分电阻元件的电阻值具有低阻抗。作基准的负微分电阻元件的电阻值具有低阻抗。作基准的负微分电阻元件的电阻值具有低阻抗。


技术研发人员：乡田达人 小山泰史 海部纪之
受保护的技术使用者：佳能株式会社
技术研发日：2021.12.22
技术公布日：2023/10/7