一种掉电防漏电模拟开关电路的制作方法

1.本发明涉及模拟开关电路领域，具体为一种掉电防漏电模拟开关电路。


背景技术：

2.模拟开关电路是一种常见的电路，常用于模拟信号传输。传统的模拟开关电路如图1所示，由控制电路和开关电路组成，当en为高电平时，mp1和mn1关闭，开关关闭，当en为低电平时，mp1和mn1开启，开关开启，信号可在a和b端口间双向传输。
3.传统的模拟开关电路只能在电源正常加电的情况下，实现开关电路的开启或关闭，但在整个系统工作中，不可避免地会出现部分芯片掉电的情况，当模拟开关电源掉电时，若开关端口a/b仍有信号，信号会通过mp1源/漏端到mp1衬底间的正向寄生二极管向模拟开关电路的电源泄放，从而产生漏电电流。
4.现有技术的掉电防漏电模拟开关电路结构如图2所示，通过在电源到mp1衬底间添加一个正向二极管d1，利用该二极管反相截止的特性，在电源掉电的情况下，当a端口或b端口存在信号时，将mp1衬底与掉电的电源隔断，防止信号通过mp1源/漏端到mp1衬底间的正向寄生二极管向掉电的电源泄放电流。
5.现有的技术只解决了在电源掉电情况下，若开关端口a或b存在信号，信号无法向掉电电源泄放电流的问题。但无法将mp1完全关闭，这会导致若开关端口a和b同时存在信号，且信号不同时，端口a和端口b间会存在电流泄放问题。


技术实现要素：

6.本发明的目的在于提供一种掉电防漏电模拟开关电路，通过对电路结构进行优化，解决电源掉电时，因无法将开关完全关闭而导致的开关口间可能存在的电流泄放问题。解决了上述背景技术中提出的问题。
7.为实现上述目的，本发明提供如下技术方案：一种掉电防漏电模拟开关电路，包括控制电路，控制电路与栅端控制电路和开关电路连接，栅端控制电路和开关电路之间连接并接在端口a和b上。
8.控制电路包括pmos管mp2、nmos管mn2、pmos管mp3、nmos管mn3、pmos管mp4和二极管d2；
9.其中，en端与pmos管mp2和nmos管mn2的栅极并联，nmos管mn2的源极接地，pmos管mp2和nmos管mn2的漏极与pmos管mp3和nmos管mn3栅极并联接f点上，nmos管mn3的源极接地；
10.pmos管mp3的源极接在pmos管mp4的漏极和栅极上，pmos管mp3和pmos管mp4的漏极并联，pmos管mp3与pmos管mp4的衬底并联与二极管d2的负极连接。
11.优选的，栅端控制电路包括pmos管mp5、pmos管mp6、nmos管mn7和nmos管mn8、二极管d3、二极管d4、二极管d5和二极管d6；
12.其中，pmos管mp5的源极与pmos管mp6的漏极连接，pmos管mp5的衬底与二极管d3的
负极连接，pmos管mp5的漏极与二极管d3正极并联接在c点上，pmos管mp6的衬底与二极管d4的负极连接，pmos管mp6的栅极与源极并联接在d点上；
13.pmos管mp7的源极与pmos管mp8的漏极连接，pmos管mp7的衬底与二极管d5的负极连接，pmos管mp7的漏极与二极管d5正极并联接在e点上，pmos管mp8的衬底与二极管d6的负极连接，pmos管mp8的栅极与源极并联接在c点上。
14.开关电路包括pmos管mp1、nmos管mn1和二极管d1，pmos管mp1的衬底与二极管d1的负极连接，nmos管mn1的栅极与f点连接，pmos管mp1和nmos管mn1的漏极与端口a并联接在c点上；
15.pmos管mp1和nmos管mn1的源极与端口b并联接在e点上。
16.pmos管mp3和nmos管mn3的漏极与pmos管mp1的栅极并联接在d点上。
17.与现有技术相比，本发明的有益效果是：
18.本发明对电路结构进行优化，不仅解决了传统模拟开关在电源掉电时，存在的开关端口信号向掉电电源泄放电流的问题。同时解决了现有技术的掉电防漏电模拟开关电路在电源掉电时，因无法将开关完全关闭而导致的开关口间可能存在的电流泄放问题。使用较少的电路逻辑，实现现有技术革新，进一步提高模拟开关电路在复杂的应用环境中的可靠性，拓宽了模拟开关电路的应用场景。
附图说明
19.图1为现有的模拟开关电路原理图；
20.图2为现有的掉电防漏电模拟开关电路原理图；
21.图3为本发明的掉电防漏电模拟开关电路原理图。
22.图中：1、控制电路；2、栅端控制电路；3、开关电路。
具体实施方式
23.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
24.请参阅图3，本实施例提供以下技术方案：
25.一种掉电防漏电模拟开关电路，包括控制电路1，控制电路1与栅端控制电路2和开关电路3连接，栅端控制电路2和开关电路3之间连接并接在端口a和b上。
26.控制电路1包括pmos管mp2、nmos管mn2、pmos管mp3、nmos管mn3、pmos管mp4和二极管d2；
27.其中，en端与pmos管mp2和nmos管mn2的栅极并联，nmos管mn2的源极接地，pmos管mp2和nmos管mn2的漏极与pmos管mp3和nmos管mn3栅极并联接f点上，nmos管mn3的源极接地；
28.pmos管mp3的源极接在pmos管mp4的漏极和栅极上，pmos管mp3和pmos管mp4的漏极并联，pmos管mp3与pmos管mp4的衬底并联与二极管d2的负极连接。
29.栅端控制电路2包括pmos管mp5、pmos管mp6、nmos管mn7和nmos管mn8、二极管d3、二
mp6-mp3-mp4衬底、b端口信号通过mp7-mp8-mp3衬底、b端口信号通过mp7-mp8-mp3-mp4衬底向电源泄放电流。
45.需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。
46.尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。


技术特征：
1.一种掉电防漏电模拟开关电路，包括控制电路(1)，其特征在于；控制电路(1)与栅端控制电路(2)和开关电路(3)连接，栅端控制电路(2)和开关电路(3)之间连接并接在端口a和b上。2.根据权利要求1所述的一种掉电防漏电模拟开关电路，其特征在于：所述控制电路(1)包括pmos管mp2、nmos管mn2、pmos管mp3、nmos管mn3、pmos管mp4和二极管d2；其中，en端与pmos管mp2和nmos管mn2的栅极并联，nmos管mn2的源极接地，pmos管mp2和nmos管mn2的漏极与pmos管mp3和nmos管mn3栅极并联接f点上，nmos管mn3的源极接地；pmos管mp3的源极接在pmos管mp4的漏极和栅极上，pmos管mp3和pmos管mp4的漏极并联，pmos管mp3与pmos管mp4的衬底并联与二极管d2的负极连接。3.根据权利要求2所述的一种掉电防漏电模拟开关电路，其特征在于：所述栅端控制电路(2)包括pmos管mp5、pmos管mp6、nmos管mn7和nmos管mn8、二极管d3、二极管d4、二极管d5和二极管d6；其中，pmos管mp5的源极与pmos管mp6的漏极连接，pmos管mp5的衬底与二极管d3的负极连接，pmos管mp5的漏极与二极管d3正极并联接在c点上，pmos管mp6的衬底与二极管d4的负极连接，pmos管mp6的栅极与源极并联接在d点上；pmos管mp7的源极与pmos管mp8的漏极连接，pmos管mp7的衬底与二极管d5的负极连接，pmos管mp7的漏极与二极管d5正极并联接在e点上，pmos管mp8的衬底与二极管d6的负极连接，pmos管mp8的栅极与源极并联接在c点上。4.根据权利要求3所述的一种掉电防漏电模拟开关电路，其特征在于：所述开关电路(3)包括pmos管mp1、nmos管mn1和二极管d1，pmos管mp1的衬底与二极管d1的负极连接，nmos管mn1的栅极与f点连接，pmos管mp1和nmos管mn1的漏极与端口a并联接在c点上；pmos管mp1和nmos管mn1的源极与端口b并联接在e点上。5.根据权利要求4所述的一种掉电防漏电模拟开关电路，其特征在于：所述pmos管mp3和nmos管mn3的漏极与pmos管mp1的栅极并联接在d点上。

技术总结
本发明公开了一种掉电防漏电模拟开关电路，属于模拟开关电路及其实施方法技术领域。一种掉电防漏电模拟开关电路，包括控制电路，控制电路与栅端控制电路和开关电路连接，栅端控制电路和开关电路之间连接并接在端口A和B上。本发明解决了电源掉电，若开关端口A或B存在信号，信号向掉电电源泄放电流的问题，同时解决了电源掉电，现有技术无法将MP1完全关闭，导致若开关端口A和B存在不同信号，端口A和端口B间会存在电流泄放的问题。本发明对电路结构进行优化，使用较少的电路逻辑，实现现有技术革新，进一步提高模拟开关电路在复杂的应用环境中的可靠性，拓宽了模拟开关电路的应用场景。景。景。


技术研发人员：邹林均 任罗伟 徐晟阳 陈峰
受保护的技术使用者：无锡中微爱芯电子有限公司
技术研发日：2023.07.03
技术公布日：2023/10/7