一种互连结构的形成方法与流程

1.本技术涉及半导体制造领域，尤其涉及一种互连结构的形成方法。


背景技术：

2.目前在7/5nm节点的finfet中，已经开始使用有源栅极接触孔(contact on active gate，coag)工艺，与传统的栅极接触孔插塞位于隔离区域的栅极结构上方相比，coag工艺能够把栅极接触孔做到有源区(active area，aa)的栅极结构上方，进一步节省芯片的面积。
3.在coag工艺中，将栅极接触孔(v0g)和源漏接触孔(vdr)的图形化工艺进行合并，能够节省掩膜的使用。但是，这种方式又会造成源漏上的金属层损伤。


技术实现要素：

4.本技术要解决的技术问题是如何采用较少掩膜解决coag工艺中金属层损伤的问题。
5.为解决上述技术问题，本技术提供了一种互连结构的形成方法，包括：提供衬底，所述衬底上形成有分立的金属栅极，所述金属栅极两侧的衬底中形成有源漏，所述衬底和所述金属栅极的表面还包括第一介质层，第一金属层贯穿所述第一介质层且与所述源漏的顶面电连接；在所述第一金属层和所述第一介质层上依次形成第二介质层和掩膜层；进行第一次刻蚀和第二次刻蚀，其中所述第一次刻蚀在所述掩膜层中形成在垂直所述金属栅极延伸方向相邻的第一栅极接触孔和第一源漏接触孔的图案，所述第二次刻蚀在所述掩膜层中形成在垂直于所述金属栅极延伸方向相邻的第二栅极接触孔和第二源漏接触孔的图案，其中所述第一源漏接触孔和所述第二源漏接触孔在所述金属栅极延伸方向相邻，且所述第一栅极接触孔和所述第二栅极接触孔位于有源区的所述金属栅极上；以图案化的掩膜层为掩膜，刻蚀所述第二介质层和所述第一介质层，形成所述第一栅极接触孔、第二栅极接触孔、第一源漏接触孔以及第二源漏接触孔。
6.在本技术的一些实施例中，所述第一源漏接触孔和第二源漏接触孔的间距为30nm～150nm。
7.在本技术的一些实施例中，所述第一次刻蚀和所述第二次刻蚀在所述掩膜层中形成用于定义所述第一栅极接触孔的第一开口、用于定义所述第一源漏接触孔的第二开口、用于定义所述第一栅极接触孔的第三开口以及用于定义所述第二源漏接触孔的第四开口。
8.在本技术的一些实施例中，在所述第一次刻蚀和所述第二次刻蚀后，所述形成方法还包括：在所述掩膜层的表面以及所述第一开口、所述第二开口、所述第三开口以及所述第四开口的侧壁表面和底部表面形成衬垫层，用于调节所述第一开口、所述第二开口、所述第三开口以及所述第四开口的关键尺寸。
9.在本技术的一些实施例中，所述衬垫层与所述第二介质层、所述第一介质层在同一道工艺进行刻蚀。
10.在本技术的一些实施例中，所述衬垫层的材料包括氮化硅和/或氧化硅。
11.在本技术的一些实施例中，所述掩膜层包括依次堆叠于所述第二介质层表面的第一掩膜层和第二掩膜层，其中所述第二介质层的厚度为3nm～30nm，第一掩膜层的厚度为10nm～50nm，所述第二掩膜层的厚度为5nm～50nm。
12.在本技术的一些实施例中，所述第二介质层的材料包括氮化硅，所述第一掩膜层的材料包括氧化硅，所述第二掩膜层的材料包括氮化硅、氮化钛及碳化硅中的至少一种。
13.在本技术的一些实施例中，所述形成方法还包括：去除剩余的所述第二掩膜层；在所述第一栅极接触孔、所述第二栅极接触孔、所述第一源漏接触孔及所述第二源漏接触孔中以及剩余的所述第一掩膜层的表面形成第二金属材料层；研磨所述第二金属材料层，在所述第一栅极接触孔、所述第二栅极接触孔、所述第一源漏接触孔及所述第二源漏接触孔中形成顶面和所述第一掩膜层的表面平齐的第二金属层。
14.在本技术的一些实施例中，所述金属栅极与所述第一介质层之间、所述金属栅极与所述第一金属层之间以及所述金属栅极和所述源漏之间还包括第三介质层；刻蚀所述第二介质层和所述第一介质层时，还刻蚀有源区的所述栅极表面的所述第三介质层。
15.在本技术的一些实施例中，所述第一介质层的材料包括氧化硅，所述第三介质层的材料包括氮化硅和/或氧化硅。
16.与现有技术相比，本技术技术方案的互连结构的形成方法通过在第一金属层和第一介质层上依次形成第二介质层和掩膜层，并通过第一次刻蚀和第二次刻蚀仅在掩膜层中形成第一栅极接触孔、第一源漏接触孔第二栅极接触孔和第二源漏接触孔的图案，因此源漏表面的第一金属层受到第二介质层的保护，在两次刻蚀过程中均不会暴露在外，可以有效降低第一金属层的损伤程度。
17.第一次刻蚀和第二次刻蚀都是在一道刻蚀工艺中同时形成栅极接触孔和源漏接触孔的图案，减少了掩膜的使用，大幅度降低了成本。
附图说明
18.以下附图详细描述了本技术中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本技术的范围，其他方式的实施例也可能同样的完成本技术中的发明意图。应当理解，附图未按比例绘制。其中：
19.图1至图4为一种coag工艺对应的结构示意图；
20.图5为本技术实施例的互连结构的形成方法的流程示意图；
21.图6至图12为本技术实施例的互连结构的形成方法各步骤的结构示意图。
具体实施方式
22.以下描述提供了本技术的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本技术中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本技术的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本技术不限于所示的实施例，而是与权利要求一致的最宽范围。
23.在目前的coag工艺中，还存在着损伤接触孔中金属材料的问题。图1提供了采用coag工艺形成栅极接触孔(v0g)和源漏接触孔(vdr)时起始结构的俯视图，图中仅示出了其中的关键膜层，如衬底10、衬底10上的鳍片20、金属栅极30以及源漏40。采用coag工艺形成的v0g和vdr均是在有源区上，以形成v0g1、vdr1、v0g2及vdr2为例说明目前的coag工艺。图1中a-a、b-b处的剖视图可参见图2所示，所述源漏40上还有形成有金属层50，所述金属栅极30上还形成有介质层60。参考图3，在所述金属层50和所述介质层60表面依次形成第一掩膜层70和第二掩膜层80。参考图4，进行第一次刻蚀，先获得vdr1和v0g1，此时vdr1处暴露出金属层50。再进行第二次刻蚀以获得vdr2和v0g2时，便会导致暴露的金属层50受到损伤。
24.鉴于此，本技术技术方案通过采用第一次刻蚀和第二次刻蚀先形成vdr1、v0g1、vdr2和v0g2的掩膜图案，并停止在金属层上的介质层上，因此两次刻蚀过程不会暴露源漏上的金属层，最后再一次性刻蚀形成vdr1、v0g1、vdr2和v0g2，能够有效缓解金属层损伤的问题。
25.参考图5，本技术实施例提供一种互连结构的形成方法，包括：
26.步骤s1：提供衬底，所述衬底上形成有分立的金属栅极，所述金属栅极两侧的衬底中形成有源漏，所述衬底和所述金属栅极的表面还包括第一介质层，第一金属层贯穿所述第一介质层且与所述源漏的顶面电连接；
27.步骤s2：在所述第一金属层和所述第一介质层上依次形成第二介质层和掩膜层；
28.步骤s3：进行第一次刻蚀和第二次刻蚀，其中所述第一次刻蚀在所述掩膜层中形成在垂直所述金属栅极延伸方向相邻的第一栅极接触孔和第一源漏接触孔的图案，所述第二次刻蚀在所述掩膜层中形成在垂直于所述金属栅极延伸方向相邻的第二栅极接触孔和第二源漏接触孔的图案，其中所述第一源漏接触孔和所述第二源漏接触孔在所述金属栅极延伸方向相邻，且所述第一栅极接触孔和所述第二栅极接触孔位于有源区的所述金属栅极上；
29.步骤s4：形成在垂直所述金属栅极延伸方向相邻的第一栅极接触孔和第一源漏接触孔的图案，所述第二次刻蚀在所述掩膜层中形成在垂直于所述金属栅极延伸方向相邻的第二栅极接触孔和第二源漏接触孔的图案，其中所述第一源漏接触孔和所述第二源漏接触孔在所述金属栅极延伸方向相邻，且所述第一栅极接触孔和所述第二栅极接触孔位于有源区的所述金属栅极上；
30.以图案化的掩膜层为掩膜，刻蚀所述第二介质层和所述第一介质层，形成所述第一栅极接触孔、第二栅极接触孔、第一源漏接触孔以及第二源漏接触孔。
31.参考图6，示出了本技术实施例的互连结构的形成方法在起始工艺节点的起始结构俯视图，该俯视图中仅显示了主要的膜层结构，例如衬底100、所述衬底100上的鳍片200、金属栅极300、源漏400以及后续要形成的第一栅极接触孔(v0g1)、第二栅极接触孔(v0g2)、第一源漏接触孔(vdr1)和第二源漏接触孔(vdr2)。所述v0g1和vdr1在垂直所述金属栅极300延伸方向相邻，所述v0g2和vdr2在垂直所述金属栅极300延伸方向相邻，所述vdr1和所述vdr2在所述金属栅极300延伸方向相邻，且所述v0g1和所述vdr2位于有源区的所述金属栅极300上。由于先进工艺节点的要求，所述vdr1和所述vdr2的间距较小，一般在30nm～150nm，不宜超过90nm，因此在形成vdr1和vdr2时，必须分两步进行图案化。
32.图7为图6在a-a、b-b处的剖视图。所述衬底100上形成有分立的金属栅极300，且所
述金属栅极300横跨所述鳍片200，所述金属栅极300两侧的衬底中形成有源漏400。由于a-a、b-b处恰好位于鳍片200的上方，所以在剖视图中显示的是金属栅极300位于鳍片200上，同理源漏400也位于鳍片200上。所述衬底100和所述金属栅极300的表面还包括第一介质层600。第一金属层500贯穿所述第一介质层600且与所述源漏400的顶面电连接。所述金属栅极300和所述源漏400之间、所述金属栅极300和所述第一金属层500之间及所述金属栅极300和所述第一介质层600之间还可以包括起绝缘作用的第三介质层310。所述第三介质层310的材料可以包括氮化硅和/或氧化硅。
33.所述衬底100和所述鳍片200的材料可以包括以下材料中的至少一种：si、ge、sige、sic、sigec、inas、gaas、inp或者其它iii/v化合物半导体，还包括所述材料构成的多层结构或者为绝缘体上硅(soi)，绝缘体上层叠硅(ssoi)等。在本技术实施例中，所述衬底100和所述鳍片200的材料为单晶硅。所述金属栅极300的材料可以包括金属氮化物、金属硅化物、金属氧化物、单元素金属及其合金等。所述源漏400的材料例如可以包括sige。所述第一金属层500的材料例如可以包括co，以降低内阻。所述第一介质层600的材料可以包括氧化硅。
34.参考图8，在所述第一金属层500和所述第一介质层600上依次形成第二介质层700和掩膜层，其中所述第二介质层700在后续的刻蚀工艺中起刻蚀停止的作用。所述掩膜层可以包括依次堆叠于所述第二介质层700表面的第一掩膜层810和第二掩膜层820，其中所述第二介质层700的材料可以包括氮化硅，所述第一掩膜层810的材料可以包括氧化硅，所述第二掩膜层820的材料可以包括氮化硅、氮化钛及碳化硅中的至少一种。所述第二介质层700的厚度可以为3nm～30nm，第一掩膜层810的厚度可以为10nm～50nm，所述第二掩膜层820的厚度可以为5nm～50nm。
35.参考图9，对所述掩膜层进行第一次刻蚀，停止在所述第二介质层700上，在所述掩膜层中形成v0g1和vdr1的图案。本技术实施例通过第一次刻蚀在所述掩膜层中形成了用于定义所述v0g1的第一开口910以及用于定义所述vdr1的第二开口920。然后对所述掩膜层进行第二次刻蚀，也是停止在所述第二介质层700上，形成v0g2和vdr2的图案。使用本技术实施例的第二次刻蚀在所述掩膜层中形成了用于定义所述v0g2的第三开口911以及用于定义所述vdr2的第四开口940。需要说明的是，所述第一次刻蚀和第二次刻蚀的顺序可以调换。无论是所述第一次刻蚀，还是第二次刻蚀，一方面二者均是在一道刻蚀工艺中同时形成栅极接触孔和源漏接触孔的图案，可以减少掩膜的使用，降低成本；另一方面，这两次刻蚀均停止在所述第二介质层700上，因此使得所述第一金属层500避免了不必要的暴露，也即减少了所述第一金属层500的暴露时间，可以有效降低所述第一金属层500的损伤程度。
36.参考图10，在所述第一次刻蚀和所述第二次刻蚀后，本技术实施例的形成方法还可以包括：在所述掩膜层的表面以及所述第一开口910、所述第二开口920、所述第三开口930以及所述第四开口940的侧壁表面和底部表面形成衬垫层950，用于调节所述第一开口910、所述第二开口920、所述第三开口930以及所述第四开口940的关键尺寸，以使后续刻蚀工艺形成的接触孔满足尺寸的要求。所述衬垫层950的材料可以包括氮化硅和/或氧化硅。所述衬垫层950的厚度可以为1nm～10nm。
37.参考图11，以图案化的掩膜层为掩膜，刻蚀所述第二介质层700和所述第一介质层600，形成所述v0g1、vdr1、v0g2以及vdr2。当采用衬垫层950调节开口尺寸时，也在这一步骤
同时刻蚀去除所述衬垫层950。
38.参考图12，所述形成方法还包括：去除剩余的所述第二掩膜层820；在所述v0g1、vdr1、v0g2以及vdr2中以及剩余的所述第一掩膜层810的表面形成第二金属材料层；研磨所述第二金属材料层，在所述v0g1、vdr1、v0g2以及vdr2中形成顶面和所述第一掩膜层810的表面平齐的第二金属层960。
39.采用本技术实施例的互连结构的形成方法，大幅度减少了源漏上的第一金属层的暴露时间，因此可以大幅度缓解coag工艺中第一金属层损伤的问题，且形成过程中采用了较少数量的掩膜，可以大幅度降低成本。
40.综上所述，在阅读本技术内容之后，本领域技术人员可以明白，前述申请内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本技术意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改都在本技术的示例性实施例的精神和范围内。
41.应当理解，本实施例使用的术语
″
和/或
″
包括相关联的列出项目中的一个或多个的任意或全部组合。应当理解，当一个元件被称作
″
连接
″
或
″
耦接
″
至另一个元件时，其可以直接地连接或耦接至另一个元件，或者也可以存在中间元件。
42.类似地，应当理解，当诸如层、区域或衬底之类的元件被称作在另一个元件
″
上
″
时，其可以直接在另一个元件上，或者也可以存在中间元件。与之相反，术语
″
直接地
″
表示没有中间元件。还应当理解，术语
″
包含
″
、
″
包含着
″
、
″
包括
″
或者
″
包括着
″
，在本技术文件中使用时，指明存在所记载的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
43.还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在没有脱离本技术的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标记符在整个说明书中表示相同的元件。
44.此外，本技术说明书通过参考理想化的示例性截面图和/或平面图和/或立体图来描述示例性实施例。因此，由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此，不应当将示例性实施例解释为限于在此所示出的区域的形状，而是应当包括由例如制造所导致的形状中的偏差。例如，被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此，在图中示出的区域实质上是示意性的，其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。

技术特征：
1.一种互连结构的形成方法，其特征在于，包括：提供衬底，所述衬底上形成有分立的金属栅极，所述金属栅极两侧的衬底中形成有源漏，所述衬底和所述金属栅极的表面还包括第一介质层，第一金属层贯穿所述第一介质层且与所述源漏的顶面电连接；在所述第一金属层和所述第一介质层上依次形成第二介质层和掩膜层；进行第一次刻蚀和第二次刻蚀，其中所述第一次刻蚀在所述掩膜层中形成在垂直所述金属栅极延伸方向相邻的第一栅极接触孔和第一源漏接触孔的图案，所述第二次刻蚀在所述掩膜层中形成在垂直于所述金属栅极延伸方向相邻的第二栅极接触孔和第二源漏接触孔的图案，其中所述第一源漏接触孔和所述第二源漏接触孔在所述金属栅极延伸方向相邻，且所述第一栅极接触孔和所述第二栅极接触孔位于有源区的所述金属栅极上；以图案化的掩膜层为掩膜，刻蚀所述第二介质层和所述第一介质层，形成所述第一栅极接触孔、第二栅极接触孔、第一源漏接触孔以及第二源漏接触孔。2.根据权利要求1所述的互连结构的形成方法，其特征在于，所述第一源漏接触孔和第二源漏接触孔的间距为30nm～150nm。3.根据权利要求1所述的互连结构的形成方法，其特征在于，所述第一次刻蚀和所述第二次刻蚀在所述掩膜层中形成用于定义所述第一栅极接触孔的第一开口、用于定义所述第一源漏接触孔的第二开口、用于定义所述第一栅极接触孔的第三开口以及用于定义所述第二源漏接触孔的第四开口。4.根据权利要求3所述的互连结构的形成方法，其特征在于，在所述第一次刻蚀和所述第二次刻蚀后，所述形成方法还包括：在所述掩膜层的表面以及所述第一开口、所述第二开口、所述第三开口以及所述第四开口的侧壁表面和底部表面形成衬垫层，用于调节所述第一开口、所述第二开口、所述第三开口以及所述第四开口的关键尺寸。5.根据权利要求4所述的互连结构的形成方法，其特征在于，所述衬垫层与所述第二介质层、所述第一介质层在同一道工艺进行刻蚀。6.根据权利要求4所述的互连结构的形成方法，其特征在于，所述衬垫层的材料包括氮化硅和/或氧化硅。7.根据权利要求1所述的互连结构的形成方法，其特征在于，所述掩膜层包括依次堆叠于所述第二介质层表面的第一掩膜层和第二掩膜层，其中所述第二介质层的厚度为3nm～30nm，第一掩膜层的厚度为10nm～50nm，所述第二掩膜层的厚度为5nm～50nm。8.根据权利要求7所述的互连结构的形成方法，其特征在于，所述第二介质层的材料包括氮化硅，所述第一掩膜层的材料包括氧化硅，所述第二掩膜层的材料包括氮化硅、氮化钛及碳化硅中的至少一种。9.根据权利要求7所述的互连结构的形成方法，其特征在于，所述形成方法还包括：去除剩余的所述第二掩膜层；在所述第一栅极接触孔、所述第二栅极接触孔、所述第一源漏接触孔及所述第二源漏接触孔中以及剩余的所述第一掩膜层的表面形成第二金属材料层；研磨所述第二金属材料层，在所述第一栅极接触孔、所述第二栅极接触孔、所述第一源漏接触孔及所述第二源漏接触孔中形成顶面和所述第一掩膜层的表面平齐的第二金属层。10.根据权利要求1所述的互连结构的形成方法，其特征在于，所述金属栅极与所述第
一介质层之间、所述金属栅极与所述第一金属层之间以及所述金属栅极和所述源漏之间还包括第三介质层；刻蚀所述第二介质层和所述第一介质层时，还刻蚀有源区的所述栅极表面的所述第三介质层。11.根据权利要求10所述的互连结构的形成方法，其特征在于，所述第一介质层的材料包括氧化硅，所述第三介质层的材料包括氮化硅和/或氧化硅。

技术总结
本申请提供一种互连结构的形成方法，包括：提供衬底，衬底上形成有分立的金属栅极，金属栅极两侧的衬底中形成有源漏，衬底和金属栅极的表面还包括第一介质层，第一金属层贯穿第一介质层且与源漏的顶面电连接；在第一金属层和第一介质层上依次形成第二介质层和掩膜层；进行第一次刻蚀和第二次刻蚀，其中第一次刻蚀形成第一栅极接触孔和第一源漏接触孔的图案，第二次刻蚀形成第二栅极接触孔和第二源漏接触孔的图案；以图案化的掩膜层为掩膜，刻蚀第二介质层和第一介质层，形成第一栅极接触孔、第二栅极接触孔、第一源漏接触孔以及第二源漏接触孔。本申请技术方案可以解决COAG工艺中金属层损伤的问题。属层损伤的问题。属层损伤的问题。


技术研发人员：纪世良 陈卓凡 王彦 张海洋
受保护的技术使用者：中芯国际集成电路制造（上海）有限公司
技术研发日：2022.03.25
技术公布日：2023/10/7