半导体结构及其制备方法、半导体器件与流程

1.本发明涉及半导体制造技术领域，特别是涉及一种半导体结构及其制备方法、半导体器件。


背景技术：

2.随着半导体工艺的进步，器件尺寸越来越小，位线之间的节点接触结构也越来越小。
3.传统的位线结构制备工艺中，位线结构中未与有源区接触的部分位于衬底上方，其底部较宽，挤占了存储节点接触结构的空间，这样的结构形貌容易在酸洗之后，使得残留的氮化硅向位线接触沟槽内凹陷，从而在形成节点接触孔的过程中，等离子体无法聚集向有源区一侧，导致节点接触孔无法打开。


技术实现要素：

4.基于此，有必要针对背景技术中的问题，提供一种半导体结构及其制备方法、半导体器件。
5.本技术的一个实施例公开了一种半导体结构，包括：衬底、位线结构和介质层，衬底中包括间隔排布的有源区和隔离结构；位线结构平行间隔排布于衬底上，位线结构包括第一部分和第二部分；介质层覆盖位线结构的上表面和侧面，且覆盖衬底的上表面，其中，衬底上靠近第一部分底部的介质层顶面高于或齐平于衬底上靠近第二部分底部的介质层顶面。
6.上述半导体结构中，靠近第一部分底部的介质层顶面高于或齐平于靠近第二部分底部的介质层顶面，可以在后续工艺中形成节点接触孔时，使得刻蚀工艺不会偏向于第一部分的两侧而导致节点接触孔无法暴露出有源区，为节点接触孔的刻蚀工艺提供了更大的可控性和工艺窗口，解决了节点接触孔无法打开的问题。
7.在其中一个实施例中，第一部分位于有源区上方且与有源区电连接，第二部分位于隔离结构的上方。
8.在其中一个实施例中，半导体结构还包括：节点接触结构，位于相邻的两个位线结构之间，贯穿衬底上的介质层，且与位于节点接触结构下方的有源区电连接。
9.在其中一个实施例中，节点接触结构包括导电层，介质层包括氮化硅层。
10.本技术的一个实施例公开了一种半导体器件，包括前述任一实施例中的半导体结构。
11.本技术的一个实施例公开了一种半导体结构的制备方法，包括：提供衬底，衬底中包括间隔排布的有源区和隔离结构；衬底上形成有若干平行间隔排布的位线结构，位线结构包括第一部分和第二部分；形成介质层，介质层包覆位线结构的表面，并覆盖衬底的上表面；形成保护层，保护层覆盖介质层的表面；去除位于位线结构侧壁的部分介质层；去除衬底上的部分介质层，使得第一部分底部两侧残留的介质层的顶面高于或齐平于第二部分底
部两侧残留的介质层的顶面。
12.上述半导体结构的制备方法，通过在介质层的表面形成保护层，可以分步骤地对介质层进行减薄处理；其中，在对位线结构底部两侧的介质层进行减薄时，控制第一部分底部两侧残留的介质层的顶面高于或齐平于第二部分底部两侧残留的介质层的顶面，从而可以在形成节点接触孔时，更加容易打开，暴露出衬底中的有源区，改善节点接触孔难以打开的情况。
13.在其中一个实施例中，第一部分位于有源区上方且与有源区电连接，第二部分位于隔离结构的上方。
14.在其中一个实施例中，去除位于位线结构侧壁的部分介质层，包括：去除位于位线结构侧壁的保护层；采用修整刻蚀工艺去除位于位线结构侧壁的部分介质层；通入清扫气体，对所得结构进行清扫。
15.在其中一个实施例中，清扫气体包括惰性气体。
16.在其中一个实施例中，去除衬底上的保护层和部分介质层，包括：去除衬底上方的保护层；采用定向刻蚀工艺刻蚀衬底上的介质层，去除部分介质层，以使得第一部分两侧残留的介质层的顶面高于或齐平于第二部分两侧残留的介质层的顶面。
17.在其中一个实施例中，定向刻蚀工艺包括等离子体定向刻蚀工艺。
18.在其中一个实施例中，介质层包括氮化硅层，保护层包括光刻胶层。
19.在其中一个实施例中，去除衬底上的保护层和部分介质层之后，还包括：于相邻位线结构之间形成节点接触孔，节点接触孔暴露出有源区。
20.在其中一个实施例中，于相邻位线结构之间形成节点接触孔，包括：形成填充层，填充层填满相邻位线结构之间的间隙，且填充层的顶面与位线结构的顶面齐平；于填充层中形成开口，开口贯穿填充层，暴露出衬底的上表面；形成节点接触孔，以暴露出有源区。
21.在其中一个实施例中，形成节点接触孔之后，还包括：于节点接触孔中形成节点接触结构，节点接触结构与有源区电连接。
附图说明
22.图1为本技术一实施例中半导体结构的截面结构示意图；
23.图2为图1所示半导体结构的俯视图；
24.图3为本技术另一实施例中半导体结构的截面结构示意图；
25.图4为本技术又一实施例中半导体结构的截面结构示意图；
26.图5为本技术一实施例中半导体结构的制备方法的流程框图；
27.图6为本技术一实施例中于衬底上形成位线结构后的半导体结构的截面结构示意图；
28.图7为本技术一实施例中形成介质层后的半导体结构的截面结构示意图；
29.图8为本技术一实施例中形成保护层后的半导体结构的截面结构示意图；
30.图9为本技术一实施例中去除位线结构侧壁的部分介质层后的半导体结构的截面结构示意图；
31.图10a为本技术一实施例中对衬底上的介质层进行定向刻蚀后的半导体结构的截面结构示意图；
32.图10b为本技术另一实施例中对衬底上的介质层进行定向刻蚀后的半导体结构的截面结构示意图；
33.图11为本技术一实施例中去除位线结构顶部的保护层后的半导体结构的截面结构示意图；
34.图12为本技术一实施例中形成侧墙结构后的半导体结构的截面结构示意图；
35.图13为本技术一实施例中形成填充层后的半导体结构的截面结构示意图；
36.图14为本技术一实施例中于填充层中形成开口后的半导体结构的截面结构示意图；
37.图15为本技术一实施例中形成节点接触孔后的半导体结构的截面结构示意图；
38.图16为本技术一实施例中形成节点接触结构后的半导体结构的截面结构示意图。
39.附图标号说明：
40.10、衬底；11、有源区；12、隔离结构；121、水平部；20、位线结构；21、第一部分；22、第二部分；23、位线接触沟槽；30、介质层；40、节点接触结构；41、节点接触孔；50、保护层；60、侧墙结构；61、第一绝缘层；62、第二绝缘层；70、填充层；71、开口。
具体实施方式
41.为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳的实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
42.除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
43.在描述位置关系时，除非另有规定，否则当一元件例如层、膜或基板被指为在另一膜层“上”时，其能直接在其他膜层上或亦可存在中间膜层。进一步说，当层被指为在另一层“下”时，其可直接在下方，亦可存在一或多个中间层。亦可以理解的是，当层被指为在两层“之间”时，其可为两层之间的唯一层，或亦可存在一或多个中间层。
44.在使用本文中描述的“包括”、“具有”、和“包含”的情况下，除非使用了明确的限定用语，例如“仅”、“由
……
组成”等，否则还可以添加另一部件。除非相反地提及，否则单数形式的术语可以包括复数形式，并不能理解为其数量为一个。
45.随着半导体工艺的进步，器件尺寸越来越小。在dram存储器件的阵列区域中，位线结构未与有源区电连接的部分位于衬底上方，其底部较宽，挤占了存储节点接触结构的空间，这样的结构形貌容易在酸洗之后，使得残留的氮化硅向位线接触沟槽内凹陷，从而在形成节点接触孔的过程中，等离子体无法聚集向有源区一侧，导致节点接触孔无法打开，最终形成的节点接触结构无法与有源区电连接。
46.为了解决上述问题，本技术的一个实施例公开了一种半导体结构，如图1所示，包括衬底10、位线结构20和介质层30，衬底10中包括间隔排布的有源区11和隔离结构12，位线结构20平行间隔排布于衬底10上，位线结构20包括第一部分21和第二部分22；介质层30覆
盖位线结构20的上表面和侧面，且覆盖衬底10的上表面，其中，衬底10上靠近第一部分21底部的介质层30顶面高于或齐平于衬底10上靠近第二部分22底部的介质层30顶面。
47.上述半导体结构中，靠近第一部分21底部的介质层30顶面高于或齐平于靠近第二部分22底部的介质层30顶面，可以在后续工艺中形成节点接触孔时，使得刻蚀工艺不会偏向于第一部分21的两侧而导致节点接触孔无法暴露出有源区11，为节点接触孔的刻蚀工艺提供了更大的可控性和工艺窗口，解决了节点接触孔无法打开的问题。
48.示例地，如图1所示，衬底10中包括阵列排布的有源区11和隔离结构12，有源区11位于相邻的隔离结构12之间。隔离结构12包括水平部121，覆盖有源区11的上表面。
49.图2为图1所示半导体结构的俯视图。结合图1和图2可知，位线结构20平行排布于衬底10上，包括第一部分21和第二部分22。其中，第一部分21位于位线接触沟槽23中，位线接触沟槽23暴露出有源区11的上表面，使得第一部分21与有源区11电连接；第二部分22位于隔离结构12的水平部121上方，隔离结构12的水平部121将位线结构20的第二部分22与有源区11隔离开。示例地，第一位线结构和第二位线结构为相邻的两个位线结构20，沿图2中的aa’方向可以截取到第一位线结构的第一部分21以及第二位线结构的第二部分22，得到如图1所示的截面结构示意图。
50.在一些实施例中，位线结构20可以包括从下至上依次叠置的位线导电层(图中未示出)和位线绝缘层(图中未示出)。其中，位线导电层包括从下至上依次叠置的多晶硅层、阻挡金属层和导线金属层。可选地，在一些其他实施例中，位线导电层包括导线金属层以及包裹导线金属层底面和侧面的阻挡金属层。作为示例，导线金属层例如可以为钨层或铜层；阻挡金属层例如可以为钛层或氮化钛层。位线绝缘层可以为氮化物层，例如氮化硅层。
51.介质层30覆盖衬底10的上表面以及位线结构20的上表面和侧面，并填满位线接触沟槽23。示例地，介质层30可以包括但不限于氮化硅层。
52.在一些实施例中，如图1所示，衬底10上靠近第一部分21底部两侧的介质层30与靠近第二部分22底部两侧的介质层30的顶面齐平，在后续工艺中形成节点接触孔时，可以更加容易刻蚀穿透介质层30和衬底10的顶部，暴露出靠近第二部分22的有源区11，以完全打开节点接触孔，提高了刻蚀工艺的可控性和工艺窗口。
53.可选地，在一些实施例中，如图3所示，衬底10上靠近第一部分21底部两侧的介质层30顶面可以高于衬底10上靠近第二部分22底部两侧的介质层30顶面。在后续工艺中形成节点接触孔时，等离子体可以更多地聚向第二部分22的底部两侧，加快对第二部分22底部两侧介质层30的刻蚀速度，从而更容易打开节点接触孔，暴露出第二部分22下方的有源区11。
54.在一些实施例中，如图4所示，半导体结构还包括节点接触结构40，位于相邻的两个位线结构20之间。节点接触结构40贯穿衬底10上的介质层30以及衬底10的顶部，与位于节点接触结构40下方的有源区11电连接。
55.示例地，节点接触结构40可以包括导电性能较佳的材料层，例如多晶硅层或金属层。可选地，在一些实施例中，为了更好地将位线结构20与节点接触结构40隔开，位线结构20两侧还设置有侧墙结构60，如图4所示。示例地，侧墙结构60可以包括第一绝缘层61和第二绝缘层62，其中，第一绝缘层61位于位线结构20相对的两侧，第二绝缘覆盖位线结构20和第一绝缘层61。示例地，第一绝缘层61可以是高介电材料层，例如二氧化硅层，第二绝缘层
62可以是硬度较高的绝缘保护层50，例如氮化硅层。
56.本技术的一个实施例还公开了一种半导体器件，包括前述任一实施例中的半导体结构。
57.示例地，半导体器件可以是dram存储器，或者是其他任意一种包含节点接触结构40的半导体器件。通过将上述任一实施例中半导体结构应用于dram存储器，可以大幅改善节点接触孔无法打开的情况，使得阵列区域的节点接触结构40与有源区11具有良好的电连接，提高产品良率。
58.如图5所示，本技术的一个实施例还公开了一种半导体结构的制备方法，包括：
59.s10：提供衬底10，衬底10中包括间隔排布的有源区11和隔离结构12；衬底10上形成有若干平行间隔排布的位线结构20，位线结构20包括第一部分21和第二部分22；
60.s20：形成介质层30，介质层30包覆位线结构20的表面，并覆盖衬底10的上表面；
61.s30：形成保护层50，保护层50覆盖介质层30的表面；
62.s40：去除位于位线结构20侧壁的部分介质层30；
63.s50：去除衬底10上的部分介质层30，使得第一部分21底部两侧残留的介质层30的顶面高于或齐平于第二部分22底部两侧残留的介质层30的顶面。
64.上述半导体结构的制备方法，通过在介质层30的表面形成保护层50，可以分步骤地对介质层30进行减薄处理；其中，在对位线结构20底部两侧的介质层30进行减薄时，控制第一部分21底部两侧残留的介质层30的顶面高于或齐平于第二部分22底部两侧残留的介质层30的顶面，从而可以在形成节点接触孔时，更加容易打开，暴露出衬底10中的有源区11，改善节点接触孔难以打开的情况。
65.示例地，如图6所示，步骤s10中的衬底10包括间隔排布的隔离结构12和有源区11。作为示例，隔离结构12的材质可以包括但不仅限于氧化硅、氮化硅等等，衬底10可以包括但不仅限于硅衬底10。隔离结构12还包括位于有源区11上方的水平部121，覆盖有源区11的上表面。
66.示例地，隔离结构12的水平部121内至少形成有一个位线接触沟槽23，位线接触沟槽23暴露出有源区11的上表面。位线结构20的第一部分21位于位线接触沟槽23中，与有源区11电连接；位线结构20的第二部分22位于位线接触沟槽23外，位于隔离结构12的水平部121上。
67.作为示例，位线结构20可以包括从下至上依次叠置的位线导电层和位线绝缘层。其中，位线导电层可以包括导线金属层以及包裹导线金属层底面和侧面的阻挡金属层。导线金属层的制作材料可以为电阻率较低的金属导电材料，例如w(钨)、钼(mo)、ti(钛)、cu(铜)或au(金)，作为示例，可以采用化学气相沉积工艺形成位线导电层。阻挡金属层的制作材料可以是对金属和半导体材料具有良好阻挡作用的材料层，例如氮化钛层、钴层、铂层或钛钨层。阻挡金属层还需要具有高导电性，以及在半导体和金属之间具有良好的附着性。作为示例，可以采用化学气相沉积工艺、原子层沉积工艺、等离子蒸汽沉积工艺或快速热氧化工艺形成阻挡金属层。位线绝缘层可以为氮化物层，例如氮化硅。上述各层的制作材料也可以根据实际情况选择，本公开不进行限定。
68.在步骤s20中，如图7所示，形成介质层30，以覆盖位线结构20的表面和衬底10的上表面。在一些实施例中，介质层30填满位线接触沟槽23。
69.示例地，介质层30的材质可以包括但不限于氮化物层，例如氮化硅层。可以采用化学气相沉积工艺、原子层沉积工艺或等离子蒸汽沉积工艺在位线结构20的表面和衬底10的上表面形成介质层30。
70.在步骤s30中，如图8所示，于介质层30的表面形成保护层50。保护层50可用于保护特定区域的介质层30不被刻蚀。
71.示例地，保护层50可以是光刻胶层。于介质层30的表面形成光刻胶层的步骤可以包括：将带有半导体结构的晶圆放在加热盘上在180至250℃下进行烘烤30至80s时间；将晶圆在50至120℃下缓冲冷却15至60s；将晶圆放置在快速冷却盘上进行快速；在晶圆上形成光刻胶层。
72.通过在介质层30的表面形成保护层50，可以实现分阶段、分区域地对介质层30进行减薄。例如，只需将待刻蚀区域表面的保护层50去除，即可对待刻蚀区域进行刻蚀和去除。示例地，保护层50可以是光刻胶层。
73.在步骤s40中，去除位于位线结构20侧壁的部分介质层30，得到图9所示的结构。示例地，具体步骤包括：
74.s41：去除位于位线结构20侧壁的保护层50。
75.s42：采用修整刻蚀工艺去除位于位线结构20侧壁的部分介质层30。
76.s43：通入清扫气体，对所得结构进行清扫。
77.示例地，以保护层50为光刻胶层、介质层30为氮化硅层为例进行说明。可以先将位于位线结构20侧壁的光刻胶层去除，以暴露出位于位线结构20侧壁的氮化硅层；然后采用修整刻蚀工艺(trim etch)刻蚀氮化硅层，减小氮化硅层的厚度。由于位线结构20的顶部以及衬底10上的介质层30顶部仍被光刻胶层覆盖，因此，修整刻蚀工艺不影响这两处位置的氮化硅层厚度。最后，通入清扫气体，将修整刻蚀工艺的副产物清扫干净。示例地，可以通过清扫装置对半导体结构的表面进行清扫。清扫装置例如可以包括气体吹扫单元和气体吸除单元。将清扫装置安装至工艺腔室外部，通过气体吹扫单元可以向工艺腔室中通入清扫气体，对半导体结构表面残留的副产物进行吹扫，同时打开气体吸除单元，启动抽气和排风，把悬浮在工艺腔室中的颗粒吸出。清扫气体包括但不限于惰性气体。示例地，清扫气体可以为氮气、氦气(he)、氖气(ne)、氩气(ar)、氪气(kr)或氙气(xe)中的至少一种。
78.通过形成保护层50，可以保护衬底10上表面的介质层30不受修整刻蚀工艺的影响；并且，在采用修整刻蚀工艺将位线结构20侧壁的介质层30减薄之后，通入清扫气体清除修整刻蚀工艺产生的副产物，可以防止残留物对后续刻蚀工艺产生影响。
79.在步骤s50中，去除衬底10上的部分介质层30的步骤包括：
80.s51：去除衬底10上方的保护层50；
81.s52：采用定向刻蚀工艺刻蚀衬底10上的介质层30，去除部分介质层30，以使得第一部分21两侧残留的介质层30的顶面高于或齐平于第二部分22两侧残留的介质层30的顶面，如图10a或图10b所示。
82.示例地，定向刻蚀工艺可以包括但不限于等离子体定向刻蚀工艺。去除保护层50之后，采用等离子体定向刻蚀工艺，控制定向等离子体轰击衬底10上表面的介质层30，减薄介质层30的厚度。相比于无方向性的酸洗工艺，等离子体定向刻蚀工艺可以定向调节对介质层30不同区域的刻蚀程度，调节介质层30不同位置的高度。
83.以介质层30为氮化硅层进行说明。在一些实施例中，可以对第一部分21底部两侧的氮化硅层和第二部分22两侧的氮化硅层进行同等程度的刻蚀，使得减薄后的氮化硅层具有平整的表面，如图10a所示，靠近第一部分21底部的介质层30顶面齐平于靠近第二部分22底部的介质层30顶面。由于相邻两个位线结构20之间的介质层具有平整的顶面，在形成节点接触孔时，刻蚀工艺不会偏向第一部分21底部的两侧，使得形成的节点接触孔能够顺利地暴露出第二部分下方的有源区11。
84.可选地，在一些实施例中，可以对第二部分22底部两侧的氮化硅层进行较大程度的刻蚀，对第一部分21底部两侧的氮化硅层进行较小程度的刻蚀，以使得第一部分21底部两侧的氮化硅层的顶面高于第二部分22底部两侧的氮化硅层的顶面，如图10b所示。在形成节点接触孔时，刻蚀工艺可以偏向第二部分22底部两侧的介质层30，使得形成的节点接触孔更加容易地暴露出第二部分22下方的有源区11。
85.在上述半导体结构的制备方法中，通过采用定向刻蚀工艺，可以对位线结构20底部两侧的介质层30进行定向修正，使得在后续工艺中刻蚀形成节点接触孔时，等离子体可以被更多地引向有源区11，确保可以打开节点接触孔，增大了刻蚀工艺的可控性和工艺窗口。
86.在一些实施例中，去除衬底10上的保护层50和部分介质层30之后，还包括：
87.s60：于相邻位线结构20之间形成节点接触孔，节点接触孔暴露出有源区11。可选地，形成节点接触孔之前，还包括：
88.s61：去除位线结构20顶部的保护层50，如图11所示。
89.s62：于位线结构20相对的两侧形成侧墙结构60，如图12所示。
90.示例地，侧墙结构60可以包括第一绝缘层61和第二绝缘层62，其中，第一绝缘层61位于位线结构20相对的两侧，第二绝缘覆盖位线结构20和第一绝缘层61。
91.在一些实施例中，形成侧墙结构60的工艺步骤包括：
92.s621：于位线结构20相对的两侧形成第一绝缘层61。
93.示例地，由于衬底10的上表面、位线结构20的顶部和侧壁被残留的介质层30覆盖，因此，可以先在残留的介质层30表面形成第一绝缘材料层。第一绝缘材料层可以是高介电材料层，例如二氧化硅层。然后，将位于介质层30上表面的第一绝缘材料层去除，得到位于位线结构相对两侧的第一绝缘层61。示例地，形成第一绝缘材料层的工艺可以包括但不限于化学气相沉积工艺、原子层沉积工艺、等离子蒸汽沉积工艺或快速热氧化工艺。
94.s622：形成第二绝缘层62，以覆盖位线结构20的顶面和第一绝缘层61。
95.示例地，可以先于所得结构的表面形成第二绝缘材料层，以覆盖第一绝缘层61和介质层30的上表面，然后去除衬底10表面的介质层30上方的第二绝缘材料层，形成包覆位线结构20和第一绝缘层61的第二绝缘层62。第二绝缘材料层可以是硬度较高的绝缘保护层，例如氮化硅层。
96.在一些实施例中，如图13-图15，于相邻位线结构20之间形成节点接触孔41的步骤包括：
97.s63：形成填充层70，填充层70填满相邻位线结构20之间的间隙，且填充层70的顶面与位线结构20的顶面齐平，如图13所示。
98.示例地，填充层70可以包括但不限于二氧化硅层。可以采用沉积工艺于位线结构
20之间的间隙中形成二氧化硅层，二氧化硅层填满间隙且覆盖位线结构20的上表面。采用化学机械研磨工艺研磨二氧化硅层的上表面，直至暴露出位线结构20的顶部，得到填充层70。可选地，填充层70还可以是与第二绝缘层62的材质不同的其他材料层。
99.s64：于填充层70中形成开口71，开口71贯穿填充层70，暴露出介质层30的部分上表面，如图14所示。
100.示例地，可以先在所得结构的顶面形成图案化光阻层，图案化光阻层中的图案定义出各个开口71的位置和大小。然后采用刻蚀工艺，基于图案化光阻层刻蚀填充层70，于填充层70中形成开口71，暴露出介质层30的部分上表面。
101.s65：形成节点接触孔41，以暴露出有源区11，如图15所示。
102.作为示例，介质层30为氮化硅层，可以在刻蚀工艺中加入刻蚀氮化硅的气体，以确保氮化硅层能够被打开。打开介质层30后，继续向下刻蚀，以暴露出有源区11。
103.在形成节点接触孔41之前，通过对第一部分21底部两侧的介质层30和第二部分22两侧的介质层30进行定向刻蚀，在降低介质层30的厚度同时，控制实现第一部分21底部两侧的介质层30高度等于或大于第二部分22两侧的介质层30高度，从而可以在形成节点接触孔41时，较为容易地打开节点接触孔41，暴露出有源区11，解决了由于位线结构20挤占空间而造成节点接触孔41无法打开的问题。
104.在一些实施例中，形成节点接触孔41之后，还包括：于节点接触孔41中形成节点接触结构40，节点接触结构40与有源区11电连接，如图16所示。
105.示例地，节点接触结构40可以包括导电性能较佳的材料层，例如多晶硅层。作为示例，可以采用化学气相沉积工艺、原子层沉积工艺、等离子蒸汽沉积工艺或快速热氧化工艺于节点接触孔41内沉积多晶硅层，以作为节点接触结构40。可选地，多晶硅层的上表面可以低于位线结构20的上表面，或者与位线结构20的上表面齐平。
106.在上述半导体结构的制备方法中，利用定向刻蚀工艺对位线结构20底部两侧的介质层30表面进行修整，使得节点接触孔41更加易于打开，制备得到的节点接触结构40均与有源区11保持良好的电连接，有效解决了节点接触孔41没有打开而导致产品失效的问题，提高了产品良率。
107.应该理解的是，虽然图5所示流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图5中的至少一部分步骤可以包括多个步骤或者多个阶段，例如，步骤s40可以包括步骤s41、步骤s42和步骤s43。这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
108.本技术还公开了一种半导体器件的制备方法，包括上述任一实施例中的半导体结构的制备方法。
109.示例地，半导体器件可以是dram存储器，或者其他任意一种包含节点接触结构的半导体器件。在半导体器件的制备过程中，通过采用上述半导体结构的制备方法，可以在器件尺寸不断减小的情况下仍然保证节点接触孔的打开，确保节点接触结构可以与有源区电连接。
110.请注意，上述实施例仅出于说明性目的而不意味对本发明的限制。
111.以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
112.以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

技术特征：
1.一种半导体结构，其特征在于，包括：衬底，所述衬底中包括间隔排布的有源区和隔离结构；位线结构，平行间隔排布于所述衬底上，所述位线结构包括第一部分和第二部分；介质层，覆盖所述位线结构的上表面和侧面，且覆盖所述衬底的上表面，其中，所述衬底上靠近所述第一部分底部的介质层顶面高于或齐平于所述衬底上靠近所述第二部分底部的介质层顶面。2.根据权利要求1所述的半导体结构，其特征在于，所述第一部分位于所述有源区上方且与所述有源区电连接，所述第二部分位于所述隔离结构的上方。3.根据权利要求1或2所述的半导体结构，其特征在于，还包括：节点接触结构，位于相邻的两个位线结构之间，贯穿所述衬底上的所述介质层，且与位于所述节点接触结构下方的有源区电连接。4.根据权利要求3所述的半导体结构，其特征在于，所述节点接触结构包括导电层，所述介质层包括氮化硅层。5.一种半导体器件，其特征在于，包括如权利要求1-4任一项所述的半导体结构。6.一种半导体结构的制备方法，其特征在于，包括：提供衬底，所述衬底中包括间隔排布的有源区和隔离结构；所述衬底上形成有若干平行间隔排布的位线结构，所述位线结构包括第一部分和第二部分；形成介质层，所述介质层包覆所述位线结构的表面，并覆盖所述衬底的上表面；形成保护层，所述保护层覆盖所述介质层的表面；去除位于所述位线结构侧壁的部分所述介质层；去除所述衬底上的部分所述介质层，使得所述第一部分底部两侧残留的所述介质层的顶面高于或齐平于所述第二部分底部两侧残留的所述介质层的顶面。7.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述第一部分位于所述有源区上方且与所述有源区电连接，所述第二部分位于所述隔离结构的上方。8.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述去除位于所述位线结构侧壁的部分所述介质层，包括：去除位于所述位线结构侧壁的所述保护层；采用修整刻蚀工艺去除位于所述位线结构侧壁的部分所述介质层；通入清扫气体，对所得结构进行清扫。9.根据权利要求8所述的半导体结构的制备方法，其特征在于，所述清扫气体包括惰性气体。10.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述去除所述衬底上的所述保护层和部分所述介质层，包括：去除所述衬底上方的所述保护层；采用定向刻蚀工艺刻蚀所述衬底上的所述介质层，去除部分所述介质层，以使得所述第一部分两侧残留的所述介质层的顶面高于或齐平于所述第二部分两侧残留的所述介质层的顶面。11.根据权利要求10所述的半导体结构的制备方法，其特征在于，所述定向刻蚀工艺包括等离子体定向刻蚀工艺。
12.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述介质层包括氮化硅层，所述保护层包括光刻胶层。13.根据权利要求6-12任一项所述的半导体结构的制备方法，其特征在于，所述去除所述衬底上的所述保护层和部分所述介质层之后，还包括：于相邻所述位线结构之间形成节点接触孔，所述节点接触孔暴露出所述有源区。14.根据权利要求13所述的半导体结构的制备方法，其特征在于，形成所述节点接触孔之前，还包括：去除所述位线结构顶部的所述保护层；于所述位线结构相对的两侧形成侧墙结构。15.根据权利要求14所述的半导体结构的制备方法，其特征在于，所述于相邻所述位线结构之间形成节点接触孔，包括：形成填充层，所述填充层填满相邻所述位线结构之间的间隙，且所述填充层的顶面与所述位线结构的顶面齐平；于所述填充层中形成开口，所述开口贯穿所述填充层，暴露出所述介质层的部分上表面；形成所述节点接触孔，以暴露出所述有源区。16.根据权利要求15所述的半导体结构的制备方法，其特征在于，形成所述节点接触孔之后，还包括：于所述节点接触孔中形成节点接触结构，所述节点接触结构与所述有源区电连接。

技术总结
本发明涉及一种半导体结构及其制备方法、半导体器件。半导体结构包括衬底、位线结构和介质层，衬底中包括间隔排布的有源区和隔离结构；位线结构平行间隔排布于衬底上，位线结构包括第一部分和第二部分；介质层覆盖位线结构的上表面和侧面，且覆盖衬底的上表面，其中，衬底上靠近第一部分底部的介质层顶面高于或齐平于衬底上靠近第二部分底部的介质层顶面。上述半导体结构中，靠近第一部分底部的介质层顶面高于或齐平于靠近第二部分底部的介质层顶面，使得在形成节点接触孔时，刻蚀工艺不会偏向于第一部分的两侧而导致节点接触孔无法暴露出有源区，为节点接触孔的刻蚀工艺提供了更大的可控性和工艺窗口，解决了节点接触孔无法打开的问题。打开的问题。打开的问题。


技术研发人员：陈晓鹏
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2022.03.22
技术公布日：2023/10/7