MAP生成方法、芯片失效原因的识别方法及系统与流程

map生成方法、芯片失效原因的识别方法及系统
技术领域
1.本发明涉及芯片领域，具体地涉及一种map生成方法、芯片失效原因的识别方法及系统。


背景技术：

2.随着芯片功能模块的增加以及应用温度范围的增大，在进行晶圆（cp）测试时，需要对芯片的不同功能模块分别进行多温度条件的测试以充分评估其性能。而在当前的行业生产模式下，芯片的不同功能模块的测试通常是由不同的测试厂来配合衔接完成的。对于这种跨厂的多流程cp测试，如何在最终的测试map中准确区分失效芯片是在哪个测试厂（哪个功能模块测试）检出的尤为重要，其有助于工程师进行针对性的分析和改善。
3.目前，cp测试流程普遍采用写入/读取通过标志（pass flag）的方式来完成各道测试间的衔接。前道测试厂测试通过的芯片会被写入pass flag，而测试失效的芯片则不会被写入。在后道测试厂的cp测试流程中有一个读取pass flag的步骤，如果读取到了pass flag，则这个芯片会继续测试直至最终通过（pass）或者某一个测试项（bin）失效；如果没有读取到pass flag，则该芯片会被标注为一个特征bin并停止测试，这样所有被标注为特征bin的芯片就是在前道测试厂测试失效的芯片。
4.然而，在实际cp测试过程中，为了快速筛除失效的芯片同时检验测试设备和芯片间的电气连接性，首先执行开/短路和漏电相关的测试步骤，然后才执行pass flag的读取步骤。基于此，在实际测试过程中存在某个在前道测试厂测试失效的芯片，其在后道测试厂的读取pass flag步骤之前就因开/短路或漏电而失效的情况，此时该芯片就会被标注为开/短路或漏电相关的bin。这样在最后的cp map分析中，该芯片会被归为后道测试厂的测试失效，而不是实际的前道测试厂的测试失效，由此会严重影响测试数据的准确性。


技术实现要素：

5.本发明的目的是提供一种map生成方法、芯片失效原因的识别方法及系统，其可有效避免失效芯片被错误归类的情况，从而提升测试数据分析的准确性。
6.为了实现上述目的，本发明一方面提供一种map生成方法，所述map生成方法包括：基于第一测试厂对晶圆的最后一个测试流程的测试结果，生成所述晶圆的第一map，其中，所述第一map包括：表征测试通过的第一标志，以及表征测试未通过的第二标志；基于第二测试厂对所述晶圆的第一个测试流程的测试结果，生成第二map；以及基于预设合并规则合并所述第一map与所述第二map，以获取目标map，其中，所述基于预设合并规则合并所述第一map与所述第二map包括：在所述第一map中的第一芯片的标志为所述第二标志的情况下，将所述第一芯片标注为特定标志。
7.优选地，所述基于预设合并规则合并所述第一map与所述第二map还包括：在所述第一map中的第二芯片的标志为所述第一标志的情况下，将所述第二芯片标注为所述第二map中的所述第二芯片的标志。
8.优选地，所述map生成方法还包括：获取所述第二测试厂跳过所述晶圆中的特定芯片对其他芯片的第二个测试流程的测试结果，其中，所述特定芯片在所述目标map中的标志为所述特定标志；以及基于所述第二测试厂对所述其他芯片的第二个测试流程的测试结果，更新所述目标map。
9.优选地，所述第二map为测试项map。
10.通过上述技术方案，本发明创造性地基于第一测试厂对晶圆的最后一个测试流程的测试结果，生成所述晶圆的第一map；基于第二测试厂对所述晶圆的第一个测试流程的测试结果，生成第二map；以及基于预设合并规则合并所述第一map与所述第二map，以获取目标map，其中，所述基于预设合并规则合并所述第一map与所述第二map包括：在所述第一map中的第一芯片的标志为测试未通过标志的情况下，将所述第一芯片标注为特定标志。由此本发明可有效避免失效芯片被错误归类的情况，从而提升测试数据分析的准确性。
11.本发明第二方面提供一种芯片的失效原因的识别方法，所述识别方法包括：根据所述的map生成方法，获取目标map；以及基于所述目标map，识别所述目标map中的芯片的失效原因，其中，所述识别所述目标map中的芯片的失效原因包括：在所述目标map中的一芯片的标志是特定标志的情况下，将所述芯片的失效原因识别为第一测试厂的最后一个测试流程和/或与所述最后一个测试流程相对应的测试对象。
12.优选地，所述识别所述目标map中的芯片的失效原因还包括：在所述目标map中的一芯片的标志不是所述特定标志或者测试通过标志的情况下，将所述芯片的失效原因识别为第二测试厂的第一个测试流程和/或与所述第一个测试流程相对应的测试对象。
13.优选地，在根据所述的map生成方法更新所述目标map的情况下，所述识别所述目标map中的芯片的失效原因还包括：在更新的目标map中的一芯片的标志不是所述特定标志或者测试通过标志且所述芯片的标志与一测试流程相关联的情况下，将所述芯片的失效原因识别为第二测试厂的所述测试流程和/或与所述测试流程相对应的测试对象。
14.通过上述技术方案， 本发明创造性地根据所述的map生成方法，获取目标map；以及基于所述目标map，识别所述目标map中的芯片的失效原因，其中，所述识别所述目标map中的芯片的失效原因包括：在所述目标map中的一芯片的标志是特定标志的情况下，将所述芯片的失效原因识别为第一测试厂的最后一个测试流程和/或与所述最后一个测试流程相对应的测试对象，由此，本发明可基于目标map快速且准确地识别芯片的具体失效原因。
15.本发明第三方面提供一种map生成系统，所述map生成系统包括：第一生成装置，用于基于第一测试厂对晶圆的最后一个测试流程的测试结果，生成所述晶圆的第一map，其中，所述第一map包括：表征测试通过的第一标志，以及表征测试未通过的第二标志；第二生成装置，用于基于第二测试厂对所述晶圆的第一个测试流程的测试结果，生成第二map；以及合并装置，用于基于预设合并规则合并所述第一map与所述第二map，以获取目标map，其中，所述合并装置用于基于预设合并规则合并所述第一map与所述第二map包括：在所述第一map中的第一芯片的标志为所述第二标志的情况下，将所述第一芯片标注为特定标志。
16.优选地，所述合并装置用于基于预设合并规则合并所述第一map与所述第二map还包括：在所述第一map中的第二芯片的标志为所述第一标志的情况下，将所述第二芯片标注为所述第二map中的所述第二芯片的标志。
17.优选地，所述map生成系统还包括：获取装置，用于获取所述第二测试厂跳过所述
晶圆中的特定芯片对其他芯片的第二个测试流程的测试结果，其中，所述特定芯片在所述目标map中的标志为所述特定标志；以及更新装置，用于基于所述第二测试厂对所述其他芯片的第二个测试流程的测试结果，更新所述目标map。
18.优选地，所述第二map为测试项map。
19.有关本发明实施例提供的map生成系统的具体细节及益处可参阅上述针对适用于map生成方法的描述，于此不再赘述。
20.本发明第四方面提供一种芯片的失效原因的识别系统，所述识别系统包括：所述的map生成系统，用于获取目标map；以及识别装置，用于基于所述目标map，识别所述目标map中的芯片的失效原因，其中，所述识别装置用于识别所述目标map中的芯片的失效原因包括：在所述目标map中的一芯片的标志是特定标志的情况下，将所述芯片的失效原因识别为第一测试厂的最后一个测试流程和/或与所述最后一个测试流程相对应的测试对象。
21.优选地，所述识别装置用于识别所述目标map中的芯片的失效原因还包括：在所述目标map中的一芯片的标志不是所述特定标志或者测试通过标志的情况下，将所述芯片的失效原因识别为第二测试厂的第一个测试流程和/或与所述第一个测试流程相对应的测试对象。
22.优选地，所述识别装置用于识别所述目标map中的芯片的失效原因还包括：在更新的目标map中的一芯片的标志不是所述特定标志或者测试通过标志且所述芯片的标志与一测试流程相关联的情况下，将所述芯片的失效原因识别为第二测试厂的所述测试流程和/或与所述测试流程相对应的测试对象。
23.有关本发明实施例提供的芯片的失效原因的识别系统的具体细节及益处可参阅上述针对适用于芯片的失效原因的识别方法的描述，于此不再赘述。
24.本发明第五方面提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，该计算机程序被处理器执行时实现所述的map生成方法和/或所述的芯片的失效原因的识别方法。
25.本发明第六方面提供一种芯片，用于执行计算机程序，该计算机程序被所述芯片执行时实现所述的map生成方法和/或所述的芯片的失效原因的识别方法。
26.本发明的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
27.附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发明实施例的限制。在附图中：图1是本发明一实施例提供的map生成方法的流程图；图2是本发明一实施例提供的map生成方法的流程图；图3是本发明一实施例提供的cp1测试中的inkless map的示意图；图4是本发明一实施例提供的cp2测试中的bin map的示意图；图5是本发明一实施例提供的合并后新的map的示意图；以及图6是本发明一实施例提供的目标map的示意图。
具体实施方式
28.以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
29.图1是本发明一实施例提供的map生成方法的流程图。如图1所示，所述map生成方法可包括：步骤s101，基于第一测试厂对晶圆的最后一个测试流程的测试结果，生成所述晶圆的第一map，其中，所述第一map包括：表征测试通过的第一标志，以及表征测试未通过的第二标志；步骤s102，基于第二测试厂对所述晶圆的第一个测试流程的测试结果，生成第二map；以及步骤s103，基于预设合并规则合并所述第一map与所述第二map，以获取目标map。
30.下面分别针对上述步骤s101-s103进行解释和说明。本文中的map均指“图”或者“分布图”。
31.步骤s101，基于第一测试厂对晶圆的最后一个测试流程的测试结果，生成所述晶圆的第一map。
32.其中，所述第一map可包括：表征测试通过的第一标志，以及表征测试未通过的第二标志。例如，所述第一map可为图3所示的无墨点图像（inkless map），其中“1”表示测试通过（该位置处的芯片为测试通过的芯片），“x”表示测试未通过（该位置处的芯片为测试未通过/测试失效的芯片）。也就是说，可通过所述第一map来表征所述晶圆中的各个芯片的测试结果。
33.如图2所示，前道测试厂（例如测试厂甲）正常完成“晶圆（cp）测试一”的测试流程（其为测试厂甲的最后一个测试流程），随后生成一份inkless map（如图3所示）。在该map中，测试通过(pass)的芯片、测试失效(fail)的芯片分别用“1”、“x”区分标注出来。当然，在实际应用中，还可采用其他区别标志来区分标注不同的测试结果（pass/ fail）。
34.步骤s102，基于第二测试厂对所述晶圆的第一个测试流程的测试结果，生成第二map。
35.其中，所述第二map可为测试项map（即bin map）。例如，如图4所示，“pass”表征测试通过；“bin201/bin202/bin203
…
/bin209”表示开短路及漏电相关的不同测试项未通过，“bin210”表示未读取到所述第一标志（测试通过标志），“bin2xx”表示测试过程（包括第一测试厂的最后一个测试流程与第二测试厂的测试流程）中的第2个测试流程中的其他不同测试项未通过（其可根据实际应用进行合理定义）。也就是说，不同标志中的数值表示不同测试项，其具有唯一性，通常在读取测试通过标志之前，需要对“bin201/bin202/bin203
…
/bin209”对应的测试项进行测试。
36.如图2所示，在后道测试厂（例如测试厂乙）的首道“cp测试二”中，按照正常测试步骤对晶圆中的所有芯片进行测试，测试完成后生成一份bin map。在该map中，测试通过(pass)的芯片、开短路及漏电相关的不同测试项未通过、未读取到所述第一标志、表示其他不同测试项未通过可分别用“pass”、“bin201/bin202/bin203
…
/bin209”、“bin210”、“bin2xx”来区分标注。
37.当然，在实际应用中，还可采用其他区别标志来区分标注不同测试项的测试结果。
38.步骤s103，基于预设合并规则合并所述第一map与所述第二map，以获取目标map。
39.对于步骤s103，所述基于预设合并规则合并所述第一map与所述第二map可包括：在所述第一map中的第一芯片的标志为所述第二标志的情况下，将所述第一芯片标注为特
定标志。
40.其中，所述特定标志可为特殊定义的标志（例如，特殊定义的bin），如图5中的bin999。
41.如图2所示，将“cp测试二”的bin map与“cp测试一”的inkless map进行合并，以形成一份新的map（即目标map）。同时，设置预设合并规则：如果“cp测试一”inkless map上的芯片为fail芯片，则合并后的新map上该芯片被标注为一个特殊定义的bin（例如，图5中的bin999）。
42.通过这种合并方式，只要某个芯片在前道“cp测试一”中是失效的，最后该芯片都会在新的map上统一归为特殊定义的bin（例如，图5中的bin999）。例如，图3中有6个芯片为失效芯片，相应地，图5中的所述6个芯片的bin为bin999。基于此，在识别芯片的失效原因时，可通过特殊定义的bin（例如，图5中的bin999）识别出该芯片的cp测试一未通过，这样就避免了前述现有技术中的bin202和bin203（实际上为前道测试厂失效的芯片）但被后道测试bin覆盖的情况而导致芯片被错误归类的问题。
43.对于步骤s103，所述基于预设合并规则合并所述第一map与所述第二map还可包括：在所述第一map中的第二芯片的标志为所述第一标志的情况下，将所述第二芯片标注为所述第二map中的所述第二芯片的标志。
44.具体地，还设置了以下预设合并规则：如果“cp测试一”的inkless map上的芯片为pass芯片，则合并后的新的map上该芯片被标注为“cp测试二”中实际失效的bin。例如，图4中有3个芯片的bin为bin2xx，相应地，图3中的所述3个芯片为通过芯片，图5中的所述3个芯片的bin为bin2xx；在图3与图4中的标志均显示同一芯片为通过芯片的情况下，图5中的所述同一芯片的bin也为pass。
45.在一实施例中，所述map生成方法还可包括：获取所述第二测试厂跳过所述晶圆中的特定芯片对其他芯片的第二个测试流程的测试结果，其中，所述特定芯片在所述目标map中的标志为所述特定标志；以及基于所述第二测试厂对所述其他芯片的第二个测试流程的测试结果，更新所述目标map。
46.其中，所述特定芯片为具有特殊定义的bin（例如，图5中的bin999）的芯片。
47.例如，可用“bin3xx”表示测试过程（包括第一测试厂的最后一个测试流程与第二测试厂的测试流程）中的第3个测试流程中的其他不同测试项未通过（其可根据实际应用进行合理定义）。
48.若测试厂乙还对所述晶圆执行后续测试流程，则测试厂乙可基于新的map进行测试，同时，对于新的map中被标注为特殊定义的bin（例如，图5中的bin999）的芯片，通过测试系统设置这些芯片在后续的测试流程中均不再测试。例如，测试系统在每一个bin999对应的芯片的坐标位置打上跳过标记，然后测试系统会根据这些标记来跳过这些芯片而不对其进行后续测量。由此，测试厂乙可跳过所述特定芯片对所述晶圆中的其他芯片的后续测试流程进行测试，基于该测试结果（例如，3个位置处的芯片的其他测试项未通过，所述其他测试项未通过用“bin3xx”标志）可对所述新的map进行更新，图6示出了最终map中的所述3个位置处的芯片的标志为“bin3xx”。由此，这样前道测试厂（例如测试厂甲）测得的失效芯片就能以特殊定义bin（例如，图5中的bin999）的形式一直保留到的最终map中，如图6所示。
49.本实施例还适用于第二测试厂的后续其他测试流程。例如，所述map生成方法还可
包括：获取所述第二测试厂跳过所述晶圆中的特定芯片对其他芯片的第三个测试流程的测试结果，其中，所述特定芯片在所述目标map中的标志为所述特定标志；以及基于所述第二测试厂对所述其他芯片的第三个测试流程的测试结果，更新所述目标map。详细内容可参见上述基于第二测试流程的测试结果的更新过程。
50.在合并形成新的map后，后续的测试流程均不需要再测试前道测试厂的失效芯片，如此减少了测试时长，节省了测试资源。
51.以某晶圆产品的实际cp测试流程为例，其功能模块可以分为flash模块和logic模块。cp测试流程共有3道，分别为cp1、cp2、cp3，其中cp1 为flash测试（在测试厂甲进行），cp2、cp3为 logic测试（两个测试的测试条件可以不同，例如，测试温度不同，其在测试厂乙进行）。
52.首先，在测试厂甲的cp1测试完成后，生成一份inkless map。在该map中，测试通过的芯片都被标注为“1”，测试失效的芯片都被标注为“x”。图3示出了cp1测试完成后的inkless map。
53.其次，测试厂乙的按照正常测试流程对所有芯片进行cp2测试，测试完成后生成一份正常的bin map。图4示出了cp2测试完成后的bin map。
54.再次，将cp2 得到的bin map与cp1 得到的inkless map进行合并，同时设置预设合并规则：如果inkless map上的芯片标注为“1”，则合并后新的map上该芯片被标注为cp2测试中实际失效的bin；如果inkless map上的芯片标注为“x”，则合并后新的map上该芯片被标注为“bin999”。图5示出了inkless map和bin map合并后新的map，此方法可以有效避免出现如图3中bin202和bin203（实际上为前道测试厂失效的芯片）但被后道测试bin覆盖的情况。
55.最后，cp3测试前，在测试系统上设置合并后新的map中被标注为bin999的芯片在cp3测试流程中均不再测试，一直保留到图6所示的最后的map（即目标map）中，这样在目标map上就可以通过区分bin999和其他bin来确认各个芯片是测试厂甲的flash模块失效还是测试厂乙的logic模块失效。
56.上述实施例涉及的测试厂数量为两个，但其还适用于多个测试厂之间的跨厂测试，因此，只要涉及到跨测试厂的流程衔接时，均可采用上文各个实施例中的具体内容。
57.需要说明的是，上述实施例中的第一芯片与第二芯片均为任一芯片；以及map是指晶圆上的各个芯片的位置与测试结果之间的对应关系。
58.综上所述，本发明创造性地基于第一测试厂对晶圆的最后一个测试流程的测试结果，生成所述晶圆的第一map；基于第二测试厂对所述晶圆的第一个测试流程的测试结果，生成第二map；以及基于预设合并规则合并所述第一map与所述第二map，以获取目标map，其中，所述基于预设合并规则合并所述第一map与所述第二map包括：在所述第一map中的第一芯片的标志为测试未通过标志的情况下，将所述第一芯片标注为特定标志。由此本发明可有效避免失效芯片被错误归类的情况，从而提升测试数据分析的准确性。
59.本发明一实施例还提供一种芯片的失效原因的识别方法，所述识别方法包括：根据所述的map生成方法，获取目标map；以及基于所述目标map，识别所述目标map中的芯片的失效原因。
60.其中，根据所述的map生成方法来获取目标map的过程可详见上文的相应描述，于
此不再赘述。
61.其中，所述识别所述目标map中的芯片的失效原因可包括：在所述第目标map中的一芯片的标志是特定标志的情况下，将所述芯片的失效原因识别为第一测试厂的最后一个测试流程和/或与所述最后一个测试流程相对应的测试对象。
62.若第二测试厂（例如测试厂乙）对所述晶圆执行一个测试流程（cp2），则根据所述的map生成方法获取的目标map为图5所示的新的map。其中6个位置处的芯片的标志为特定标志（例如，bin999），则表明这6个芯片的失效原因是第一测试厂（例如测试厂甲）的最后一个测试流程（例如，cp1）和/或相应的测试对象（例如flash模块）。
63.若第二测试厂（例如测试厂乙）对所述晶圆执行两个测试流程（cp2与cp3），则根据所述的map生成方法获取的目标map为图6所示的新的map。其中6个位置处的芯片的标志为特定标志（例如，bin999），则表明这6个芯片的失效原因是第一测试厂（例如测试厂甲）的最后一个测试流程（例如，cp1）和/或相应的测试对象（例如flash模块）。
64.在另一实施例中，所述识别所述目标map中的芯片的失效原因还可包括：在所述目标map中的一芯片的标志不是所述特定标志或者测试通过标志的情况下，将所述芯片的失效原因识别为第二测试厂的第一个测试流程和/或与所述第一个测试流程相对应的测试对象。
65.若第二测试厂（例如测试厂乙）对所述晶圆执行一个测试流程（cp2），则根据所述的map生成方法获取的目标map为图5所示的新的map。其中3个位置处的芯片的标志为bin2xx（其既不是特定标志也不是测试通过标志（如“pass”）），则所述3个位置处的芯片的失效原因是第二测试厂（如测试厂乙）的第一个测试流程（例如，cp2）和/或相应的测试对象（logic模块）。
66.在根据所述的map生成方法更新所述目标map的情况下，所述识别所述目标map中的芯片的失效原因还包括：在更新的目标map中的一芯片的标志不是所述特定标志或者测试通过标志且所述芯片的标志与一测试流程相关联的情况下，将所述芯片的失效原因识别为第二测试厂的所述测试流程和/或与所述测试流程相对应的测试对象。
67.例如，在更新的目标map 中，用“bin2xx”表示测试过程（包括第一测试厂的最后一个测试流程与第二测试厂的测试流程）中的第2个测试流程中的其他不同测试项未通过；用“bin3xx”表示测试过程（包括第一测试厂的最后一个测试流程与第二测试厂的测试流程）中的第3个测试流程中的其他不同测试项未通过；用“binmxx”表示测试过程（包括第一测试厂的最后一个测试流程与第二测试厂的测试流程）中的第m个测试流程中的其他不同测试项未通过等等。
68.若第二测试厂（例如测试厂乙）对所述晶圆执行两个测试流程（cp2与cp3），则根据所述的map生成方法获取的目标map为图6所示的新的map。其中3个位置处的芯片的标志为bin2xx（其既不是特定标志也不是测试通过标志（如“pass”）），则所述3个位置处的芯片的失效原因是第二测试厂（如测试厂乙）的第一个测试流程（例如，cp2）和/或相应的测试对象（logic模块）；其中3个位置处的芯片的标志为bin3xx（其既不是特定标志也不是测试通过标志（如“pass”）），则所述3个位置处的芯片的失效原因是第二测试厂（如测试厂乙）的第二个测试流程（例如，cp3）和/或相应的测试对象（logic模块）。
69.综上所述，本发明创造性地根据所述的map生成方法，获取目标map；以及基于所述
目标map，识别所述目标map中的芯片的失效原因，其中，所述识别所述目标map中的芯片的失效原因包括：在所述目标map中的一芯片的标志是特定标志的情况下，将所述芯片的失效原因识别为第一测试厂的最后一个测试流程和/或与所述最后一个测试流程相对应的测试对象，由此，本发明可基于目标map快速且准确地识别芯片的具体失效原因。
70.本发明一实施例提供一种map生成系统，所述map生成系统包括：第一生成装置，用于基于第一测试厂对晶圆的最后一个测试流程的测试结果，生成所述晶圆的第一map，其中，所述第一map包括：表征测试通过的第一标志，以及表征测试未通过的第二标志；第二生成装置，用于基于第二测试厂对所述晶圆的第一个测试流程的测试结果，生成第二map；以及合并装置，用于基于预设合并规则合并所述第一map与所述第二map，以获取目标map，其中，所述合并装置用于基于预设合并规则合并所述第一map与所述第二map包括：在所述第一map中的第一芯片的标志为所述第二标志的情况下，将所述第一芯片标注为特定标志。
71.优选地，所述合并装置用于基于预设合并规则合并所述第一map与所述第二map还包括：在所述第一map中的第二芯片的标志为所述第一标志的情况下，将所述第二芯片标注为所述第二map中的所述第二芯片的标志。
72.优选地，所述map生成系统还包括：获取装置，用于获取所述第二测试厂跳过所述晶圆中的特定芯片对其他芯片的第二个测试流程的测试结果，其中，所述特定芯片在所述目标map中的标志为所述特定标志；以及更新装置，用于基于所述第二测试厂对所述其他芯片的第二个测试流程的测试结果，更新所述目标map。
73.优选地，所述第二map为测试项map。
74.有关本发明实施例提供的map生成系统的具体细节及益处可参阅上述针对适用于map生成方法的描述，于此不再赘述。
75.本发明一实施例提供一种芯片的失效原因的识别系统，所述识别系统包括：所述的map生成系统，用于获取目标map；以及识别装置，用于基于所述目标map，识别所述目标map中的芯片的失效原因，其中，所述识别装置用于识别所述目标map中的芯片的失效原因包括：在所述目标map中的一芯片的标志是特定标志的情况下，将所述芯片的失效原因识别为第一测试厂的最后一个测试流程和/或与所述最后一个测试流程相对应的测试对象。
76.优选地，所述识别装置用于识别所述目标map中的芯片的失效原因还包括：在所述目标map中的一芯片的标志不是所述特定标志或者测试通过标志的情况下，将所述芯片的失效原因识别为第二测试厂的第一个测试流程和/或与所述第一个测试流程相对应的测试对象。
77.优选地，所述识别装置用于识别所述目标map中的芯片的失效原因还包括：在更新的目标map中的一芯片的标志不是所述特定标志或者测试通过标志且所述芯片的标志与一测试流程相关联的情况下，将所述芯片的失效原因识别为第二测试厂的所述测试流程和/或与所述测试流程相对应的测试对象。
78.有关本发明实施例提供的芯片的失效原因的识别系统的具体细节及益处可参阅上述针对适用于芯片的失效原因的识别方法的描述，于此不再赘述。
79.本发明一实施例提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，该计算机程序被处理器执行时实现所述的map生成方法和/或所述的芯片的失效原因的识别方法。
80.本发明一实施例提供一种芯片，用于执行计算机程序，该计算机程序被所述芯片执行时实现所述的map生成方法和/或所述的芯片的失效原因的识别方法。
81.具体地，本实施例提供一种芯片，包括：处理器；用于存储所述处理器执行的计算机程序的存储器；所述处理器，用于从所述存储器中读取所述计算机程序，并执行所述计算机程序以实现所述的map生成方法和/或所述的芯片的失效原因的识别方法。
82.以上结合附图详细描述了本发明的优选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。
83.另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。
84.本领域技术人员可以理解实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序存储在一个存储介质中，包括若干指令用以使得单片机、芯片或处理器(processor)执行本技术各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：u盘、移动硬盘、只读存储器(rom，read-only memory)、随机存取存储器(ram，random access memory)、磁碟或者光盘等各种可以存储程序代码的介质。
85.此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明的思想，其同样应当视为本发明所公开的内容。

技术特征：
1.一种map生成方法，其特征在于，所述map生成方法包括：基于第一测试厂对晶圆的最后一个测试流程的测试结果，生成所述晶圆的第一map，其中，所述第一map包括：表征测试通过的第一标志，以及表征测试未通过的第二标志；基于第二测试厂对所述晶圆的第一个测试流程的测试结果，生成第二map；以及基于预设合并规则合并所述第一map与所述第二map，以获取目标map，其中，所述基于预设合并规则合并所述第一map与所述第二map包括：在所述第一map中的第一芯片的标志为所述第二标志的情况下，将所述第一芯片标注为特定标志。2.根据权利要求1所述的map生成方法，其特征在于，所述基于预设合并规则合并所述第一map与所述第二map还包括：在所述第一map中的第二芯片的标志为所述第一标志的情况下，将所述第二芯片标注为所述第二map中的所述第二芯片的标志。3.根据权利要求1或2所述的map生成方法，其特征在于，所述map生成方法还包括：获取所述第二测试厂跳过所述晶圆中的特定芯片对其他芯片的第二个测试流程的测试结果，其中，所述特定芯片在所述目标map中的标志为所述特定标志；以及基于所述第二测试厂对所述其他芯片的第二个测试流程的测试结果，更新所述目标map。4.根据权利要求1或2所述的map生成方法，其特征在于，所述第二map为测试项map。5.一种芯片的失效原因的识别方法，其特征在于，所述识别方法包括：根据权利要求1-4中任一项所述的map生成方法，获取目标map；以及基于所述目标map，识别所述目标map中的芯片的失效原因，其中，所述识别所述目标map中的芯片的失效原因包括：在所述目标map中的一芯片的标志是特定标志的情况下，将所述芯片的失效原因识别为第一测试厂的最后一个测试流程和/或与所述最后一个测试流程相对应的测试对象。6.根据权利要求5所述的识别方法，其特征在于，所述识别所述目标map中的芯片的失效原因还包括：在所述目标map中的一芯片的标志不是所述特定标志或者测试通过标志的情况下，将所述芯片的失效原因识别为第二测试厂的第一个测试流程和/或与所述第一个测试流程相对应的测试对象。7.根据权利要求5所述的识别方法，其特征在于，在根据权利要求3所述的map生成方法更新所述目标map的情况下，所述识别所述目标map中的芯片的失效原因还包括：在更新的目标map中的一芯片的标志不是所述特定标志或者测试通过标志且所述芯片的标志与一测试流程相关联的情况下，将所述芯片的失效原因识别为第二测试厂的所述测试流程和/或与所述测试流程相对应的测试对象。8.一种map生成系统，其特征在于，所述map生成系统包括：第一生成装置，用于基于第一测试厂对晶圆的最后一个测试流程的测试结果，生成所述晶圆的第一map，其中，所述第一map包括：表征测试通过的第一标志，以及表征测试未通过的第二标志；第二生成装置，用于基于第二测试厂对所述晶圆的第一个测试流程的测试结果，生成第二map；以及合并装置，用于基于预设合并规则合并所述第一map与所述第二map，以获取目标map，
其中，所述合并装置用于基于预设合并规则合并所述第一map与所述第二map包括：在所述第一map中的第一芯片的标志为所述第二标志的情况下，将所述第一芯片标注为特定标志。9.根据权利要求8所述的map生成系统，其特征在于，所述合并装置用于基于预设合并规则合并所述第一map与所述第二map还包括：在所述第一map中的第二芯片的标志为所述第一标志的情况下，将所述第二芯片标注为所述第二map中的所述第二芯片的标志。10.根据权利要求8或9所述的map生成系统，其特征在于，所述map生成系统还包括：获取装置，用于获取所述第二测试厂跳过所述晶圆中的特定芯片对其他芯片的第二个测试流程的测试结果，其中，所述特定芯片在所述目标map中的标志为所述特定标志；以及更新装置，用于基于所述第二测试厂对所述其他芯片的第二个测试流程的测试结果，更新所述目标map。11.根据权利要求8或9所述的map生成系统，其特征在于，所述第二map为测试项map。12.一种芯片的失效原因的识别系统，其特征在于，所述识别系统包括：根据权利要求8-11中任一项所述的map生成系统，用于获取目标map；以及识别装置，用于基于所述目标map，识别所述目标map中的芯片的失效原因，其中，所述识别装置用于识别所述目标map中的芯片的失效原因包括：在所述目标map中的一芯片的标志是特定标志的情况下，将所述芯片的失效原因识别为第一测试厂的最后一个测试流程和/或与所述最后一个测试流程相对应的测试对象。13.根据权利要求12所述的识别系统，其特征在于，所述识别装置用于识别所述目标map中的芯片的失效原因还包括：在所述目标map中的一芯片的标志不是所述特定标志或者测试通过标志的情况下，将所述芯片的失效原因识别为第二测试厂的第一个测试流程和/或与所述第一个测试流程相对应的测试对象。14.根据权利要求12所述的识别系统，其特征在于，在所述map生成系统为权利要求10所述的map生成系统的情况下，所述识别装置用于识别所述目标map中的芯片的失效原因还包括：在更新的目标map中的一芯片的标志不是所述特定标志或者测试通过标志且所述芯片的标志与一测试流程相关联的情况下，将所述芯片的失效原因识别为第二测试厂的所述测试流程和/或与所述测试流程相对应的测试对象。15.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，该计算机程序被处理器执行时实现权利要求1-4中任一项所述的map生成方法和/或权利要求5-7中任一项所述的芯片的失效原因的识别方法。16.一种芯片，其特征在于，用于执行计算机程序，该计算机程序被所述芯片执行时实现权利要求1-4中任一项所述的map生成方法和/或权利要求5-7中任一项所述的芯片的失效原因的识别方法。

技术总结
本发明涉及芯片领域，公开了一种MAP生成方法、芯片失效原因的识别方法及系统。所述MAP生成方法包括：基于第一测试厂对晶圆的最后一个测试流程的测试结果，生成所述晶圆的第一MAP，其中，所述第一MAP包括：表征测试通过的第一标志，以及表征测试未通过的第二标志；基于第二测试厂对所述晶圆的第一个测试流程的测试结果，生成第二MAP；以及基于预设合并规则合并所述第一MAP与所述第二MAP，以获取目标MAP，其中，所述基于预设合并规则合并所述第一MAP与所述第二MAP包括：在所述第一MAP中的第一芯片的标志为所述第二标志的情况下，将所述第一芯片标注为特定标志。本发明可有效避免失效芯片被错误归类的情况，从而提升测试数据分析的准确性。准确性。准确性。


技术研发人员：吴坚 李德建 关媛 李博夫 李大猛 杨宝斌 刘洋
受保护的技术使用者：北京智芯微电子科技有限公司
技术研发日：2023.09.04
技术公布日：2023/10/8