一种自对准接触区处理方法、槽孔结构及芯片与流程

1.本发明属于半导体加工技术领域，尤其涉及一种自对准接触区处理方法、槽孔结构及芯片。


背景技术：

[0002] 自对准接触sac（self aligned contact）工艺在闪存（flash）等芯片，例如通过氧化物介质擦除式结构etox（erase through oxide）非或（nor）flash的加工中得到了应用，但为了克服存储区域（cell）收缩（shrink）引入的自对准源sas（self aligned source）电阻的增大，漏（drain）端侧墙（space）及存储区高度限制；其层间电介质ilds（inter layer dielectrics）间隙填充gf（gap fill）的难度增加，成为制约sac进一步应用的瓶颈。
[0003] 同时，相关的sac应用中，槽孔t&h（trench&hole）主刻蚀过程中的负载效应le（loading effect）严重，低氧/氮（oxide/nitride）选择比时，易出现封端氮化物（capped nitride）削角引起的控制栅cg（control gate）桥接（bridge）问题；而高氧/氮（oxide/nitride）选择比时，又易造成沟槽刻蚀停止/中止。
[0004] 此外，sac刻蚀末段的接触刻蚀停止层cesl（contact etch stop layer）氮（nitride）处置阶段，其封端氮化物（capped nitride）继续被去除，进而有造成控制栅cg的短路风险。


技术实现要素：

[0005]
本发明实施例公开了一种自对准接触区处理方法，包括第三槽孔构造步骤；该第三槽孔构造步骤介于第一在先制程和第五在后制程；其中，第一在先制程以自对准接触sac结构形成有第一槽型区域第二孔型区域，第一槽型区域于其所在的第一基底层与第一介质层之间构造有浅沟槽隔离结构sti。
[0006]
进一步地，其第三槽孔构造步骤于第一槽型区域根据浅沟槽隔离结构sti在晶圆上投影或映射区域预设的图形界定出第七层间介质并将其清除；其中，第五在后制程以自对准接触sac结构于第一槽型区域和第二孔型区域分别形成预设的接触结构。
[0007]
具体地，其接触结构可通过填充接触金属到第一槽型区域和第二孔型区域得到；其接触金属包括金属钨；其第五在后制程包括对其接触结构的第一平坦化处理。
[0008] 例如，其接触结构可通过金属有机化合物化学气相淀积mocvd（metal organic chemical vapor deposition）方式制备。
[0009]
进一步地，其第三槽孔构造步骤还可填充第四中间介质于第七层间介质已被清除的区域，其第四中间介质的填充过程包括以原子层沉积ald方式回填氮化物nitride。
[0010] 其中，第四中间介质可通过预设的第六介质层的外表面第五停止线为边界，通过第四平坦化过程进行去除；其第四中间介质在第四平坦化过程完成后继续进行中间刻蚀步骤，去除第六介质层并将第四中间介质去除至第五介质层远离第一基底层一侧的第七停止线，而第五介质层为控制栅极cg（control gate）所在的第四介质层远离第一基底层一侧预
设的封端氮化物capped nitride。
[0011]
进一步地，其中间刻蚀步骤可分为前置干刻蚀步骤和后置湿刻蚀步骤；其前置干刻蚀步骤用于将第四中间介质位于第一槽型区域部分刻蚀至第七停止线，其后置湿刻蚀步骤用于将第六介质层经前置干刻蚀步骤未能去除的部分，由当前的第六停止线进一步去除至第七停止线；其后置湿刻蚀步骤还将第二孔型区域穿透控制栅极cg、第三介质层及第二介质层的孔型区域的第六介质层对应的介质去除。
[0012] 具体地，其第二介质层为浮栅fg（float gate）介质层；第三介质层为氧氮氧ono（oxide nitride oxide）介质层。
[0013] 其中，第六介质层可采用层间电介质ilds结构，其第六介质层的材料可以采用氧化硅silicon oxide；其接触结构还包括与其第五介质层同期构造的侧墙spacer、第一槽底介质层和第二孔底介质层。
[0014]
具体地，其第一槽底介质层和第二孔底介质层可经由第九干法刻蚀去除，以打开其第一基底层并穿透其第一介质层。
[0015]
其中，第一介质层可以是栅氧化层；其第九干法刻蚀完成后，可获得其接触结构中的第一槽型待填区和第二孔型待填区。
[0016]
相应地，本发明实施例还公开了一种槽孔结构，包括以自对准接触sac结构形成的第一槽型区域和第二孔型区域，其第一槽型区域于其所在的第一基底层与第一介质层之间构造有浅沟槽隔离结构sti；其第一槽型区域根据该浅沟槽隔离结构sti在晶圆上投影或映射区域预设的图形界定出第七层间介质并将其清除；其第一槽型区域和第二孔型区域分别用于填充预设的金属，以形成预设的接触结构。
[0017]
具体地，其接触结构可通过填充接触金属到第一槽型区域和第二孔型区域得到；其接触金属包括金属钨。
[0018] 进一步地，其第七层间介质已被清除的区域可填充有第四中间介质，该第四中间介质以预设的第六介质层的外表面第五停止线为边界，通过第四平坦化过程进行去除；其第四中间介质在第四平坦化过程完成后继续进行中间刻蚀步骤，去除其第六介质层并将第四中间介质去除至第五介质层远离第一基底层一侧的第七停止线，其第五介质层为控制栅极cg所在的第四介质层远离第一基底层一侧预设的封端氮化物capped nitride。
[0019]
其中，第四中间介质位于第一槽型区域部分被刻蚀至第七停止线，第六介质层由当前的第六停止线被去除至第七停止线；用于穿透控制栅极cg、第三介质层及第二介质层孔型区域的第六介质层介质亦被去除。
[0020] 具体地，其第二介质层为浮栅fg介质层（float gate）；其第三介质层为氧氮氧ono（oxide nitride oxide）介质层。
[0021] 进一步地，其第六介质层为层间电介质ilds结构，其第六介质层的材料包括氧化硅silicon oxide；其接触结构还包括与第五介质层同期构造的侧墙spacer、第一槽底介质层和第二孔底介质层。
[0022]
具体地，其第一槽底介质层和第二孔底介质层可经由第九干法刻蚀去除，以打开第一基底层并穿透第一介质层；其第一介质层可以是栅氧化层；其接触结构包括第一槽型待填区和第二孔型待填区。
[0023]
类似地，本发明实施例还公开了一种芯片，包括如上任一项槽孔结构，其中第一槽
型区域用于形成芯片的漏drain结构，第二孔型区域用于形成芯片的源source结构。
[0024] 综上，本发明通过在漏（drain）区预设浅沟槽隔离sti（shallow trench isolation）结构顶端或在晶圆上投影、映射区域移除预设的层间电介质ilds并填充第四中间介质；进而结合蚀刻过程分别定义出第一槽型待填区和第二孔型待填区，再结合刻蚀过程去除上述区域底部与侧墙同材质的隔离介质，改善了隔离区的电介质分布。
[0025] 其中，若采用湿法刻蚀来定义槽孔结构，则不存在负载效应le（loading effect）的影响，而cesl（contact etch stop layer）刻蚀阶段由于封端氮化物cn（capped nitride）被削去的风险减小，也规避了控制栅cg（control gate）的桥接（bridge）风险，增大了自对准接触sac过程的工作窗口（window）。
[0026]
需要说明的是，在本文中采用的“第一”、“第二”等类似的语汇，仅仅是为了描述技术方案中的各组成要素，并不构成对技术方案的限定，也不能理解为对相应要素重要性的指示或暗示；带有“第一”、“第二”等类似语汇的要素，表示在对应技术方案中，该要素至少包含一个。
附图说明
[0027]
为了更加清晰地说明本发明的技术方案，利于对本发明的技术效果、技术特征和目的进一步理解，下面结合附图对本发明进行详细的描述，附图构成说明书的必要组成部分，与本发明的实施例一并用于说明本发明的技术方案，但并不构成对本发明的限制。
[0028]
附图中的同一标号代表相同的部件，具体地：图1为相关技术中的nor flash版图结构示意图。
[0029] 图2为相关技术中自对准接触sac工艺下的nor flash版图结构示意图。
[0030]
图3为相关技术中sac工艺负载效应下孔洞（hole）发生桥接破坏结构示意图。
[0031]
图4为相关技术中sac工艺负载效应下沟槽（trench）刻蚀中止现象示意图。
[0032]
图5为本发明实施例版图结构示意图。
[0033]
图6为本发明实施例预制工件结构示意图。
[0034]
图7为本发明实施例第四中间介质构造过程示意图之一。
[0035]
图8为本发明实施例第四中间介质构造过程示意图之二。
[0036]
图9为本发明实施例第四中间介质去除过程示意图之一。
[0037]
图10为本发明实施例第四中间介质去除过程示意图之二。
[0038]
图11为本发明实施例第四中间介质去除过程示意图之三。
[0039]
图12为本发明实施例第一槽型待填区及第二孔型待填区构造过程示意图。
[0040]
图13为本发明实施例介质层结构示意图。
[0041]
图14为相关技术中自对准接触sca制程核心步骤示意图。
[0042]
图15为本发明方法实施例流程示意图一。
[0043]
图16为本发明方法实施例流程示意图二。
[0044]
其中：010-字线wl（word line）；020-位线bl（bit line）；030-源带ss（source strap）；
033-特征尺寸；040-自对准源接触sas（self-aligned source）ct（contact）；050-扩散源；060-隔离区；070-漏接触drain ct（contact）；080-源轨道sr（source-rail）；100-第一在先制程；101-第一在先制程之一；103-第一在先制程之三；110-相关sac结构的字线；120-相关sac结构的位线；130-相关sac结构的源接触sct（source contact）；133-相关sca结构的特征尺寸；150-相关sca结构的扩散区；160-相关sca结构的隔离区；170-相关sca结构的漏接触dct；188-负载效应之顶端削角导致的桥接；199-负载效应之沟槽蚀刻中止；300-第三槽孔构造步骤；301-第三槽孔构造步骤之一；303-第三槽孔构造步骤之三；305-第三槽孔构造步骤之五；307-第三槽孔构造步骤之七；309-第三槽孔构造步骤之九；500-第五在后制程；501-第五在后制程之一；610-第一槽型区域；620-第二孔型区域；810-第一基底层；811-第一介质层；812-第二介质层；813-第三介质层；814-第四介质层；815-第五介质层；816-第六介质层；817-第七层间介质；820-浅沟槽隔离结构sti；830-光阻层；840-第四中间介质；
850-第五停止线；860-第六停止线；870-第七停止线；871-第一槽型待填区；872-第二孔型待填区；880-侧墙；881-第一槽底介质层；882-第二孔底介质层；901-第一剖开线y1；902-第二剖开线y2；910-实施例字线；920-实施例位线；930-实施例源接触；933-实施例特征尺寸；940-实施例漏接触；950-实施例扩散区；960-实施例隔离区；970-实施例源接触。
实施方式
[0045]
下面结合附图和实施例，对本发明作进一步的详细说明。当然，下列描述的具体实施例只是为了解释本发明的技术方案，而不是对本发明的限定。此外，实施例或附图中表述的部分，也仅仅是本发明相关部分的举例说明，而不是本发明的全部。
[0046]
如图15所示的自对准接触区处理方法，包括第三槽孔构造步骤300；该第三槽孔构造步骤300介于第一在先制程100和第五在后制程500之间；其中，第一在先制程100以自对准接触sac结构形成有如图6所示的第一槽型区域110和第二孔型区域120，其第一槽型区域110于其所在的第一基底层810与第一介质层811之间构造有浅沟槽隔离结构820。
[0047]
进一步地，该第三槽孔构造步骤300于第一槽型区域110根据浅沟槽隔离结构sti在晶圆上投影或映射区域预设的图形界定出第七层间介质817并将其清除；其第五在后制程500以自对准接触sac结构于第一槽型区域110和第二孔型区域120分别形成预设的接触结构。
[0048]
其中，如图6及图13所示，其接触结构通过填充接触金属到第一槽型区域110和第二孔型区域120得到；其接触金属包括金属钨；其第五在后制程500包括对接触结构的第一平坦化处理。
[0049]
具体地，其接触结构可采用金属有机化合物化学气相淀积mocvd方式制备。
[0050]
进一步地，如图7、图8所示，其第三槽孔构造步骤300还可填充第四中间介质840于第七层间介质817已被清除的区域，其第四中间介质840的填充过程包括以原子层沉积ald方式回填氮化物nitride。
[0051] 其中，如图9、图10、图11所示，第四中间介质840以预设的第六介质层816的外表
面第五停止线850为边界，通过第四平坦化过程进行去除；其第四中间介质840在其第四平坦化过程完成后继续进行中间刻蚀步骤，去除第六介质层816并将第四中间介质840去除至第五介质层815远离第一基底层810一侧的第七停止线870，其第五介质层815为控制栅极cg所在的第四介质层814远离其第一基底层810一侧预设的封端氮化物capped nitride。
[0052]
具体地，其中间刻蚀步骤包括前置干刻蚀步骤和后置湿刻蚀步骤；其前置干刻蚀步骤用于将第四中间介质840位于第一槽型区域110部分刻蚀至第七停止线870，其后置湿刻蚀步骤用于将第六介质层816经前置干刻蚀步骤未能去除的部分，由当前的第六停止线860进一步去除至第七停止线870；其后置湿刻蚀步骤还将第二孔型区域120穿透控制栅极cg、第三介质层813及第二介质层812的孔型区域的第六介质层816的介质去除。
[0053] 其中，第二介质层812为浮栅fg（float gate）介质层；其第三介质层813为氧氮氧ono（oxide nitride oxide）介质层。
[0054] 具体地，如图11所示，其第六介质层816可采用层间电介质ilds结构，其第六介质层816的材料可采用氧化硅silicon oxide；其接触结构还包括与其第五介质层815同期构造的侧墙spacer、第一槽底介质层881和第二孔底介质层882。
[0055]
其中，第一槽底介质层881和第二孔底介质层882可经由第九干法刻蚀去除，以打开第一基底层810并穿透第一介质层811；其第一介质层811包括栅氧化层；其第九干法刻蚀完成后，获得其接触结构中的第一槽型待填区871和第二孔型待填区872。
[0056]
相应地，如图6、图13所示的槽孔结构，包括以自对准接触sac结构形成的第一槽型区域110和第二孔型区域120，其第一槽型区域110于其所在的第一基底层810与第一介质层811之间构造有浅沟槽隔离结构820；其第一槽型区域110根据浅沟槽隔离结构820在晶圆上投影或映射区域预设的图形界定出第七层间介质817并将其清除；其第一槽型区域110和第二孔型区域120分别用于填充预设的金属，以形成预设的接触结构。
[0057]
其中，接触结构可通过填充接触金属到第一槽型区域110和第二孔型区域120得到；其接触金属包括金属钨。
[0058] 进一步地，其第七层间介质817已被清除的区域可填充有第四中间介质840；该第四中间介质840以预设的第六介质层816的外表面第五停止线850为边界，通过第四平坦化过程进行去除；该第四中间介质840在第四平坦化过程完成后继续进行中间刻蚀步骤，去除第六介质层816并将第四中间介质840去除至第五介质层815远离第一基底层810一侧的第七停止线870，其第五介质层815为控制栅极cg所在的第四介质层814远离其第一基底层810一侧预设的封端氮化物capped nitride。
[0059]
其中，图8、图9、图10、图11所示，其第四中间介质840位于第一槽型区域110部分被刻蚀至第七停止线870，第六介质层816由当前的第六停止线860被去除至第七停止线870；用于穿透控制栅极cg、第三介质层813及第二介质层812孔型区域的第六介质层816介质亦被去除。
[0060] 具体地，其第二介质层812为float gate浮栅fg介质层；其第三介质层813为氧氮氧ono介质层。
[0061] 其中，第六介质层816采用层间电介质ilds结构，其制备材料采用氧化硅silicon oxide；其接触结构还包括与第五介质层815同期构造的侧墙spacer、第一槽底介质层881和第二孔底介质层882。
[0062]
进一步地，如图11所示，其第一槽底介质层881和第二孔底介质层882经由第九干法刻蚀去除，以打开第一基底层810并穿透第一介质层811；其第一介质层811包括栅氧化层；其接触结构包括第一槽型待填区871和第二孔型待填区872。
[0063]
相应地，如图6、图13所示，其芯片实施例包括如上任一项的槽孔结构；其第一槽型区域110用于形成所述芯片的漏drain结构，第二孔型区域用于形成芯片的源source结构。
[0064]
需要说明的是，上述实施例仅是为了更清楚地说明本发明的技术方案，本领域技术人员可以理解，本发明的实施方式不限于以上内容，基于上述内容所进行的明显变化、替换或替代，均不超出本发明技术方案涵盖的范围；在不脱离本发明构思的情况下，其它实施方式也将落入本发明的范围。

技术特征：
1.一种自对准接触区处理方法，其特征在于包括第三槽孔构造步骤（300）；所述第三槽孔构造步骤（300）介于第一在先制程（100）和第五在后制程（500）之间；其中，所述第一在先制程（100）以自对准接触sac结构形成有第一槽型区域（610）和第二孔型区域（620），所述第一槽型区域（610）于其所在的第一基底层（810）与第一介质层（811）之间构造有浅沟槽隔离结构sti（820）；所述第三槽孔构造步骤（300）于所述第一槽型区域（610）根据所述浅沟槽隔离结构sti（820）在晶圆上投影或映射区域预设的图形界定出第七层间介质（817）并将其清除；所述第五在后制程（500）以自对准接触sac结构于所述第一槽型区域（610）和第二孔型区域（620）分别形成预设的接触结构。2.如权利要求1所述的自对准接触区处理方法，其中：所述接触结构通过填充接触金属到所述第一槽型区域（610）和第二孔型区域（620）得到；所述接触金属包括金属钨；所述第五在后制程（500）包括对所述接触结构的第一平坦化处理。3.如权利要求1或2所述的自对准接触区处理方法，其中：所述接触结构以金属有机化合物化学气相淀积mocvd方式制备。4.如权利要求3所述的自对准接触区处理方法，其中：所述第三槽孔构造步骤（300）还填充第四中间介质（840）于所述第七层间介质（817）已被清除的区域，所述第四中间介质（840）的填充过程包括以原子层沉积ald方式回填氮化物nitride。5. 如权利要求4所述的自对准接触区处理方法，其中：所述第四中间介质（840）以预设的第六介质层（816）的外表面第五停止线（850）为边界，通过第四平坦化过程进行去除；所述第四中间介质（840）在所述第四平坦化过程完成后继续进行中间刻蚀步骤，去除所述第六介质层（816）并将所述第四中间介质（840）去除至第五介质层（815）远离所述第一基底层（810）一侧的第七停止线（870），所述第五介质层（815）为控制栅极cg所在的第四介质层（814）远离所述第一基底层（810）一侧预设的封端氮化物capped nitride。6.如权利要求5所述的自对准接触区处理方法，其中：所述中间刻蚀步骤包括前置干刻蚀步骤和后置湿刻蚀步骤；所述前置干刻蚀步骤用于将所述第四中间介质（840）位于所述第一槽型区域（610）部分刻蚀至所述第七停止线（870），所述后置湿刻蚀步骤用于将所述第六介质层（816）经所述前置干刻蚀步骤未能去除的部分，由当前的第六停止线（860）进一步去除至所述第七停止线（870）；所述后置湿刻蚀步骤还将所述第二孔型区域（620）穿透所述控制栅极cg、第三介质层（813）及第二介质层（812）的孔型区域的所述第六介质层（816）介质去除。7. 如权利要求6所述的自对准接触区处理方法，其中：所述第二介质层（812）为float gate浮栅fg介质层；所述第三介质层（813）为氧氮氧ono介质层。8. 如权利要求1、2、4、5、6或7中任一项所述的自对准接触区处理方法，其中：所述第六介质层（816）为层间电介质ilds结构，所述第六介质层（816）的材料包括氧化硅silicon oxide；所述接触结构还包括与所述第五介质层（815）同期构造的侧墙spacer、第一槽底介质层（881）和第二孔底介质层（882）。9.如权利要求8所述的自对准接触区处理方法，其中：所述第一槽底介质层（881）和第二孔底介质层（882）经由第九干法刻蚀去除，以打开所述第一基底层（810）并穿透第一介质层（811）；所述第一介质层（811）包括栅氧化层；所述第九干法刻蚀完成后，获得所述接触结构中的第一槽型待填区（871）和第二孔型待填区（872）。
10.一种槽孔结构，包括以自对准接触sac结构形成的第一槽型区域（610）和第二孔型区域（620），所述第一槽型区域（610）于其所在的第一基底层（810）与第一介质层（811）之间构造有浅沟槽隔离结构sti（820）；第一槽型区域（610）根据所述浅沟槽隔离结构sti（820）在晶圆上投影或映射区域预设的图形界定出第七层间介质（817）并将其清除；所述第一槽型区域（610）和第二孔型区域（620）分别用于填充预设的金属，以形成预设的接触结构。11.如权利要求10所述的槽孔结构，其中：所述接触结构通过填充接触金属到所述第一槽型区域（610）和第二孔型区域（620）得到；所述接触金属包括金属钨。12.如权利要求10或11所述的槽孔结构，其中：所述第七层间介质（817）已被清除的区域填充有第四中间介质（840）。13. 如权利要求12所述的槽孔结构，其中：所述第四中间介质（840）以预设的第六介质层（816）的外表面第五停止线（850）为边界，通过第四平坦化过程进行去除；所述第四中间介质（840）在所述第四平坦化过程完成后继续进行中间刻蚀步骤，去除所述第六介质层（816）并将所述第四中间介质（840）去除至第五介质层（815）远离所述第一基底层（810）一侧的第七停止线（870），所述第五介质层（815）为控制栅极cg所在的第四介质层（814）远离所述第一基底层（810）一侧预设的封端氮化物capped nitride。14.如权利要求13所述的槽孔结构，其中：所述第四中间介质（840）位于所述第一槽型区域（610）部分被刻蚀至所述第七停止线（870），所述第六介质层（816）由当前的第六停止线（860）被去除至所述第七停止线（870）；用于穿透所述控制栅极cg、第三介质层（813）及第二介质层（812）孔型区域的所述第六介质层（816）介质亦被去除。15. 如权利要求14所述的槽孔结构，其中：所述第二介质层（812）为float gate浮栅fg介质层；所述第三介质层（813）为氧氮氧ono介质层。16. 如权利要求10、11、13、14或15中任一项所述的槽孔结构，其中：所述第六介质层（816）为层间电介质ilds结构，所述第六介质层（816）的材料包括氧化硅silicon oxide；所述接触结构还包括与所述第五介质层（815）同期构造的侧墙spacer、第一槽底介质层（881）和第二孔底介质层（882）。17.如权利要求16所述的槽孔结构，其中：所述第一槽底介质层（881）和第二孔底介质层（882）经由第九干法刻蚀去除，以打开所述第一基底层（810）并穿透第一介质层（811）；所述第一介质层（811）包括栅氧化层；所述接触结构包括第一槽型待填区（871）和第二孔型待填区（872）。18.一种芯片，包括如权利要求10至17中任一项所述的槽孔结构，其中所述第一槽型区域（610）用于形成所述芯片的漏drain结构，所述第二孔型区域用于形成所述芯片的源source结构。

技术总结
本发明属于半导体加工技术领域，尤其涉及一种自对准接触区处理方法、槽孔结构及芯片；通过在漏（Drain）区预设浅沟槽隔离STI（Shallow Trench Isolation）结构顶端或在晶圆上投影、映射区域移除预设的层间电介质ILDs（Inter Layer Dielectrics）并填充第四中间介质（840）；进而结合蚀刻过程分别定义出第一槽型待填区（871）和第二孔型待填区（872），再结合刻蚀过程去除上述区域底部与侧墙同材质的隔离介质，改善了隔离区的电介质分布；其中，若采用湿法刻蚀来定义槽孔结构，则不存在负载效应LE（Loading Effect）的影响，而CESL（Contact Etch Stop Layer）刻蚀阶段由于封端氮化物CN（Capped Nitride）被削去的风险减小，也规避了控制栅CG（Control Gate）的桥接（Bridge）风险，增大了自对准接触SAC（Self Aligned Contact）过程的工作窗口（Window）。过程的工作窗口（Window）。过程的工作窗口（Window）。


技术研发人员：杜怡行 陈华伦 顾林 王壮壮 姚春
受保护的技术使用者：华虹半导体（无锡）有限公司
技术研发日：2023.07.27
技术公布日：2023/10/8