四相双轨与四相捆绑协议间的转换装置、芯片及电子设备的制作方法

1.本发明涉及一种四相双轨与四相捆绑协议间的转换装置、芯片及电子设备，并具体涉及实现四相双轨协议转换与四相捆绑数据协议之间转换的装置、芯片及电子设备。


背景技术：

2.随着集成电路的发展，异步电路逐渐在工业及商业上展现出更好的性能。异步电路没有统一的时钟，通过握手协议来实现各部件之间的同步、通信及运算顺序。然而，异步电路没有统一的时钟，需要异步控制逻辑单元实现精细的时钟门控，设计复杂，且现有的eda工具不能直接支持异步电路设计。
3.由于异步电路更加贴合生物反应机理，越来越多的ai芯片采用异步电路设计，如仿生的视觉（神经形态）传感器，以及神经形态处理器。同时，随着大规模集成电路的发展，越来越多的处理模块（或ip核）集成在同一芯片上，由于不同模块间使用不同的通信方式，因此利用接口进行统一或者转换是发展趋势，一些现有技术考虑异步域与同步域之间的协议转换，如现有技术1：ep1474748b1。
4.此外，另一些技术考虑异步握手协议之间的转换，如现有技术2：us20160188522a1。然而，异步握手协议包括两类：捆绑数据协议（bundled-data）和双轨协议（dual-rail），并根据是否存在归零动作，每类协议又分别包括四相协议、两相协议。当前现有技术仅考虑了同一类型协议之间四相与两相之间的转换，并未考虑不同类型协议之间的转换，如捆绑数据协议与双轨协议之间的转换。
5.捆绑数据协议，也称单轨协议，用一条线表示一位信息，突出数据（data）信号与握手信号（req、ack）之间的时序关系，图1为使用捆绑数据协议通信的框图。双轨协议，用两条线表示一位信息，同时req信号与data信号放在一起编码，形成用于通信的信号，图2为使用双轨协议通信的框图。
6.然而，捆绑数据协议将多个数据捆绑在一起，减少了通信开销、传输延迟，提升了传输效率，但灵活性低。双轨协议安全性高，具有多样性、可以提供冗余，但复杂性、资源消耗大。因此，二者都有各较佳的应用领域或情形。
7.如何实现使用不同类型异步协议（四相双轨与四相捆绑协议间）的模块之间的灵活通信，是该领域亟待解决的问题。


技术实现要素：

8.为了解决或缓解上述部分或全部技术问题，本发明是通过如下技术方案实现的：第一类协议转换装置，该协议转换装置用于将四相捆绑数据协议数据转换为四相双轨协议数据，其包括至少一个第一逻辑部，该第一逻辑部接收四相捆绑数据协议数据中的数据信号（data）和请求信号（req），并转换为所述四相双轨协议数据中真值信息（d.t）和假值信息（d.f）；以及，传输四相双轨协议数据中的应答信号（ack_r），以用作四相捆绑数据协议中的应答信号（ack_t）。
9.在某类实施例中，所述第一逻辑部包括第一与门和第二与门；所述第一与门，将四相捆绑数据协议数据中的请求信号和数据信号执行逻辑与后，输出四相双轨协议数据中的真值信息；所述第二与门，将四相捆绑数据协议数据中的请求信号和取反后的数据信号执行逻辑与后，输出四相双轨协议数据中的假值信息。
10.在某类实施例中，对于所述至少一个第一逻辑部中的每一个，均接收四相捆绑数据协议数据中的请求信号，并分别接收四相捆绑数据协议数据中的数据信号，并输出四相双轨协议数据中的一对真值信息和假值信息。
11.在某类实施例中，四相双轨协议数据中的应答信号与四相捆绑数据协议中的应答信号之间不存在信号逻辑转换。
12.第二类协议转换装置，该协议转换装置用于将四相双轨协议数据转换为四相捆绑数据协议数据；传输四相双轨协议数据中的真值信息（d0.t，d1.t），以用作四相捆绑数据协议数据中的数据信息（date[0]，date[1]）；传输四相捆绑数据协议数据中的应答信号（ack_r），以用作四相双轨协议数据中的应答信号（ack_t）;该协议转换装置包括异或门，该异或门（301）接收真值信息（d0.t）以及对应的假值信息（d0.f），该异或门的输出（in_a）或再经c单元（401）进一步处理后的输出（req），作为四相捆绑数据协议数据中的请求信号。
[0013]
在某类实施例中，所述四相双轨协议数据中至少包括第一对真值信息（d0.t）和假值信息（d0.f）和第二对真值信息（d1.t）和假值信息（d1.f），并分别作为第一异或门（301）和第二异或门（302）的输入，且获得第一异或门输出（in_a）和第二异或门输出（in_b）；所述再经c单元进一步处理，具体为：将第一异或门输出和第二异或门输出，作为第一c单元（401）的输入，并获得第一c单元的输出（req）。
[0014]
在某类实施例中，若所述四相双轨协议数据中包括若干对真值信息和假值信息，每对真值信息和假值信息经过异或门处理后，该些异或门的输出交由包括若干c单元的第一级c单元处理；第一级c单元的输出则交由包括若干c单元的第二级c单元处理，直至最后一级c单元仅有1个c单元；前一级c单元中每两个c单元的输出作为后一级c单元中一个c单元的输入；最后一级c单元中的1个c单元的输出，作为四相捆绑数据协议数据中的请求信号。
[0015]
在某类实施例中，所述异或门中的一个或多个被替换为或门。
[0016]
一种芯片，包括如前任一项所述的第一类协议转换装置，或者包括如前任一项所述的第二类协议转换装置，或者包括如前所述的协议转换装置。
[0017]
一种电子设备，该电子设备包括如前所述的芯片。
[0018]
在某类实施例中，该电子设备是动物耳标。
[0019]
本发明的部分或全部实施例，具有如下有益技术效果：1）本发明实现了四相捆绑数据协议与四相双轨协议之间的灵活转换。
[0020]
2）结构简单、易实现，能够基于eda工具进行商业化设计。
[0021]
3）本发明的转换电路模块化突出，具有普适性和拓展性。
[0022]
4）本发明仅使用逻辑门和c单元即实现了协议转换，综合、验证难度低，不需要严格、复杂的时序约束。
[0023]
5）本发明的转换电路，具有事件驱动特性和低功耗特点，能够应用于各种低功耗电路设计，比如神经形态领域中的事件成像装置、脉冲神经网络处理器等。
[0024]
更多的有益效果将在优选实施例中作进一步的介绍。
[0025]
以上披露的技术方案/特征，旨在对具体实施方式部分中所描述的技术方案、技术特征进行概括，因而记载的范围可能不完全相同。但是该部分披露的这些新的技术方案同样属于本发明文件所公开的众多技术方案的一部分，该部分披露的技术特征与后续具体实施方式部分公开的技术特征、未在说明书中明确描述的附图中的部分内容，以相互合理组合的方式披露更多的技术方案。
[0026]
本发明任意位置所披露的所有技术特征所组合出的技术方案，用于支撑对技术方案的概括、专利文件的修改、技术方案的披露。
附图说明
[0027]
图1为使用捆绑数据协议通信的框图；图2为使用双轨协议通信的框图；图3为四相捆绑数据协议示意图；图4为四相双轨数据协议示意图；图5为c单元示意图；图6为本发明第一类实施例中的协议转换装置示意图；图7为某类实施例中四相捆绑数据协议转四相双轨协议的电路图；图8为四相捆绑数据协议转四相双轨协议的时序图；图9为四相双轨协议转换为四相捆绑数据协议的示意图；图10为本发明第二类实施例中的协议转换装置示意图；图11为某些实施例中第二逻辑部的电路图；图12为本发明第三类实施例中协议转换装置示意图。
具体实施方式
[0028]
由于不能穷尽描述各种替代方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案中的要点内容进行清楚、完整地描述。对于下文未详细披露的其它的技术方案和细节，一般均属于本领域通过常规手段即可实现的技术目标或技术特征，限于篇幅，本发明不对其详细介绍。
[0029]
除非是除法的含义，本发明中任意位置的“/”均表示逻辑“或”。本发明任意位置中的“第一”、“第二”等序号仅仅用于描述上的区分标记，并不暗示时间或空间上的绝对顺序，也不暗示冠以这种序号的术语与冠以其它定语的相同术语必然是不同的指代。
[0030]
本发明会对各种用于组合成各种不同具体实施例的要点进行描述，这些要点将被组合至各种方法、产品中。在本发明中，即便仅在介绍方法/产品方案时所描述的要点，意味着对应的产品/方法方案也明确地包括该技术特征。
[0031]
本发明中任意位置处描述存在或包括某步骤、模块、特征时，并不暗示这种存在是排它性地唯一存在，本领域技术人员完全可以根据本发明所披露的技术方案而辅以其它技术手段而获得其它实施例。本发明所公开的实施例，一般是出于披露优选实施例的目的，但这并不暗示该优选实施例的相反实施例，为本发明所排斥/排除，只要这种相反实施例至少解决了本发明的某个技术问题，都是本发明所希望涵盖的。基于本发明中具体实施例描述
的要点，本领域技术人员完全可以对某些技术特征施加替换、删减、增加、组合、调换顺序等手段，获得一个仍遵循本发明构思的技术方案。这些未脱离本发明技术构思的方案也在本发明保护范围之内。
[0032]
四相握手协议与同步电路最相似，实现简单，且四相握手协议配合双轨具有更好的鲁棒性，应用场景更多。因此，本发明侧重于四相捆绑数据协议数据（简称四相捆绑数据协议）与四相双轨协议数据（简称四相双轨协议）之间的转换。
[0033]
图3为四相捆绑数据协议示意图，四相捆绑数据协议在一个通信周期内的握手过程如下：a.发送方发数据，并将req信号拉高；b.接收方接收数据，并将ack信号拉高；c.发送方响应ack信号，并将req拉低；d.接收方把ack拉低。
[0034]
图4为四相双轨数据协议示意图，其中，图4的（a）为四相双轨数据传输的时序图，图4的（b）为双线编码示意图。四相双轨数据协议在一个通信周期内的握手过程如下：a.发送方发有效码字；b.接收方接收到码字，将ack信号拉高；c.发送方响应ack信号，并发出空值null码字；d.接收方把ack拉低。
[0035]
图5为c单元（muller c）示意图，其中，图5的（a）为c单元符号示意图，图5的（b）为c单元的状态图，c单元的输出y在其两个输入a、b不相同时状态保持不变。c单元是异步电路设计中常见的基本单元，用于进行状态保持，即使输入变化很快，也能将其记录下来，并进行及时的跟踪与响应。并通过输出状态的变化指示/确认其两个输入端的状态。
[0036]
图6为本发明第一类实施例中的协议转换装置示意图，将四相捆绑数据协议转换为四相双轨协议。其中，ack_r表示接收方发出的应答信号，ack_t表示发送方接收的应答信号。本发明仅以传输2bit数据为例，但对此不作限制，可根据需要调整。
[0037]
图7为某类实施例中四相捆绑数据协议转为四相双轨协议的电路图，包括至少一个逻辑部，所述逻辑部的数量与传输数据的位数相对应。若逻辑部大于1个，则多个第一逻辑部并联，如图7中第一逻辑部i、第一逻辑部ii并联。
[0038]
每个第一逻辑部用于将四相捆绑数据协议传输的请求信号和1位数据信息转换为适配于四相双轨协议表示1位数据信息的编码。其中，四相捆绑数据协议用一根数据线表示1bit数据，而四相双轨协议用两根导线/数据｛d.t，d.f｝表示一个信息位（1bit）的数据信息，且四相双轨协议没有单独的请求信号req。其中，导线d.t表示对应比特的真值信息或逻辑1信号，导线d.f表示对应比特的假值信息或逻辑0信号。
[0039]
此外，四相捆绑数据协议转四相双轨协议时，不需要对应答信号作额外的处理，接收方发出的应答信号ack_r即逻辑上等同于发送方接收的应答信号ack_t。
[0040]
每个第一逻辑部包括两个与门，其中，第一与门将req和1bit数据的状态进行逻辑与，得到适配于四相双轨协议中的d.t，第二与门将req和该bit数据状态的反进行逻辑与，得到适配于四相双轨协议中的d.f。
[0041]
如图7，作为某个实施例，逻辑部i至少包括与门101、与门102和非门201，基于四相捆绑数据协议中的req和data[0]作为该三个逻辑门的输入得到适配于四相双轨协议的数据d0.t和d0.f。逻辑部ii包括与门103、与门104和非门202，基于四相捆绑数据协议中的req和data[1]作为该三个逻辑门的输入得到适配于四相双轨协议的数据d1.t和d1.f。
[0042]
图8为四相捆绑数据协议转四相双轨协议的时序图，以请求req和应答ack高电平有效为例，在请求req有效期间，将四相捆绑数据协议传输的数据data[1:0]转换为适配于
四相双轨协议data{d.t[1:0], d.f [1:0]}，其中数据流的有效码字被空值码字隔开，而ack信号则不需要特殊处理，直接传输即可。
[0043]
图9为四相双轨协议转换为四相捆绑数据协议的示意图。发送端的异步电路采用四相双轨协议通信，经协议转换装置转换后，得到适配于四相捆绑握手协议的请求req、应答ack和数据信号。
[0044]
图10为本发明第二类实施例中的协议转换装置示意图，将四相双轨协议转换为四相捆绑数据协议，包括2个异或门和1个c单元，异或门301用于将四相双轨协议中d0.t、d0.f进行异或逻辑操作，异或门302用于将四相双轨协议中d1.t、d1.f进行异或逻辑操作，c单元401的两个输入端分别耦接异或门301、302的输出，以实现对两个异或门的输出进行状态跟踪。c单元401的输出为四相捆绑数据协议的请求信号req。d0.t、d1.t分别表示四相捆绑数据协议中数据的1个bit，分别对应data[0]、data[1]，如图所示，直接引出d0.t、d1.t即可分别作为data[0]、data[1]。此外，接收方发出的应答信号ack_r即逻辑等同于发送方接收的应答信号ack_t，因此直接引出即可。该实施例仅以传输2bit数据为例，本发明对此不作限制。
[0045]
在某替换实施例中，图10中的异或门301、异或门302中的至少一个可以被替换为或门，即所述协议转换装置中的任意异或门可以被提换为或门，相对来说，或门复杂度低一些，面积更小、功耗更低。优选地，异或门301、异或门302均使用或门替代。
[0046]
特殊地，若传输的数据data仅1bit，则只需一个异或门，将源于四相双轨协议的d0.t、d0.f进行异或，该异或门的输出即为四相捆绑数据协议的请求信号req，d0.t为四相捆绑数据协议中的数据data[0]。
[0047]
转换电路将四相双轨协议中表示对应比特数据的d[i].t作为四相捆绑数据协议中表示对应比特数据的data[i]。同时，若传输的数据data的位数大于或等于2位，则转换电路包括多个并联的异或门，异或门数量与数据data的位数相对应，每个异或门用于将四相双轨协议中表示对应1bit数据的d.t、d.f进行异或，其中i≤数据data的位数，i为正整数。
[0048]
同时，第二逻辑部基于所有异或门的输出获得适配于四相捆绑数据协议的请求信号。
[0049]
图11为某些实施例中第二逻辑部的电路图，图11的（a）至图11的（d）分别表示第二逻辑部输入（in_a、in_b、
……
、in_e等）的数量为两个至五个的情形。由此可知，第二逻辑部包括多个c单元，所述c单元数量为所述第二逻辑部输入数量减1，即所述c单元数量比异或门数量少1个。所述多个c单元被划分为至少一级，其中，最后一级仅包括1个c单元，该最后一级c单元的输出即为适配于四相捆绑数据协议的请求信号req。图11的（a）对应图10的情况。
[0050]
设第二逻辑部输入的数量（即异或门的数量）为偶数n，则第一级包括的c单元数量y1＝n/2，第二逻辑部输入的数量（即异或门的数量）为奇数n，则第一级包括的c单元数量y1＝(n－1)/2；若y1≥2且y1为偶数，则第二级包括的c单元数量y2＝y1/2，若y1≥3且y1为奇数，第二级包括的c单元数量y2＝(y1－1)/2；若y2≥2且y2为偶数，则第三级包括的c单元数量y3＝y2/2，若y3≥3且y3为奇数，第三级包括的c单元数量y3＝(y2－1)/2。依次类推，任意级包括的c单元数量为1则该级为所述第二逻辑部的最后一级。
[0051]
图12为本发明第三类实施例中协议转换装置示意图，可根据实际需要将四相捆绑
数据协议转换为四相双轨协议，或/和，将四相双轨协议转换为四相捆绑数据协议。
[0052]
可选地，前述任意实施例中，在本发明的协议转换装置中，可根据要求，在任意位置插入缓存单元或延迟单元。
[0053]
综上，本发明涉及第一类协议转换装置，用于将四相捆绑数据协议转换为四相双轨协议；包括至少一个第一逻辑部，所述逻辑部的数量与传输数据的位数相对应；若所述第一逻辑部数量大于一个，则所有逻辑部并联；其中，每个第一逻辑部用于将所述四相捆绑数据协议传输的请求信号和1位数据信息转换为适配于所述四相双轨协议的编码；所述四相双轨协议用两根导线｛d.t，d.f｝表示1位数据信息。
[0054]
在某类实施例中，第一逻辑部包括第一与门和第二与门；所述第一与门，将四相捆绑数据协议传输的请求信号和任一比特的状态进行逻辑与，得到适配于四相双轨协议中表示对应比特的真值信息d.t；所述第二与门，将四相捆绑数据协议传输的请求信号和所述任一比特状态的反进行逻辑与，得到适配于四相双轨协议中表示对应比特的假值信息d.f。
[0055]
在某类实施例中，当所述四相捆绑数据协议传输的请求信号有效，所述协议转换装置进行转换。
[0056]
在某类实施例中，所述请求信号高电平或低电平有效。
[0057]
本发明涉及第二类协议转换装置，用于将四相双轨协议转换为四相捆绑数据协议；基于四相双轨协议中表示1位数据信息的真值信息d.t，得到适配于使用四相捆绑数据协议通信时对应位的信息；所述协议转换装置包括至少一个异或门，所述异或门的数量与传输数据的位数相对应；每个异或门用于将四相双轨协议中表示1位数据信息的真值信息d.t和假值信息d.f进行异或；若异或门数量为一个，所述异或门的输出为适配于四相捆绑握手协议的请求信号；若异或门数量大于一个，则所有异或门并联，且所述协议转换装置还包括第二逻辑部；其中，所述第二逻辑部基于所有异或门的输出获得适配于四相捆绑数据协议的请求信号。
[0058]
在某类实施例中，所述第二逻辑部包括至少一级子单元，任一子单元至少包括一个c单元，所述c单元的数量总和为所述异或门的数量减1；其中，前级子单元的输出与后级子单元的输入端相耦接；最后一级仅包括1个c单元，最后一级c单元的输出即为适配于四相捆绑数据协议的请求信号；若所述异或门的数量n为偶数，则第一级子单元包括c单元数量y1＝n/2，所述y1个c单元用于指示n个异或门输出的状态；若所述异或门的数量n为奇数，则第一级子单元包括c单元数量y’1＝(n－1)/2，所述y’1个c单元用于指示n－1个异或门输出的状态；若y1≥2且y1为偶数，则所述第二逻辑部包括第二级子单元，所述第二级子单元包括的c单元数量y2＝y1/2，所述y2个c单元用于指示第一级子单元中y1个c单元输出的状态；若y1≥3且y1为奇数，所述第二级子单元包括的c单元数量y’2＝(y1－1)/2，所述y2个c单元用于指示第一级子单元中y’2个c单元输出的状态；依次类推，任意级子单元包括的c单元数量为1则该级子单元为所述第二逻辑部的最后一级。
[0059]
在某些实施例中，将本发明前述实施例中所述的协议转换装置应用于接口中，具体地，任一协议转换装置具体为协议转换电路。
[0060]
在某些实施例中，将本发明前述实施例中所述的协议转换装置应用于芯片中。可选地，所述芯片为基于异步电路实现的芯片。
[0061]
可选地，前述芯片为神经形态芯片或基于事件驱动设计的芯片。优选地，所述芯片
为神经形态传感器或神经形态处理器。如仿生的视觉传感器，基于视野内光强的变化，快速感受动态信息，异步地输出稀疏事件流，如事件成像装置；以及神经形态处理器，基于异步、事件驱动机制实现神经元动力学，打破了传统冯诺依曼架构，具有超低功耗、超低延迟的特点。
[0062]
本发明中所谓的“转/转换”，强调的是欲传输数据的转换方向，对于应答信号一般则与此方向相反。
[0063]
尽管已经参考本发明的具体特征和实施例描述了本发明，但是在不脱离本发明的情况下仍可以对其进行各种修改、组合、替换。本发明的保护范围旨在不限于说明书中描述的过程、机器、制造、物质组成、装置、方法和步骤的特定实施例，并且这些方法、模块可能还被实施在相关联、相互依赖、相互配合、前/后级的一个或多个产品、方法当中。
[0064]
因此，说明书和附图应简单地视为由所附权利要求限定的技术方案的部分实施例的介绍，因而应根据最大合理解释原则对所附权利要求解读，并旨在尽可能涵盖本发明公开范围内的所有修改、变化、组合或等同物，同时还应避免不合常理的解读方式。
[0065]
为了实现更好的技术效果或出于某些应用的需求，本领域技术人员可能在本发明的基础之上，对技术方案做出进一步的改进。然而，即便该部分改进/设计具有创造性或/和进步性，只要依赖本发明的技术构思，覆盖了权利要求所限定的技术特征，该技术方案同样应落入本发明的保护范围之内。
[0066]
所附的权利要求中所提及的若干技术特征可能存在替代的技术特征，或者对某些技术流程的顺序、物质组织顺序可以重组。本领域普通技术人员知晓本发明后，容易想到该些替换手段，或者改变技术流程的顺序、物质组织顺序，然后采用了基本相同的手段，解决基本相同的技术问题，达到基本相同的技术效果，因此即便权利要求中明确限定了上述手段或/和顺序，然而该些修饰、改变、替换，均应依据等同原则而落入权利要求的保护范围。
[0067]
结合本文中所公开的实施例中描述的各方法步骤或模块，能够以硬件、软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各实施例的步骤及组成。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用或设计约束条件。本领域普通技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为在本发明所要求保护的范围之外。

技术特征：
1.一种协议转换装置，其特征在于：该协议转换装置用于将四相捆绑数据协议数据转换为四相双轨协议数据，其包括至少一个第一逻辑部，该第一逻辑部接收四相捆绑数据协议数据中的数据信号（data）和请求信号（req），并转换为所述四相双轨协议数据中真值信息（d.t）和假值信息（d.f）；以及，传输四相双轨协议数据中的应答信号（ack_r），以用作四相捆绑数据协议中的应答信号（ack_t）。2.根据权利要求1所述的协议转换装置，其特征在于：所述第一逻辑部包括第一与门和第二与门；所述第一与门，将四相捆绑数据协议数据中的请求信号和数据信号执行逻辑与后，输出四相双轨协议数据中的真值信息；所述第二与门，将四相捆绑数据协议数据中的请求信号和取反后的数据信号执行逻辑与后，输出四相双轨协议数据中的假值信息。3.根据权利要求1或2所述的协议转换装置，其特征在于：对于所述至少一个第一逻辑部中的每一个，均接收四相捆绑数据协议数据中的请求信号，并分别接收四相捆绑数据协议数据中的数据信号，并输出四相双轨协议数据中的一对真值信息和假值信息。4.根据权利要求1或2所述的协议转换装置，其特征在于：四相双轨协议数据中的应答信号与四相捆绑数据协议中的应答信号之间不存在信号逻辑转换。5.一种协议转换装置，其特征在于：该协议转换装置用于将四相双轨协议数据转换为四相捆绑数据协议数据；传输四相双轨协议数据中的真值信息（d0.t，d1.t），以用作四相捆绑数据协议数据中的数据信息（date[0]，date[1]）；传输四相捆绑数据协议数据中的应答信号（ack_r），以用作四相双轨协议数据中的应答信号（ack_t）;该协议转换装置包括异或门，该异或门（301）接收真值信息（d0.t）以及对应的假值信息（d0.f），该异或门的输出（in_a）或再经c单元（401）进一步处理后的输出（req），作为四相捆绑数据协议数据中的请求信号。6.根据权利要求5所述的协议转换装置，其特征在于：所述四相双轨协议数据中至少包括第一对真值信息（d0.t）和假值信息（d0.f）和第二对真值信息（d1.t）和假值信息（d1.f），并分别作为第一异或门（301）和第二异或门（302）的输入，且获得第一异或门输出（in_a）和第二异或门输出（in_b）；所述再经c单元进一步处理，具体为：将第一异或门输出和第二异或门输出，作为第一c单元（401）的输入，并获得第一c单元的输出（req）。7.根据权利要求6所述的协议转换装置，其特征在于：若所述四相双轨协议数据中包括若干对真值信息和假值信息，每对真值信息和假值信息经过异或门处理后，该些异或门的输出交由包括若干c单元的第一级c单元处理；第一级c单元的输出则交由包括若干c单元的第二级c单元处理，直至最后一级c单元仅有1个c单元；
前一级c单元中每两个c单元的输出作为后一级c单元中一个c单元的输入；最后一级c单元中的1个c单元的输出，作为四相捆绑数据协议数据中的请求信号。8.根据权利要求5至7任一项所述的协议转换装置，其特征在于：所述异或门中的一个或多个被替换为或门。9.一种芯片，其特征在于：包括如权利要求1至4任一项所述的协议转换装置，或/和包括如权利要求5至8任一项所述的协议转换装置。10.一种电子设备，其特征在于：该电子设备包括如权利要求9所述的芯片。

技术总结
本发明公开了一种四相双轨与四相捆绑协议间的转换装置、芯片及电子设备。为解决分别使用四相捆绑数据协议、四相双轨握手协议通信的模块电路之间无法直接通信的技术问题，本发明的协议转换装置，能够有效地将四相捆绑数据协议转换为四相双轨协议，或/和将四相双轨协议转换为四相捆绑数据协议。本发明的转换电路构简单、面积小、功耗低，综合、验证难度低，不需要严格、复杂的时序约束，且模块化突出，具有普适性和拓展性。本发明适用于异步电路设计或神经形态计算、物联网领域。物联网领域。物联网领域。


技术研发人员：张华秋 刘震 白鑫 乔宁
受保护的技术使用者：时识瑞迪（青岛）科技有限公司
技术研发日：2023.09.04
技术公布日：2023/10/11