集成封装结构和集成封装结构的制备方法与流程

1.本发明涉及芯片封装技术领域，具体而言，涉及一种集成封装结构和集成封装结构的制备方法。


背景技术：

2.随着半导体行业的快速发展，chiplet技术新的设计方式，将不同功能的小芯片封装在一起，形成异构集成芯片封装结构，随着芯片的输入/输出密度越来越高以及集成在单个封装件内的数量已经显著增加。各种2.5d和3d封装技术作为多芯片封装方案来连接单个封装件内的相邻芯片焊盘线路，提升其封装集成度。
3.现有技术中，通过硅衬底上打通孔进行芯片间的互连，可以有效缩短互连线长度，减少信号传输延迟和损失，降低功耗和封装体积，实现多功能、高性能的芯片系统级封装，现有cowos(chip-on-wafer-on-substrate)是台积电推出的2.5d封装技术，也称为晶圆级封装。台积电的2.5d封装技术则是把芯片封装到硅转接板上，并使用硅转接板上的tsv高密度走线进行互联。其中，cowos主要针对高端市场，互连线的数量、密度和封装尺寸都比较大。但随着封装结构堆叠芯片数量以及尺寸增大，封装结构中的各部件因材料不同，导致受热变形程度不一。而因各部件变形程度不一,部件之间会形成相对的变形力，传统解决应力方法一般采用填充胶层填充芯片底部焊球区域，起到保护芯片焊接结构，然而随着底部填充胶层的堆积在芯片底部区域体积与面积增大，容易导致与芯片的材料cte(热膨胀系数)以及杨氏模量不一致，容易导致填充胶层与芯片表面应力变形，产生芯片表面线路层裂痕以及芯片焊球结构底部金属层裂痕的问题，直接影响产品质量。


技术实现要素：

4.本发明的目的包括，例如，提供了一种集成封装结构和集成封装结构的制备方法，其能够减缓胶层与芯片表面的应力变形，同时避免胶层与塑封层发生分层，进而避免芯片表面线路层裂痕和焊接裂痕，保证了封装结构的稳定性和产品质量。
5.本发明的实施例可以这样实现：
6.第一方面，本发明提供一种集成封装结构，包括：
7.基板；
8.硅框衬底，所述硅框衬底贴装在所述基板上，并开设有多个贯通至所述基板的贴装槽；
9.多个集成芯片，多个所述集成芯片贴装在所述基板上，并一一对应地贴设于多个所述贴装槽；
10.填充胶层，所述填充胶层设置在多个所述集成芯片的底侧和/或周围，并至少填充所述贴装槽；
11.塑封层，所述塑封层设置在所述基板上，并包覆在所述集成芯片和所述填充胶层外；
12.其中，所述硅框衬底的热膨胀系数与所述集成芯片的热膨胀系数相同。
13.在可选的实施方式中，所述基板上设置有贴装焊盘，所述贴装焊盘位于所述贴装槽内，并与所述集成芯片连接，所述硅框衬底至少部分设置在所述集成芯片的底侧。
14.在可选的实施方式中，所述集成芯片设置在所述硅框衬底上，并覆盖所述贴装槽，所述基板上还贴装有结构芯片，所述结构芯片位于相邻两个所述集成芯片之间，所述硅框衬底靠近所述基板的一侧还设置有容纳槽，所述容纳槽位于相邻两个所述贴装槽之间，所述结构芯片容置在所述容纳槽中，以使所述硅框衬底罩设在所述结构芯片外。
15.在可选的实施方式中，所述硅框衬底中设置有导电柱，所述导电柱位于所述贴装槽的至少两侧，所述硅框衬底靠近所述基板的一侧设置有衬底焊盘，所述衬底焊盘与所述导电柱对应设置并相互电连接，所述衬底焊盘与所述基板电连接，所述容纳槽远离所述基板的内壁上设置有导电焊盘，所述结构芯片与所述导电焊盘连接，所述导电焊盘与所述到导电柱电连接。
16.在可选的实施方式中，相邻两个所述贴装槽的侧壁上均设置有导流沟槽，所述导流沟槽连通至所述贴装槽，所述填充胶层填充设置于所述贴装槽和所述容纳槽。
17.在可选的实施方式中，所述填充胶层为透明胶层，所述结构芯片远离所述基板的一侧设置有光学结构，所述塑封层上还开设有透光凹槽，所述透光凹槽与所述光学结构对应设置。
18.在可选的实施方式中，所述容纳槽与所述贴装槽相互隔离，且所述容纳槽与所述基板共同形成一换能空腔，所述结构芯片远离所述基板的一侧设置有换能结构。
19.在可选的实施方式中，所述硅框衬底远离所述基板的一侧与所述集成芯片间隔设置，并形成导胶通道，所述填充胶层分体填充在所述集成芯片的底侧和四周。
20.在可选的实施方式中，所述贴装槽的一侧边缘还设置有朝向远离所述基板方向凸起的弧形挡墙，所述弧形挡墙靠近相邻的所述贴装槽设置，以部分阻挡所述填充胶层朝向相邻的所述贴装槽流动。
21.在可选的实施方式中，所述集成芯片设置在所述硅框衬底上，且所述贴装槽的外侧边缘设置有弧形挡墙，所述弧形挡墙与所述集成芯片间隔设置，且所述贴装槽的侧壁上还设置有导流沟槽，所述导流沟槽连通至相邻的所述贴装槽。
22.在可选的实施方式中，所述硅框衬底包括多个间隔设置在所述基板上的分体框，多个所述集成芯片对应设置在多个所述分体框上，每个所述分体框均设置有所述贴装槽。
23.在可选的实施方式中，所述硅框衬底包括多个间隔设置在所述基板上的分体框，每个所述分体框均设置有所述贴装槽，多个所述集成芯片对应设置在所述分体框内，每个所述集成芯片远离所述基板的一侧设置有连接线，所述基板上设置有贴装焊盘，所述贴装焊盘位于所述分体框外侧，所述连接线连接至所述贴装焊盘，所述填充胶层包覆在所述分体框盒所述连接线外。
24.在可选的实施方式中，所述分体框的顶侧设置有弧形凸起，所述弧形凸起与所述连接线相间隔，且所述连接线的弧度与所述弧形凸起的局部区域的弧度一致。
25.第二方面，本发明提供一种集成封装结构的制备方法，用于制备如前述实施方式任一项所述的集成封装结构，所述制备方法包括：
26.提供一基板；
结构芯片；161-光学结构；163-换能结构；170-分体框；171-弧形凸起；180-连接线。
具体实施方式
47.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
48.因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
49.应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
50.在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
51.此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
52.正如背景技术中所公开的，现有技术中的封装结构，其解决应力的方法一般采用填充胶层填充芯片底部焊球区域，起到保护芯片焊接结构，然而随着底部填充胶层的堆积在芯片底部区域体积与面积增大，容易导致与芯片的材料cte(热膨胀系数)以及杨氏模量不一致，存在填充胶层与芯片表面应力变形，产生芯片表面线路层裂痕以及芯片焊球结构底部金属层裂痕，直接影响产品质量。
53.其次，采用底部填充胶层，填充胶层与塑封层的热膨胀系数不一致，容易导致填充胶层与塑封层之间的分层问题。并且，底部填充胶层在芯片底部容易存在毛细现象，从而在芯片与芯片之间产生更多的底部填充胶堆积在间隙之中，间隙区域胶层体积增大容易导致芯片表面线路层裂痕以及焊接隐裂问题，并进一步导致胶层与塑封层之间存在分层。
54.为了解决上述问题，本发明提供了一种新型的集成封装结构和集成封装结构的制备方法，需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
55.第一实施例
56.参见图1和图2，本实施例提供了一种集成封装结构100，其能够减缓胶层与芯片表面的应力变形，同时避免胶层与塑封层140发生分层，进而避免芯片表面线路层裂痕和焊接裂痕，保证了封装结构的稳定性和产品质量。
57.本实施例提供的集成封装结构100，包括基板110、硅框衬底120、填充胶层130、塑封层140和多个集成芯片150，硅框衬底120贴装在基板110上，并开设有多个贯通至基板110的贴装槽121；多个集成芯片150贴装在基板110上，并一一对应地贴设于多个贴装槽121；填充胶层130设置在多个集成芯片150的底侧和/或周围，并至少填充贴装槽121；塑封层140设置在基板110上，并包覆在集成芯片150和填充胶层130外；其中，硅框衬底120的热膨胀系数
与集成芯片150的热膨胀系数相同。
58.在本实施例中，通过设置硅框衬底120，并且硅框衬底120的热膨胀系数与集成芯片150的热膨胀系数相同，且硅框衬底120能够将集成芯片150、填充胶层130以及塑封层140有效地结合在一起。硅框衬底120的设置，一方面能够减少底部填充胶层130的体积，减少用胶量，另一方面能够起到结构支撑作用，防止胶层与塑封层140发生变形分层，避免多个集成芯片150受应力导致产生芯片表面线路层裂痕以及芯片焊接结构裂痕。
59.需要说明的是，本实施例中集成芯片150为多个，本实施例中以集成芯片150为两个进行说明，即硅框衬底120上设置有两个贴装槽121，两个集成芯片150分别对应贴设于两个贴装槽121。
60.在本实施例中，基板110远离集成芯片150的一侧设置有焊球111，基板110上设置有贴装焊盘112，贴装焊盘112位于贴装槽121内，并与集成芯片150连接，硅框衬底120至少部分设置在集成芯片150的底侧。具体地，贴装焊盘112和焊球111均与基板110内侧的线路层连接，实现电连接，集成芯片150贴装在贴装焊盘112上，能够实现与贴装焊盘112之间的电连接。其中硅矿衬底设置在两个集成芯片150的底侧，并能够支撑集成芯片150。
61.需要说明的是，本实施例中每个集成芯片150的底侧均设置有焊接凸点，通过该焊接凸点与贴装焊盘112实现焊接，并且，集成芯片150的边缘可以搭接在硅框衬底120上，仅仅将焊接凸点伸入到贴装槽121，实现焊接，并且能够使得集成芯片150覆盖贴装槽121，填充胶层130可以通过点胶方式填充在贴装槽121内，实现对底部焊接结构的保护作用。其中填充胶层130可以提前填充设置在贴装槽121内，再进行集成芯片150的贴装，或者可以提前在集成芯片150的表面涂布胶层，再进行芯片贴装。
62.在本实施例中，集成芯片150设置在硅框衬底120上，并覆盖贴装槽121，基板110上还贴装有结构芯片160，结构芯片160位于相邻两个集成芯片150之间，硅框衬底120靠近基板110的一侧还设置有容纳槽122，容纳槽122位于相邻两个贴装槽121之间，结构芯片160容置在容纳槽122中，以使硅框衬底120罩设在结构芯片160外。具体地，在实际贴装时，可以首先贴装结构芯片160，然后贴装硅框衬底120，并将硅框衬底120设置有容纳槽122的一侧朝下贴装，并与结构芯片160对应，从而将结构芯片160罩设在内，最后贴装两个集成芯片150。
63.在本实施例中，硅框衬底120中设置有导电柱123，导电柱123位于贴装槽121的至少两侧，硅框衬底120靠近基板110的一侧设置有衬底焊盘124，衬底焊盘124与导电柱123对应设置并相互电连接，衬底焊盘124与基板110电连接，容纳槽122远离基板110的内壁上设置有导电焊盘125，结构芯片160与导电焊盘125连接，导电焊盘125与到导电柱123电连接。具体地，导电柱123为导电金属柱，其可以通过开槽并电镀导电材料的方式进行制备，在实际制备硅框衬底120时，可以首先在衬底上刻蚀凹槽电镀导电材料形成导电柱123，然后刻蚀形成容纳槽122，并在导电柱123对应位置形成衬底焊盘124和导电焊盘125，最后再次刻蚀形成贴装槽121，其中贴装槽121和容纳槽122相互分隔，并且本实施例中容纳槽122位于两个贴装槽121之间，使得贴装后结构芯片160位于两个集成芯片150之间。
64.需要说明的是，通过设置导电柱123，能够使得导电焊盘125与到导电柱123电连接，进而实现结构芯片160与基板110之间的电连接。同时，导电柱123的设置还能够起到结构支撑的作用，并且，在本实施例中，还可以在硅框衬底120上形成布线层，布线层与导电柱123电连接，从而实现导电柱123之间的电连接，并使得硅框衬底120构成了硅基芯片，进一
步提升芯片封装的集成度。
65.在本实施例中，相邻两个贴装槽121的侧壁上均设置有导流沟槽126，导流沟槽126连通至贴装槽121，填充胶层130填充设置于贴装槽121和容纳槽122。具体地，导流沟槽126与导电柱123错位设置，通过设置导流沟槽126，能够使得两个贴装槽121相互连通，并与容纳槽122连通，在贴装时利用填充胶层130的流动性，能够将胶层完全填充至容纳槽122和贴装槽121。在实际贴装时，可以先在贴装槽121内点胶，然后在贴装集成芯片150后，利用集成芯片150压覆使得胶层沿导流沟槽126流动至容纳槽122，实现对结构芯片160的保护。
66.本实施例还提供了一种集成封装结构100的制备方法，用于制备前述的集成封装结构100，该制备方法包括以下步骤：
67.s1：提供一基板110。
68.具体地，结合参见图3，取一基板110，在基板110的表面设计贴装焊盘112，基板110可以是常规的线路板，然后在基板110上贴装结构芯片160，结构芯片160的背面可以通过胶膜层贴装在基板110的表面，可以采用焊盘朝上的贴装方式。
69.s2：在基板110上贴装硅框衬底120。
70.具体地，参见图4，硅框衬底120开设有多个贯通至基板110的贴装槽121，同时硅框衬底120上还设置有容纳槽122，可以将容纳槽122对应于结构芯片160，使得硅框衬底120能够覆盖结构芯片160，并使得结构芯片160容置在容纳槽122中，通过导电焊盘125与硅框衬底120中的导电柱123电连接。
71.s3：在基板110上贴装多个集成芯片150，并在集成芯片150的底侧点胶形成填充胶层130。
72.具体地，参见图5，多个集成芯片150一一对应地贴设于多个贴装槽121，填充胶层130至少填充贴装槽121。其中，可以贴装多个集成芯片150，多个集成芯片150对应覆盖多个贴装槽121，在贴装集成芯片150的同时，通过点胶工艺，在贴装槽121内点胶形成填充胶层130，在集成芯片150的压覆作用下，填充胶层130能够从贴装槽121侧壁上的导通沟槽流动至容纳槽122，从而填充至结构芯片160周围实现保护。其中，硅框衬底120的热膨胀系数与集成芯片150的热膨胀系数相同。
73.s4：在基板110上塑封形成塑封层140，塑封层140包覆在集成芯片150和填充胶层130外。
74.具体地，参见图6，利用塑封工艺，将贴装好的结构进行塑封，形成塑封层140，再次在基板110背面利用植球工艺形成焊球111，最后通过切割工艺，将封装结构切割为单颗产品，完成制程。
75.需要说明的是，本实施例中在贴装硅框衬底120之前，还需要提前制备硅框衬底120，硅框衬底120的制备过程如下：
76.s01：在硅基衬底上形成导电柱123。
77.具体地，参见图7，即提供一硅基衬底，先利用激光开槽技术或者蚀刻技术在硅基衬底上形成孔结构，然后再次利用电镀方式在孔结构内电镀形成导电柱123。
78.s02：蚀刻形成容纳槽122，并制备衬底焊盘124和导电焊盘125。
79.具体地，参见图8，利用蚀刻工艺，将预设区域蚀刻出凹槽，以形成容纳槽122，并利用蚀刻药水在容纳槽122的底部刻蚀出沟槽连通至导电柱123，然后利用电镀方式在沟槽内
形成导电焊盘125。
80.s03：在容纳槽122的侧壁蚀刻形成导流沟槽126。
81.具体地，参见图9，首先利用保护层将导电焊盘125遮盖，然后利用蚀刻工艺在容纳槽122的侧壁蚀刻形成导流沟槽126，该导流沟槽126与导电柱123错位，并蚀刻至预设开槽形成贴装槽121的区域。
82.s04：蚀刻形成贴装槽121。
83.具体地，参见图10，再次利用蚀刻工艺，形成贯穿式凹槽，从而形成贴装槽121，完成硅框衬底120的制备。
84.综上所述，本实施例提供的集成封装结构100及其制备方法，在基板110上贴装硅框衬底120，硅框衬底120上还开设有多个贯通设置的贴装槽121，填充胶层130设置在多个集成芯片150的底侧和/或周围，并至少填充至贴装槽121，起到保护集成芯片150贴装结构的作用，塑封层140设置在基板110上，并包覆在集成芯片150和填充胶层130外，其中，硅框衬底120的热膨胀系数与集成芯片150的热膨胀系数相同，一方面能够减少底部填充胶层130的体积，减少用胶量，另一方面能够起到结构支撑作用，防止胶层与塑封层140发生变形分层，避免多个集成芯片150受应力导致产生芯片表面线路层裂痕以及芯片焊接结构裂痕。具体地，采用硅框衬底120，即硅基芯片作为集成芯片150结构底部区域的衬底，并且硅框衬底120的热膨胀系数与集成芯片150一致，能够有效减缓集成芯片150受应力导致产生芯片表面线路层裂痕和焊接裂痕。同时，利用硅框衬底120覆盖集成芯片150的底部区域，从而能够减少底部填充胶层130的体积，并能够进一步避免芯片隐裂和焊接裂痕。并且，本实施例能够避免填充胶层130与塑封层140直接接触，从而避免传统工艺中，填充胶层130与塑封层140材料特性不一致导致的分层问题。
85.第二实施例
86.参见图11，本实施例提供了一种集成封装结构100，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
87.在本实施例中，填充胶层130为透明胶层，结构芯片160远离基板110的一侧设置有光学结构161，塑封层140上还开设有透光凹槽141，透光凹槽141与光学结构161对应设置。具体地，本实施例中硅框衬底120也可以是透明结构，例如可以是玻璃衬底，光学结构161可以是激光源或感光芯片，从而实现感光功能。并且，将塑封层140开槽露出底部的硅框衬底120，当采用光学结构161时，需要考虑透光性能，从而采用硅框衬底120做光学透镜。而塑封层140覆盖硅框衬底120，能够起到保护硅框衬底120的作用，避免传统工艺玻璃透镜设置在最顶侧导致的破损以及磨损问题。
88.当然，此处硅框衬底120也可以采用不透光材料，此时结构芯片160可以采用超声波芯片，光学结构161可以替换成超声波激发结构，从而同样能够起到感应效果。
89.需要说明的是，本实施例中填充胶层130需要采用透明胶层，并且无填充颗粒，避免光线或超声波受到颗粒影响。
90.第三实施例
91.参见图12，本实施例提供了一种集成封装结构100，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相
应内容。
92.本实施例提供的集成封装结构100，容纳槽122与贴装槽121相互隔离，且容纳槽122与基板110共同形成一换能空腔，结构芯片160远离基板110的一侧设置有换能结构163。
93.需要说明的式，本实施例中容纳槽122的侧壁上并未设置导流沟槽126，其能够保证换能空腔与贴装槽121之间相互分隔，其中芯片可以采用声表面波芯片或传感器芯片，利用换能空腔提供换能结构163的工作环境。
94.第四实施例
95.参见图13，本实施例提供了一种集成封装结构100，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
96.在本实施例中，硅框衬底120并未设置导电柱123、容纳槽122等结构，本实施例中的硅框衬底120仅仅为框架支撑结构，并设置有贴装槽121。
97.在本实施例中，硅框衬底120远离基板110的一侧与集成芯片150间隔设置，并形成导胶通道127，填充胶层130分体填充在集成芯片150的底侧和四周。具体地，填充胶层130可以采用两次点胶分别形成胶体，在贴装完集成芯片150后，可以通过点胶工艺分别在两个集成芯片150的底部点胶，填充胶层130通过导胶通道127进入到贴装槽121，从而完全填充集成芯片150的底侧。
98.在本实施例中，贴装槽121的一侧边缘还设置有朝向远离基板110方向凸起的弧形挡墙128，弧形挡墙128靠近相邻的贴装槽121设置，以部分阻挡填充胶层130朝向相邻的贴装槽121流动。具体地，弧形挡墙128设置在贴装槽121的内侧，并且靠近另一个贴装槽121，从而阻挡填充胶层130在未固化前流动至两个集成芯片150之间，避免两个集成芯片150之间出现胶层回流现象而导致集成芯片150底侧间隙，而导胶通道127设置在外侧，并远离另一个贴装槽121。
99.需要说明的式，本实施例中采用二次点胶工艺，从而解决胶层在集成芯片150之间堆积的问题。并且，弧形挡墙128凸起设置，当填充胶层130从导胶通道127进入时，弧形挡墙128能够起到阻挡作用，避免集成芯片150之间的胶层堆积，并减小填充胶层130的体积，同时能够通过导流通道进入，提升胶层的胶体流动面积。
100.第五实施例
101.参见图14，本实施例提供了一种集成封装结构100，其基本结构和原理及产生的技术效果和第四实施例相同，为简要描述，本实施例部分未提及之处，可参考第四实施例中相应内容。
102.在本实施例中，集成芯片150设置在硅框衬底120上，且贴装槽121的外侧边缘设置有弧形挡墙128，弧形挡墙128与集成芯片150间隔设置，并形成导胶通道127，且贴装槽121的侧壁上还设置有导流沟槽126，导流沟槽126连通至相邻的贴装槽121。
103.需要说明的是，本实施例中弧形挡墙128设置在外侧，并且集成芯片150与硅框衬底120相接触，从而进一步减小集成芯片150底部填充胶层130的体积，同时硅框衬底120作为支撑结构，能够提升整体封装结构强度。
104.进一步地，本实施例中还可以在切割时，将硅框衬底120切割分离，从而露出其侧壁和导流沟槽126，进而提升散热性能。
105.第六实施例
106.参见图15，本实施例提供了一种集成封装结构100，其基本结构和原理及产生的技术效果和第四实施例相同，为简要描述，本实施例部分未提及之处，可参考第四实施例中相应内容。
107.本实施例中，硅框衬底120包括多个间隔设置在基板110上的分体框170，多个集成芯片150对应设置在多个分体框170上，每个分体框170均设置有贴装槽121。具体地，每个集成芯片150均与分体框170对应接触，从而通过分体框170实现支撑，提升结构强度。
108.第七实施例
109.参见图16，本实施例提供了一种集成封装结构100，其基本结构和原理及产生的技术效果和第六实施例相同，为简要描述，本实施例部分未提及之处，可参考第六实施例中相应内容。
110.在本实施例中，硅框衬底120包括多个间隔设置在基板110上的分体框170，每个分体框170均设置有贴装槽121，多个集成芯片150对应设置在分体框170内，每个集成芯片150远离基板110的一侧设置有连接线180，基板110上设置有贴装焊盘112，贴装焊盘112位于分体框170外侧，连接线180连接至贴装焊盘112，填充胶层130包覆在分体框170盒连接线180外。
111.具体地，填充胶层130可以是分体设置，并分别包覆在多个分体框170外侧，采用分体框170的设置，能够进一步减小填充胶层130的体积，从而解决线弧与填充胶层130分层的问题。并且，连接线180越过分体框170，使得分体框170位于连接线180的底侧，从而利于提升连接线180底部的毛细作用，而填充胶层130包覆在分体框170外，能够通过接触提升毛细作用，并使得分体框170起到流道作用，在连接线180的底部形成双向流道，从而解决传统技术中线弧底部填充不足的问题。
112.第八实施例
113.参见图17，本实施例提供了一种集成封装结构100，其基本结构和原理及产生的技术效果和第七实施例相同，为简要描述，本实施例部分未提及之处，可参考第七实施例中相应内容。
114.在本实施例中，硅框衬底120包括多个间隔设置在基板110上的分体框170，每个分体框170均设置有贴装槽121，多个集成芯片150对应设置在分体框170内，每个集成芯片150远离基板110的一侧设置有连接线180，基板110上设置有贴装焊盘112，贴装焊盘112位于分体框170外侧，连接线180连接至贴装焊盘112，填充胶层130包覆在分体框170盒连接线180外。分体框170的顶侧设置有弧形凸起171，弧形凸起171与连接线180相间隔，且连接线180的弧度与弧形凸起171的局部区域的弧度一致。
115.具体地，分体框170的截面呈蘑菇头形状，并且弧形凸起171的局部弧度与连接线180的打线弧度一致，能够使得连接线180与弧形凸起171更加匹配，形成弧度一致，从而避免连接线180与弧形凸起171之间的结构碰线。并且，弧形凸起171结构，可以提升底部填充胶层130的毛细作用，有利于胶体流动，并进一步减少胶层体积。
116.以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

技术特征：
1.一种集成封装结构，其特征在于，包括：基板；硅框衬底，所述硅框衬底贴装在所述基板上，并开设有多个贯通至所述基板的贴装槽；多个集成芯片，多个所述集成芯片贴装在所述基板上，并一一对应地贴设于多个所述贴装槽；填充胶层，所述填充胶层设置在多个所述集成芯片的底侧和/或周围，并至少填充所述贴装槽；塑封层，所述塑封层设置在所述基板上，并包覆在所述集成芯片和所述填充胶层外；其中，所述硅框衬底的热膨胀系数与所述集成芯片的热膨胀系数相同。2.根据权利要求1所述的集成封装结构，其特征在于，所述基板上设置有贴装焊盘，所述贴装焊盘位于所述贴装槽内，并与所述集成芯片连接，所述硅框衬底至少部分设置在所述集成芯片的底侧。3.根据权利要求2所述的集成封装结构，其特征在于，所述集成芯片设置在所述硅框衬底上，并覆盖所述贴装槽，所述基板上还贴装有结构芯片，所述结构芯片位于相邻两个所述集成芯片之间，所述硅框衬底靠近所述基板的一侧还设置有容纳槽，所述容纳槽位于相邻两个所述贴装槽之间，所述结构芯片容置在所述容纳槽中，以使所述硅框衬底罩设在所述结构芯片外。4.根据权利要求3所述的集成封装结构，其特征在于，所述硅框衬底中设置有导电柱，所述导电柱位于所述贴装槽的至少两侧，所述硅框衬底靠近所述基板的一侧设置有衬底焊盘，所述衬底焊盘与所述导电柱对应设置并相互电连接，所述衬底焊盘与所述基板电连接，所述容纳槽远离所述基板的内壁上设置有导电焊盘，所述结构芯片与所述导电焊盘连接，所述导电焊盘与所述导电柱电连接。5.根据权利要求4所述的集成封装结构，其特征在于，相邻两个所述贴装槽的侧壁上均设置有导流沟槽，所述导流沟槽连通至所述贴装槽，所述填充胶层填充设置于所述贴装槽和所述容纳槽。6.根据权利要求5所述的集成封装结构，其特征在于，所述填充胶层为透明胶层，所述结构芯片远离所述基板的一侧设置有光学结构，所述塑封层上还开设有透光凹槽，所述透光凹槽与所述光学结构对应设置。7.根据权利要求4所述的集成封装结构，其特征在于，所述容纳槽与所述贴装槽相互隔离，且所述容纳槽与所述基板共同形成一换能空腔，所述结构芯片远离所述基板的一侧设置有换能结构。8.根据权利要求2所述的集成封装结构，其特征在于，所述硅框衬底远离所述基板的一侧与所述集成芯片间隔设置，并形成导胶通道，所述填充胶层分体填充在所述集成芯片的底侧和四周。9.根据权利要求8所述的集成封装结构，其特征在于，所述贴装槽的一侧边缘还设置有朝向远离所述基板方向凸起的弧形挡墙，所述弧形挡墙靠近相邻的所述贴装槽设置，以部分阻挡所述填充胶层朝向相邻的所述贴装槽流动。10.根据权利要求2所述的集成封装结构，其特征在于，所述集成芯片设置在所述硅框衬底上，且所述贴装槽的外侧边缘设置有弧形挡墙，所述弧形挡墙与所述集成芯片间隔设
置，且所述贴装槽的侧壁上还设置有导流沟槽，所述导流沟槽连通至相邻的所述贴装槽。11.根据权利要求2所述的集成封装结构，其特征在于，所述硅框衬底包括多个间隔设置在所述基板上的分体框，多个所述集成芯片对应设置在多个所述分体框上，每个所述分体框均设置有所述贴装槽。12.根据权利要求2所述的集成封装结构，其特征在于，所述硅框衬底包括多个间隔设置在所述基板上的分体框，每个所述分体框均设置有所述贴装槽，多个所述集成芯片对应设置在所述分体框内，每个所述集成芯片远离所述基板的一侧设置有连接线，所述基板上设置有贴装焊盘，所述贴装焊盘位于所述分体框外侧，所述连接线连接至所述贴装焊盘，所述填充胶层包覆在所述分体框盒所述连接线外。13.根据权利要求12所述的集成封装结构，其特征在于，所述分体框的顶侧设置有弧形凸起，所述弧形凸起与所述连接线相间隔，且所述连接线的弧度与所述弧形凸起的局部区域的弧度一致。14.一种集成封装结构的制备方法，用于制备如权利要求1-13任一项所述的集成封装结构，其特征在于，所述制备方法包括：提供一基板；在所述基板上贴装硅框衬底，所述硅框衬底开设有多个贯通至所述基板的贴装槽；在所述基板上贴装多个集成芯片，并在所述集成芯片的底侧和/或周围点胶形成填充胶层，多个所述集成芯片一一对应地贴设于多个所述贴装槽，所述填充胶层至少填充所述贴装槽；在所述基板上塑封形成塑封层，所述塑封层包覆在所述集成芯片和所述填充胶层外；其中，所述硅框衬底的热膨胀系数与所述集成芯片的热膨胀系数相同。

技术总结
本发明的实施例提供了一种集成封装结构和集成封装结构的制备方法，涉及芯片封装技术领域，在基板上贴装硅框衬底，硅框衬底上还开设有多个贯通设置的贴装槽，填充胶层设置在多个集成芯片的底侧和/或周围，并至少填充至贴装槽，塑封层设置在基板上，并包覆在集成芯片和填充胶层外，其中，硅框衬底的热膨胀系数与集成芯片的热膨胀系数相同，相较于现有技术，本发明提供的和集成封装结构的制备方法，能够减缓胶层与芯片表面的应力变形，同时避免胶层与塑封层发生分层，进而避免芯片表面线路层裂痕和焊接裂痕，保证了封装结构的稳定性和产品质量。质量。质量。


技术研发人员：何正鸿 陈泽 宋祥祎
受保护的技术使用者：甬矽半导体（宁波）有限公司
技术研发日：2023.06.29
技术公布日：2023/10/11