子像素结构、显示面板及其制备方法、显示装置与流程

1.本发明涉及显示技术领域，尤其涉及一种子像素结构、显示面板及其制备方法、显示装置。


背景技术：

2.显示面板已经广泛应用于生产、生活的方方面面，例如，电脑显示器、手机、平板电脑、可穿戴设备、机器人显示器、广告牌、商场的楼层索引、公共场所的服务终端、机械手示教器等。显示面板由成千上万个子像素构成，子像素的设计方式对显示面板的高分辨率、光透过率、漏电流等方面具有决定性的作用。尤其是有机发光二极管等自发光器件的显示面板，其子像素的结构复杂，致使显示面板的性能还没有达到最优，现有的子像素还有优化的空间。


技术实现要素：

3.本发明提供了一种子像素结构、显示面板及其制备方法、显示装置，以对子像素的结构进行优化，提升显示面板的性能。
4.为实现上述技术目的，本发明实施例提供了如下技术方案：
5.一种子像素结构，包括：第一子部、第二子部、第三子部、第四子部和第五子部；
6.所述第一子部和所述第二子部沿第一方向排列；所述第三子部、所述第一子部和所述第四子部沿第二方向依次排列；所述第二方向和所述第一方向相交；
7.在所述第一方向上，所述第五子部和所述第四子部并列设置；在所述第二方向上，所述第二子部和所述第五子部并列设置；
8.其中，在所述第一子部内设有存储电容，在所述第二子部内设有驱动晶体管以及与所述驱动晶体管的控制端连接的至少一个开关晶体管，在所述第三子部内设有与所述驱动晶体管的第一极连接的至少一个开关晶体管，在所述第四子部内设有与所述存储电容连接的至少一个开关晶体管，在所述第五子部内设有与所述驱动晶体管的第二极连接的至少一个开关晶体管。
9.可选地，在所述第二子部内设有驱动晶体管和第一开关晶体管，所述第一开关晶体管的栅极与第一扫描线电连接，所述第一开关晶体管的第一极与所述驱动晶体管的栅极电连接，所述第一开关晶体管的第二极与所述驱动晶体管的第二极电连接；
10.在所述第三子部内设有第二开关晶体管和第三开关晶体管，所述第二开关晶体管的栅极与第二扫描线电连接，所述第二开关晶体管的第一极与数据线电连接，所述第二开关晶体管的第二极与所述驱动晶体管的第一极电连接；所述第三开关晶体管的栅极与第一发光控制线电连接，所述第三开关晶体管的第一极与所述驱动晶体管的第一极电连接，所述第三开关晶体管的第二极与存储电容电连接；
11.在所述第四子部内设有第四开关晶体管，所述第四开关晶体管的栅极与所述第一扫描线电连接，所述第四开关晶体管的第一极与参考电压线电连接，所述第四开关晶体管
的第二极与所述第三开关晶体管的第二极电连接；
12.在所述第五子部内设有第五开关晶体管，所述第五开关晶体管的栅极与第二发光控制线电连接，所述第五开关晶体管的第一极与电源线电连接，所述第五开关晶体管的第二极与所述驱动晶体管的第二极电连接。
13.优选地，所述驱动晶体管、所述第一开关晶体管、所述第二开关晶体管、所述第三开关晶体管、所述第四开关晶体管和所述第五开关晶体管均为氧化物晶体管。
14.可选地，所述第二扫描线、所述第一发光控制线、所述第一扫描线和所述第二发光控制线均沿所述第一方向延伸；
15.其中，所述第二扫描线和所述第一发光控制线接入所述第三子部，所述第一扫描线接入所述第四子部，所述第二发光控制线接入所述第五子部；
16.优选地，在所述第二方向上，所述第二扫描线、所述第一发光控制线、所述第一扫描线和所述第二发光控制线依次排列。
17.可选地，所述数据线和所述电源线均沿所述第二方向延伸，且所述数据线接入所述第三子部、所述第一子部和所述第四子部，所述电源线接入所述第二子部和所述第五子部。
18.可选地，子像素结构还包括：
19.辅助电源线，所述辅助电源线沿所述第一方向延伸，所述辅助电源线和所述电源线构成网状电源线；
20.优选地，所述辅助电源线接入所述第四子部和所述第五子部。
21.可选地，所述参考电压线沿所述第一方向延伸，所述参考电压线接入所述第四子部；
22.优选地，所述子像素结构还包括：辅助参考电压线，所述辅助参考电压线沿所述第二方向延伸，所述辅助参考电压线和所述参考电压线构成网状参考电压线。
23.可选地，其膜层结构包括层叠设置的：第一导线层、第二导线层、半导体层、栅极层和第三导线层；
24.所述存储电容的两个极板分别设置于所述第一导线层和所述第二导线层；
25.所述驱动晶体管的有源层、第一端和第二端，以及所述开关晶体管的有源层、第一端和第二端设置于所述半导体层；其中，所述驱动晶体管第一端和第二端、所述开关晶体管的第一端和第二端为半导体层经重掺杂形成的导体；
26.所述驱动晶体管的栅极和所述开关晶体管的栅极均设置于所述栅极层；
27.不同膜层之间的连接跨线设置于所述第三导线层。
28.可选地，所述第三导线层与所述第一导线层之间通过第一类过孔连接，所述第三导线层与所述第二导线层之间通过第二类过孔连接；
29.所述第三导线层与所述半导体层之间通过第三类过孔连接，所述第三导线层与所述栅极层之间通过第四类过孔连接；
30.其中，所述第一类过孔和所述第二类过孔均为深孔，所述第三类过孔和所述第四类过孔均为浅孔。
31.可选地，所述驱动晶体管包括顶栅和底栅，所述驱动晶体管的底栅设置于所述第二导线层，所述驱动晶体管的顶栅设置于所述栅极层；
32.优选地，所述驱动晶体管的顶栅为控制栅，所述驱动晶体管的底栅与所述驱动晶体管的源极连接；或者，所述驱动晶体管的底栅为控制栅，所述驱动晶体管的顶栅与所述驱动晶体管的源极连接；
33.优选地，所述驱动晶体管的第二极为源极。
34.可选地，所述半导体层包括：
35.第一半导体结构，所述第一半导体结构沿所述第二方向延伸，且接入所述第三子部、所述第一子部和所述第四子部；
36.第二半导体结构，所述第二半导体结构位于所述第二子部，且为翻转g字型；所述第二半导体结构的长边方向为所述第二方向；
37.第三半导体结构，所述第三半导体结构位于所述第五子部，且沿所述第二方向延伸。
38.可选地，所述第一导线层包括：
39.电容第一极板，所述电容第一极板位于所述第一子部，且在所述半导体层上的垂直投影与所述第一半导体结构交叠；
40.参考电压线，所述参考电压线沿所述第一方向延伸，且接入所述第四子部，向位于所述第四子部内的所述开关晶体管提供参考电压；
41.辅助电源线，所述辅助电源线沿所述第一方向延伸，且接入所述第五子部，向位于所述第五子部内的所述开关晶体管提供电源信号。
42.可选地，所述第二导线层包括：
43.电容第二极板，所述电容第二极板位于所述第一子部，且在所述第一导线层上的垂直投影与所述电容第一极板交叠，交叠的位置构成所述存储电容；
44.底栅，所述底栅位于所述第二子部，且在所述半导体层上的垂直投影与所述第二半导体结构交叠，交叠的位置限定为所述驱动晶体管。
45.可选地，所述栅极层包括：
46.第二扫描线，所述第二扫描线沿所述第一方向延伸，接入所述第三子部；所述第二扫描线在所述半导体层上的垂直投影与所述第一半导体结构交叠，交叠的位置限定为位于所述第三子部的一个所述开关晶体管；
47.第一发光控制线，所述第一发光控制线沿所述第一方向延伸，接入所述第三子部；所述第一发光控制线在所述半导体层上的垂直投影与所述第一半导体结构交叠，交叠的位置限定为位于所述第三子部的一个所述开关晶体管；
48.顶栅，所述顶栅位于所述第二子部，且在所述半导体层上的垂直投影与所述第二半导体结构交叠，交叠的位置限定为所述驱动晶体管；
49.第一扫描线，所述第一扫描线沿所述第一方向延伸，接入所述第四子部和所述第二子部；所述第一扫描线在所述半导体层上的垂直投影与所述第一半导体结构交叠，交叠的位置限定为位于所述第四子部的一个所述开关晶体管；所述第一扫描线在所述半导体层上的垂直投影还与所述第二半导体结构交叠，交叠的位置限定为位于所述第二子部的一个所述开关晶体管；
50.第二发光控制线，所述第二发光控制线沿所述第一方向延伸，接入所述第五子部；所述第二发光控制线在所述半导体层上的垂直投影与所述第三半导体结构交叠，交叠的位
置限定为位于所述第五子部的一个所述开关晶体管。
51.可选地，所述第三导线层包括：
52.数据线，所述数据线沿所述第二方向延伸，且接入所述第三子部，向位于所述第三子部的所述开关晶体管提供数据信号；所述数据线在所述半导体层上的垂直投影位于所述第一半导体结构的外侧；
53.电源线，所述电源线沿所述第二方向延伸，且接入所述第五子部，向位于所述第五子部的所述开关晶体管提供电源信号；所述电源线在所述半导体层上的垂直投影位于所述第三半导体结构的外侧；
54.第一跨线，其两端分别位于所述第二子部和所述第三子部，所述第一跨线用于连接位于所述第二子部内的所述驱动晶体管和位于所述第三子部内的所述开关晶体管；
55.第二跨线，位于所述第一子部，或者其两端分别位于所述第一子部和所述第三子部，所述第二跨线用于连接位于所述第三子部内的所述开关晶体管和位于所述第一子部内的电容第二极板；
56.第三跨线，位于所述第二子部，所述第三跨线用于连接位于所述第二子部内的所述驱动晶体管、所述开关晶体管以及所述电容第一极板；
57.第四跨线，位于所述第五子部，或者其两端分别位于所述第二子部和所述第五子部，所述第四跨线用于连接位于所述第二子部内的所述开关晶体管和位于所述第五子部内的所述开关晶体管；
58.第五跨线，位于所述第四子部，所述第五跨线用于连接位于所述第四子部内的所述开关晶体管和参考电压线。
59.可选地，所述第一跨线的一端通过第三类过孔连接至所述驱动晶体管，所述第一跨线的另一端通过所述第三类过孔连接至位于所述第三子部内的所述开关晶体管；
60.所述第二跨线通过所述第三类过孔连接至所述第三子部内的所述开关晶体管，所述第二跨线通过第二类过孔连接至所述电容第二极板；
61.所述第三跨线通过所述第四类过孔连接至所述驱动晶体管，所述第三跨线通过所述第三类过孔连接所述第二子部内的所述开关晶体管，所述第三跨线通过第一类过孔连接至所述电容第一极板；
62.所述第四跨线的一端通过所述第三类过孔连接至位于所述第二子部内的所述开关晶体管，所述第四跨线的另一端通过所述第三类过孔连接至位于所述第五子部内的所述开关晶体管；
63.所述第五跨线通过所述第三类过孔连接至位于所述第四子部内的所述开关晶体管，所述第五跨线通过所述第一类过孔连接至参考电压线；
64.所述电源线通过所述第一类过孔连接至位于所述第一导线层的辅助电源线。
65.可选地，子像素结构还包括：第四导线层，所述第四导线层位于所述第三导线层远离所述第一导线层的一侧；所述第四导线层包括：
66.第二辅助电源线，所述第二辅助电源线沿所述第二方向延伸，且在所述半导体层上的垂直投影位于所述第三半导体结构的外侧；
67.辅助参考电压线，所述辅助参考电压线沿所述第二方向延伸，且避开所述第一子部；
68.阳极跨线，所述阳极跨线位于所述第一子部和/或所述第二子部，所述阳极跨线用于连接电容第二极板和阳极；
69.优选地，所述第二辅助电源线通过第五类过孔连接至位于所述第三导线层的电源线；
70.所述辅助参考电压线通过所述第五类过孔连接至位于所述第三导线层的第五跨线；
71.所述阳极跨线通过所述第五类过孔连接至位于所述第三导线层的第二跨线；
72.所述阳极通过第六类过孔连接至所述阳极跨线。
73.可选地，其膜层结构包括层叠设置的：第一导线层、半导体层、栅极层和第三导线层；
74.所述存储电容的两个极板分别设置于所述第一导线层和所述栅极层；
75.所述驱动晶体管的有源层、第一端和第二端，以及所述开关晶体管的有源层、第一端和第二端设置于所述半导体层；其中，所述驱动晶体管第一端和第二端、所述开关晶体管的第一端和第二端为半导体层经重掺杂形成导体；
76.所述驱动晶体管的栅极和所述开关晶体管的栅极均设置于所述栅极层；
77.至少部分所述驱动晶体管和所述开关晶体管之间的连接线、以及至少部分所述开关晶体管之间的连接线设置于所述第三导线层。
78.可选地，所述半导体层包括：
79.第一半导体结构，所述第一半导体结构沿所述第二方向延伸，且接入所述第三子部和所述第四子部，所述第一半导体结构避开所述第一子部；
80.第二半导体结构，所述第二半导体结构位于所述第二子部，且为翻转g字型；所述第二半导体结构的长边方向为所述第二方向；
81.第三半导体结构，所述第三半导体结构位于所述第五子部，且沿所述第二方向延伸。
82.相应地，本发明还提供了一种显示面板，包括：多个如本发明任意实施例所述的子像素结构。
83.相应地，本发明还提供了一种显示装置，包括：如本发明任意实施例所述的显示面板。
84.相应地，本发明还提供了一种显示面板的制备方法，包括：
85.将基底划分为多个子像素区域，并将所述子像素区域划分为第一子部、第二子部、第三子部、第四子部和第五子部；所述第一子部和所述第二子部沿第一方向排列；所述第三子部、所述第一子部和所述第四子部沿第二方向依次排列；所述第二方向和所述第一方向相交；在所述第一方向上，所述第五子部和所述第四子部并列设置；在所述第二方向上，所述第二子部和所述第五子部并列设置；
86.在所述第一子部内形成存储电容，在所述第二子部内形成驱动晶体管以及与所述驱动晶体管的控制端连接的至少一个开关晶体管，在所述第三子部内形成与所述驱动晶体管的第一极连接的至少一个开关晶体管，在所述第四子部内形成与所述存储电容连接的至少一个开关晶体管，在所述第五子部内形成与所述驱动晶体管的第二极连接的至少一个开关晶体管。
87.可选地，所述存储电容的制备方法包括：
88.形成第一导线层，对所述第一导线层进行图案化形成电容第一极板；其中，所述电容第一极板位于所述第一子部；
89.在所述第一导线层上形成第一绝缘层；
90.在所述第一绝缘层上形成第二导线层，对所述第二导线层进行图案化形成电容第二极板；其中，所述电容第二极板与所述电容第一极板交叠，形成所述存储电容。
91.可选地，各晶体管的制备方法包括：
92.在所述第二导线层上形成第二绝缘层；
93.在所述第二绝缘层上形成半导体层，对所述半导体层进行图案化形成半导体结构；
94.在所述半导体层上形成第三绝缘层；
95.在所述第三绝缘层上形成栅极层，对所述栅极层进行图案化形成所述驱动晶体管、所述开关晶体管的栅极；其中，所述驱动晶体管与各所述半导体结构交叉的位置构成所述驱动晶体管、所述开关晶体管的栅极与各所述半导体结构交叉的位置构成所述开关晶体管；
96.在所述栅极层上形成第四绝缘层；
97.对应所述第一导线层和所述第二导线层位置处的深度分别形成第一类过孔和第二类过孔；
98.对应所述半导体层和所述栅极层位置处的深度分别形成第三类过孔和第四类过孔；
99.在所述第四绝缘层上形成第三导线层，对所述第三导线层进行图案化形成跨线、数据线和电源线。
100.本发明实施例将子像素划分为五个子部，且五个子部中的器件按照以上设定规律排布，使得子像素的布局紧凑，从而有利于降低子像素的布局空间，有利于显示面板的高密度排布。进一步地，将存储电容设置在第一子部内，将驱动晶体管设置在第二子部内，使得存储电容与驱动晶体管的连接无需长导线，因而能够紧密连接。以及，在第一子部内仅设置有存储电容，使得第一子部内可以不设置扫描线和发光控制线等信号线，能够减少信号线对存储电容产生的串扰。综上所述，本发明实施例对子像素的结构进行了优化，提升了显示面板的性能。
101.应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
102.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
103.图1为本发明实施例提供的一种子像素的结构示意图；
104.图2为本发明实施例提供的一种像素电路的结构示意图；
105.图3为本发明实施例提供的另一种子像素的结构示意图；
106.图4为本发明实施例提供的又一种子像素的结构示意图；
107.图5为沿图3中a-a的剖面结构示意图；
108.图6为本发明实施例提供的一种第一子部和第二子部的放大结构示意图；
109.图7为沿图6中b-b的剖面结构示意图；
110.图8为图6中驱动晶体管的等效电路示意图；
111.图9为本发明实施例提供的另一种第一子部和第二子部的放大结构示意图；
112.图10为沿图9中c-c的剖面结构示意图；
113.图11为图9中驱动晶体管的等效电路示意图；
114.图12为本发明实施例提供的又一种子像素的结构示意图；
115.图13为本发明实施例提供的又一种子像素结构的剖面示意图；
116.图14为本发明实施例提供的一种半导体层的图案化结构示意图；
117.图15为本发明实施例提供的一种第一导线层的图案化结构示意图；
118.图16为本发明实施例提供的一种第二导线层的图案化结构示意图；
119.图17为本发明实施例提供的一种栅极层的图案化结构示意图；
120.图18为本发明实施例提供的一种第三导线层的图案化结构示意图；
121.图19为本发明实施例提供的一种第一类过孔和第二类过孔的图案化结构示意图；
122.图20为本发明实施例提供的一种第三类过孔和第四类过孔的图案化结构示意图；
123.图21为本发明实施例提供的一种第四导线层的图案化结构示意图；
124.图22为本发明实施例提供的一种第五类过孔的图案化结构示意图；
125.图23为本发明实施例提供的一种第六类过孔的图案化结构示意图；
126.图24为本发明实施例提供的又一种子像素结构的剖面结构示意图；
127.图25为本发明实施例提供的另一种半导体层的图案化结构示意图。
具体实施方式
128.为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
129.需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
130.本发明实施例提供了一种子像素结构，本发明实施提供的子像素对其版图区域进行了重新划分。图1为本发明实施例提供的一种子像素的结构示意图。参见图1，该子像素结
构10包括：第一子部11、第二子部12、第三子部13、第四子部14和第五子部15。
131.其中，以第一子部11为基准，第一方向x和第二方向y交叉，示例性地，第一方向x和第二方向y垂直。第一子部11和第二子部12沿第一方向x排列；第三子部13、第一子部11和第四子部14沿第二方向y依次排列。在第一方向x上，第五子部15和第四子部14并列设置；在第二方向y上，第二子部12和第五子部15并列设置。
132.其中，子像素由像素电路构成，像素电路由存储电容、驱动晶体管和开关晶体管等器件构成。在第一子部11内设有存储电容，在第二子部12内设有驱动晶体管以及与驱动晶体管的控制端连接的至少一个开关晶体管，在第三子部13内设有与驱动晶体管的第一极连接的至少一个开关晶体管，在第四子部14内设有与存储电容连接的至少一个开关晶体管，在第五子部15内设有与驱动晶体管的第二极连接的至少一个开关晶体管。
133.本发明实施例将子像素划分为五个子部，且五个子部中的器件按照以上设定规律排布，使得子像素的布局紧凑，从而有利于降低子像素的布局空间，有利于显示面板的高密度排布。进一步地，将存储电容设置在第一子部11内，将驱动晶体管设置在第二子部12内，使得存储电容与驱动晶体管的连接无需长导线，因而能够紧密连接。以及，在第一子部11内仅设置有存储电容，使得第一子部11内可以不设置扫描线和发光控制线等信号线，能够减少信号线对存储电容产生的串扰；在第二子部12内可以不设置扫描线和发光控制线等信号线，能够减少信号线对驱动晶体管dt产生的串扰。综上所述，本发明实施例对子像素结构10进行了优化，提升了显示面板的性能。
134.在上述各实施例的基础上，针对像素电路的类型不同，子像素结构的设置方式也不尽相同，下面进行具体说明，但不作为对本发明的限定。
135.图2为本发明实施例提供的一种像素电路的结构示意图。参见图2，在本发明的一种实施方式中，可选地，像素电路包括：六个晶体管和一个存储电容cst，各晶体管、存储电容cst之间的连接关系如下：
136.驱动晶体管dt，驱动晶体管dt用于响应数据信号而产生驱动电流。由于驱动晶体管dt需要产生驱动电流，因此驱动晶体管dt的尺寸大于其他晶体管的尺寸。
137.第一开关晶体管t1，第一开关晶体管t1的栅极与第一扫描线s1电连接，第一开关晶体管t1的第一极与驱动晶体管dt的栅极电连接，第一开关晶体管t1的第二极与驱动晶体管dt的第二极电连接。第一开关晶体管t1用于在数据写入阶段将数据信号由驱动晶体管dt的第二极传输至栅极，以实现驱动晶体管的阈值补偿功能，因而第一开关晶体管t1可以称为补偿晶体管。
138.第二开关晶体管t2，第二开关晶体管t2的栅极与第二扫描线s2电连接，第二开关晶体管t2的第一极与数据线vdata电连接，第二开关晶体管t2的第二极与驱动晶体管dt的第一极电连接。第二开关晶体管t2用于传输数据信号，将数据信号写入驱动晶体管dt的第一极，因而第二开关晶体管t2可以称为数据写入晶体管。
139.第三开关晶体管t3，第三开关晶体管t3的栅极与第一发光控制线em1电连接，第三开关晶体管t3的第一极与驱动晶体管dt的第一极电连接，第三开关晶体管t3的第二极与存储电容cst电连接。第三开关晶体管t3的第二极还用于连接发光器件oled，第三开关晶体管t3作为驱动晶体管dt和发光器件oled之间的晶体管，只有在第三开关晶体管t3导通时，发光器件oled才能发光，因而第三开关晶体管t3可以称为发光控制晶体管。
140.第四开关晶体管t4，第四开关晶体管t4的栅极与第一扫描线s1电连接，第四开关晶体管t4的第一极与参考电压线vref电连接，第四开关晶体管t4的第二极与第三开关晶体管t3的第二极电连接。第四开关晶体管t4的第二极还用于连接发光器件oled和存储电容cst，第四开关晶体管t4能够将参考电压信号传输至发光器件oled和存储电容cst，从而对发光器件oled和存储电容cst进行初始化。因而第四开关晶体管t4可以称为复位晶体管。
141.第五开关晶体管t5，第五开关晶体管t5的栅极与第二发光控制线em2电连接，第五开关晶体管t5的第一极与电源线vdd电连接，第五开关晶体管t5的第二极与驱动晶体管dt的第二极电连接。一方面，第五开关晶体管t5与第三开关晶体管t3的功能类似，在发光阶段，只有在第三开关晶体管t3和第五开关晶体管t5均导通时，发光器件oled才能发光，因而第五开关晶体管t5也可以称为发光控制晶体管。另一方面，在初始化阶段，第五开关晶体管t5、第一开关晶体管t1和第四开关晶体管t4均导通时，能够对存储电容cst进行初始化。
142.根据上述像素电路的结构，本发明实施例还提供了具体的子像素的结构，下面进行说明，但不作为对本发明的限定。
143.图3为本发明实施例提供的另一种子像素的结构示意图。结合图2和图3，在本发明的一种实施方式中，可选地，在第一子部11内设有存储电容cst；在第二子部12内设有驱动晶体管dt和第一开关晶体管t1；在第三子部13内设有第二开关晶体管t2和第三开关晶体管t3；在第四子部14内设有第四开关晶体管t4；在第五子部15内设有第五开关晶体管t5。本发明实施例这样设置，减小了各晶体管之间连接导线的长度，从而有利于子像素的排布紧凑。
144.结合图2和图3，在本发明的一种实施方式中，可选地，第二扫描线s2、第一发光控制线em1、第一扫描线s1和第二发光控制线em2均沿第一方向x延伸。其中，第二扫描线s2和第一发光控制线em1接入第三子部13，第一扫描线s1接入第四子部14，第二发光控制线em2接入第五子部15。这样设置，有利于第二扫描线s2向第二开关晶体管t2提供第二扫描信号，有利于第一发光控制线em1向第三开关晶体管t3提供第一发光控制信号，有利于第一扫描线s1向第四开关晶体管t4和第一开关晶体管t1提供第一扫描信号，有利于第二发光控制线em2向第五开关晶体管t5提供第二发光控制信号。
145.结合图2和图3，优选地，在第二方向y上，第二扫描线s2、第一发光控制线em1、第一扫描线s1和第二发光控制线em2依次排列。具体地，在图3中，第二扫描线s2位于第一发光控制线em1上方，有利于将第二开关晶体管t2设置在第三开关晶体管t3的上方，从而有利于将第三开关晶体管t3与存储电容cst进行直接连接。同样地，第一扫描线s1位于第二发光控制线em2的上方，有利于将第四开关晶体管t4设置在第五开关晶体管t5的上方，从而有利于将第四开关晶体管t4与存储电容cst进行直接连接。
146.需要说明的是，在其他实施例中，还可以设置第二扫描线s2位于第一发光控制线em1下方，或者设置第一扫描线s1位于第二发光控制线em2的下方，本发明不做限定。
147.结合图2和图3，在本发明的一种实施方式中，可选地，数据线vdata和电源线vdd均沿第二方向y延伸，且数据线vdata接入第三子部13、第一子部11和第四子部14，电源线vdd位于第二子部12和第五子部15的外侧。其中，第三子部13内设置有第二开关晶体管t2，设置数据线vdata接入第三子部13有利于数据线vdata向第二开关晶体管t2提供数据信号，另外由于数据线vdata为第二方向y上共用的信号线，因此还需要接入第一子部11和第四子部14。同样地，第五子部15内设置有第五开关晶体管t5，设置电源线vdd接入第五子部15有利
于电源线vdd向第五开关晶体管t5提供电源信号，另外由于电源线vdd为第二方向y上共用的信号线，因此还需要接入第二子部12。
148.结合图2和图3，在本发明的另一种实施方式中，可选地，参考电压线vref沿第一方向x延伸，参考电压线vref接入第四子部14。这样设置，有利于参考电压线vref向位于第四子部14内的第四开关晶体管t4提供参考电压信号。
149.图4为本发明实施例提供的又一种子像素的结构示意图。参见图4，在本发明的另一种实施方式中，可选地，子像素结构10还包括辅助电源线vdd1，辅助电源线vdd1沿第一方向x延伸，辅助电源线vdd1和电源线vdd构成网状电源线。本发明实施例这样设置，增加了电源线vdd的面积，从而有利于降低电源线vdd的阻抗，提高显示面板提供的电源信号的均一性。
150.结合图2和图4，可选地，辅助电源线vdd1接入第四子部14和第五子部15。优选地，辅助电源线vdd1位于第二发光控制线em2的下方，这样设置，有利于进一步优化像素空间。
151.继续参见图4，在上述各实施例的基础上，可选地，子像素结构10还包括：辅助参考电压线vref1，辅助参考电压线vref1沿第二方向y延伸，辅助参考电压线vref1和参考电压线vref构成网状参考电压线。优选地，辅助参考电压线vref1接入第三子部13、第二子部12、第五子部15和第四子部14，以不增加子像素结构10的空间尺寸。
152.继续参见图2，在上述各实施例的基础上，可选地，电源线vdd为第一电源线，子像素结构还包括第二电源线vss，第二电源线vss为整层铺设。
153.在上述各实施例中，对各晶体管和存储电容cst的子部划分进行了说明，下面对其膜层设置方式进行说明，但不作为对本发明的限定。
154.图5为沿图3中a-a的剖面结构示意图。结合图3和图5，在本发明的一种实施方式中，可选地，子像素结构10的膜层结构包括层叠设置的：第一导线层111、第二导线层112、半导体层113、栅极层114和第三导线层115。存储电容cst的两个极板分别设置于第一导线层111和第二导线层112。驱动晶体管dt(图5中未示出)的有源层、第一端和第二端，以及开关晶体管(图5中示出了第二开关晶体管t2、第三开关晶体管t3和第一开关晶体管t1)的有源层、第一端和第二端设置于半导体层113；其中，驱动晶体管dt第一端和第二端、开关晶体管(包括第一开关晶体管t1-第五开关晶体管t5)的第一端和第二端为半导体层113经重掺杂形成的导体。驱动晶体管dt的栅极和开关晶体管(包括第一开关晶体管t1-第五开关晶体管t5)的栅极均设置于栅极层114。不同膜层之间的连接跨线设置于第三导线层115。示例性地，驱动晶体管dt的第二端和第二开关晶体管t2之间的连接跨线设置于第三导线层115，驱动晶体管dt的栅极和第一开关晶体管t1之间的连接跨线设置于第三导线层115，第一开关晶体管t1和第五开关晶体管t5之间的连接跨线设置于第三导线层115。
155.继续参见图5，在上述各实施例的基础上，可选地，第三导线层115通过过孔与不同的膜层进行电连接。根据过孔深度的不同，可以将过孔划分为第一类过孔、第二类过孔、第三类过孔和第四类过孔等。
156.具体地，第三导线层115与第一导线层111之间通过第一类过孔121连接，例如，第三导线层115和电容下极板之间通过第一类过孔121连接。第三导线层115与第二导线层112之间通过第二类过孔122连接，例如，第三导线层115和电容上极板之间通过第二类过孔122连接。
157.第三导线层115与半导体层113之间通过第三类过孔123连接，例如，第三导线层115与各晶体管的第一端(或第二端)之间通过第三类过孔123连接。第三导线层115与栅极层114之间通过第四类过孔(图5中未示出)连接，例如，第三导线层115和驱动晶体管dt的栅极之间通过第四类过孔连接。
158.其中，第一类过孔和第二类过孔刻蚀的深度较深，均为深孔；第三类过孔和第四类过孔刻蚀的深度较浅，均为浅孔。
159.示例性地，深孔和浅孔的制备均在形成第三导线层之前，且深孔和浅孔采用两道工艺分别制备。例如，首先采用一掩膜板打深孔，再采用另一掩膜板打浅孔。本发明实施例这样设置，避免了深孔和浅孔采用相同的工艺使得浅孔的开口较大，占用像素空间。
160.继续参见图3-图5，在上述各实施例的基础上，可选地，驱动晶体管dt和各开关晶体管均为n型晶体管，其半导体材料采用金属氧化物(例如，氧化铟镓锌，igzo)。与其他材料相比，采用igzo作为半导体材料使得晶体管具有漏电流小的优势，各晶体管可以采用单栅晶体管的结构，从而进一步有利于缩小像素空间，提升显示面板的像素密度。
161.在其他实施例中，驱动晶体管dt和各开关晶体管均为p型晶体管，其半导体材料采用低温多晶硅(p-si)，为了降低漏电流，可以将开关晶体管设置为水平双栅结构。其中，水平双栅等效为两个晶体管串联，可以降低漏电流。
162.图6为本发明实施例提供的一种第一子部和第二子部的放大结构示意图，图7为沿图6中b-b的剖面结构示意图，图8为图6中驱动晶体管的等效电路示意图。参见图6-图8，在本发明的一种实施方式中，可选地，驱动晶体管dt包括顶栅tg和底栅bg，驱动晶体管dt的底栅bg设置于第二导线层112，驱动晶体管dt的顶栅tg设置于栅极层114。本发明实施例利用第二导线层112设置驱动晶体管dt的底栅bg，使得驱动晶体管dt形成垂直双栅结构。顶栅tg和底栅bg中的一个作为控制栅，另一个作为调整阈值电压的栅极，有利于对驱动晶体管dt提供更加精确的控制策略。
163.继续参见图6-图8，可选地，驱动晶体管dt的顶栅tg为控制栅，驱动晶体管dt的底栅bg与驱动晶体管dt的源极s连接。这样设置，使得顶栅tg用于接收数据信号，在数据信号的作用下提供相应的驱动电流。其中，驱动晶体管dt的源极s和漏极d为对称设置，在具体电路中，将电压较低的一端作为源极s，电压较高的一端作为漏极d。在本发明实施例中，驱动晶体管dt的第一极与第二开关晶体管t2连接，且电压较低，为源极s，因此，底栅bg与源极s(即第二开关晶体管t2)连接。
164.图9为本发明实施例提供的另一种第一子部和第二子部的放大结构示意图，图10为沿图9中c-c的剖面结构示意图，图11为图9中驱动晶体管的等效电路示意图。参见图9-图11，在本发明的另一种实施方式中，可选地，驱动晶体管dt的底栅bg为控制栅，驱动晶体管dt的顶栅tg与驱动晶体管dt的源极s连接。这样设置，使得底栅bg用于接收数据信号，在数据信号的作用下提供相应的驱动电流。在本发明实施例中，驱动晶体管dt的第一极与第二开关晶体管t2连接，且电压较低，为源极s，因此，顶栅tg与源极s(即第二开关晶体管t2)连接。
165.图12为本发明实施例提供的又一种子像素的结构示意图，图13为本发明实施例提供的又一种子像素结构的剖面示意图。参见图12和图13，在上述各实施例的基础上，可选地，子像素结构10还包括第四导线层116，第四导线层116位于第三导线层115远离第一导线
层111的一侧；第四导线层116包括：第二辅助电源线vdd2和辅助参考电压线vref1。其中，电源线vdd、辅助电源线vdd1和第二辅助电源线vdd2构成复合网状的电源线。可选地，第二辅助电源线vdd2与电源线vdd存在交叠。参考电压线vref和辅助参考电压线vref1构成网状的参考电压线。本发明实施例这样设置，进一步增加了显示面板中电源信号和参考电压信号的均一性。
166.继续参见图13，在上述各实施例的基础上，可选地，子像素结构10还包括阳极层117，阳极层117位于第四导线层116远离第一导线层111的一侧。阳极层117包括发光器件的阳极。
167.继续参见图13，在上述各实施例的基础上，可选地，第一导线层11的底部还设置有缓冲层等膜层，各导线层之间还设置有绝缘层。具体地，最底层为基底131，基底131例如可以是玻璃等无机膜层。第一缓冲层132位于基底131上，第一缓冲层132例如可以是聚酰亚胺等有机材料。第二缓冲层133位于第一缓冲层132远离基底131的一侧，第二缓冲层133例如可以是氧化硅或氮化硅等无机材料。第三缓冲层134位于第二缓冲层133远离基底131的一侧，第三缓冲层134例如可以是聚酰亚胺等有机材料。第四缓冲层135位于第三缓冲层134远离基底131的一侧，第四缓冲层135例如可以是氧化硅或氮化硅等无机材料。第五缓冲层136位于第四缓冲层135远离基底131的一侧，第五缓冲层136的材料例如可以是氮化铝或氮化镓等无机材料。第六缓冲层137位于第五缓冲层136远离基底131的一侧，第六缓冲层137例如可以是氧化硅或氮化硅等无机材料。第一绝缘层141位于第一导线层111和第二导线层112之间，第一绝缘层141例如可以是氧化硅或氮化硅等无机材料。第二绝缘层142位于第二导线层112和半导体层113之间，第二绝缘层142例如可以是氧化硅或氮化硅等无机材料。第三绝缘层143位于半导体层113和栅极层114之间，第三绝缘层143例如可以是氧化硅或氮化硅等无机材料。第四绝缘层144位于栅极层114和第三导线层115之间，第四绝缘层144例如可以是氧化硅或氮化硅等无机材料。第五绝缘层145位于第三导线层115和第四导线层116之间，第五绝缘层145例如可以是光刻胶等有机材料。第六绝缘层146位于第四导线层116和阳极层117之间，第六绝缘层146例如可以是光刻胶等有机材料。像素定义层147位于阳极层117远离基底131的一侧，像素定义层147例如可以是光刻胶等有机材料。
168.在上述各实施例的基础上，本发明实施例对各膜层的图案化结构进行进一步地说明，但不作为对本发明的限定。
169.图14为本发明实施例提供的一种半导体层的图案化结构示意图。参见图12和图14，在本发明的一种实施方式中，可选地，半导体层113包括：
170.第一半导体结构1131，第一半导体结构1131沿第二方向y延伸，且接入第三子部13、第一子部11和第四子部14。其中，第一半导体结构1131用于形成第二开关晶体管t2、第三开关晶体管t3和第四开关晶体管t4的有源层。在第一半导体结构1131进行重掺杂后形成导体，从而形成第二开关晶体管t2、第三开关晶体管t3和第四开关晶体管t4的源极和漏极。具体地，第二开关晶体管t2第一极(源极或漏极)通过过孔连接数据线，第二开关晶体管t2的第二极(漏极或源极)通过重掺杂的第一半导体结构1131连接第三开关晶体管t3的第一极(源极或漏极)，第二开关晶体管t2的第二极还通过连接跨线与驱动晶体管dt的第一极(源极或漏极)电连接，第三开关晶体管t3的第二极(漏极或源极)通过重掺杂的第一半导体结构1131连接第四开关晶体管t4的第二极(漏极或源极)。第四开关晶体管t4的第一极(源
极或漏极)通过过孔连接至参考电压线vref。
171.第二半导体结构1132，第二半导体结构1132位于第二子部12，且为翻转g字型；第二半导体结构1132的长边方向为第二方向y。第二半导体结构1132用于形成驱动晶体管dt和第一开关晶体管t1的有源层。在第二半导体结构1132进行重掺杂后形成导体，从而形成驱动晶体管dt和第一开关晶体管t1的源极和漏极。具体地，驱动晶体管dt的第一极(源极或漏极)通过连接跨线连接至第二开关晶体管t2的第二极(漏极或源极)，驱动晶体管dt的第二极(漏极或源极)通过重掺杂的第二半导体结构1132连接第一开关晶体管t1的第二极(漏极或源极)，第一开关晶体管t1的第一极(源极或漏极)通过连接跨线连接至驱动晶体管dt的栅极。
172.第三半导体结构1133，第三半导体结构1133位于第五子部15，且沿第二方向y延伸。第三半导体结构1133用于形成第五开关晶体管t5的有源层。在第三半导体结构1133进行重掺杂后形成导体，从而形成第五开关晶体管t5的源极和漏极。具体地，第五开关晶体管t5的第一极(源极或漏极)通过过孔连接至电源线vdd，第五开关晶体管t5的第二极(漏极或源极)通过连接跨线连接至驱动晶体管dt的第二极。
173.图15为本发明实施例提供的一种第一导线层的图案化结构示意图。参见图12和图15，在本发明的一种实施方式中，可选地，第一导线层111包括：
174.电容第一极板1111，电容第一极板1111位于第一子部11，且在半导体层113上的垂直投影与第一半导体结构1131交叠。
175.参考电压线vref，参考电压线vref沿第一方向x延伸，且接入第四子部14，向位于第四子部14内的开关晶体管提供参考电压。具体地，位于第四子部14内的开关晶体管为第四开关晶体管t4，参考电压线vref通过过孔连接至第四开关晶体管t4的第一极(源极或漏极)。
176.辅助电源线vdd1，辅助电源线vdd1沿第一方向x延伸，且接入第五子部15，向位于第五子部15内的开关晶体管提供电源信号。具体地，位于第五子部15内的开关晶体管为第五开关晶体管t5，辅助电源线vdd1与位于第三导线层115的电源线vdd构成网状电源线。第五开关晶体管t5通过过孔连接至电源线vdd，辅助电源线vdd1也通过过孔连接至电源线vdd。
177.在其他实施例中，还可以设置参考电压线vref和/或辅助电源线vdd1位于第二导线层112。
178.图16为本发明实施例提供的一种第二导线层的图案化结构示意图。参见图12和图16，在本发明的一种实施方式中，可选地，第二导线层112包括：
179.电容第二极板1121，电容第二极板位于第一子部11，且在第一导线层111上的垂直投影与电容第一极板1111交叠，交叠的位置构成存储电容cst。
180.底栅bg，底栅bg位于第二子部12，且在半导体层113上的垂直投影与第二半导体结构1132交叠，交叠的位置限定为驱动晶体管dt。
181.本发明实施例利用第二导线层112设置驱动晶体管dt的底栅bg，无需额外增设新的膜层，也无需占用像素空间，从而有利于确保显示面板的轻薄化和紧凑性。
182.图17为本发明实施例提供的一种栅极层的图案化结构示意图。参见图12和图17，在本发明的一种实施方式中，可选地，栅极层114包括：
183.第二扫描线s2，第二扫描线s2沿第一方向x延伸，接入第三子部13；第二扫描线s2在半导体层113上的垂直投影与第一半导体结构1131交叠，交叠的位置限定为位于第三子部13的一个开关晶体管，即第二开关晶体管t2。
184.第一发光控制线em1，第一发光控制线em1沿第一方向x延伸，接入第三子部13；第一发光控制线em1在半导体层113上的垂直投影与第一半导体结构1131交叠，交叠的位置限定为位于第三子部13的一个开关晶体管，即第三开关晶体管t3。
185.顶栅tg，顶栅tg位于第二子部12，且在半导体层113上的垂直投影与第二半导体结构1132交叠，交叠的位置限定为驱动晶体管dt。
186.第一扫描线s1，第一扫描线s1沿第一方向x延伸，为削顶上字形，接入第四子部14和第二子部12；第一扫描线s1在半导体层113上的垂直投影与第一半导体结构1131交叠，交叠的位置限定为位于第四子部14的一个开关晶体管，即第四开关晶体管t4；第一扫描线s1在半导体层113上的垂直投影还与第二半导体结构1132交叠，交叠的位置限定为位于第二子部12的一个开关晶体管，即第一开关晶体管t1。
187.第二发光控制线em2，第二发光控制线em2沿第一方向x延伸，接入第五子部15；第二发光控制线em2在半导体层113上的垂直投影与第三半导体结构1133交叠，交叠的位置限定为位于第五子部15的一个开关晶体管，即第五开关晶体管t5。
188.本发明实施例设置各晶体管为顶栅晶体管，能够在半导体层111上形成金属层，该金属层形成为各晶体管的栅极。对于igzo类型的半导体材料，能够在形成栅极层114后对半导体层111进行氧的差异化，使半导体层111上的沟道区和源漏区的氧化存在差异，从而形成晶体管；对于ltps类型的半导体材料，能够在形成栅极层114后对半导体层111进行离子注入，从而形成晶体管。
189.图18为本发明实施例提供的一种第三导线层的图案化结构示意图。参见图12和图18，在本发明的一种实施方式中，可选地，第三导线层115包括：
190.数据线vdata，数据线vdata沿第二方向y延伸，且接入第三子部13，向位于第三子部13的开关晶体管(即第二开关晶体管t2)提供数据信号；数据线vdata在半导体层113上的垂直投影位于第一半导体结构1131的外侧。这样设置，有利于降低各信号线之间的交叠面积，从而降低信号线之间的干扰。
191.电源线vdd，电源线vdd沿第二方向y延伸，且接入第五子部15，向位于第五子部15的开关晶体管(即第五开关晶体管t5)提供电源信号；电源线vdd在半导体层113上的垂直投影位于第三半导体结构1133的外侧。这样设置，有利于降低各信号线之间的交叠面积，从而降低信号线之间的干扰。
192.第一跨线1151，其两端分别位于第二子部12和第三子部13，第一跨线1151用于连接位于第二子部12内的驱动晶体管dt和位于第三子部13内的开关晶体管(即第二开关晶体管t2)。具体地，第一跨线1151的一端通过过孔连接至驱动晶体管dt的第一极，第一跨线1151的另一端通过过孔连接至第二开关晶体管t2的第二极。
193.第二跨线1152，位于第一子部11，第二跨线1152用于连接位于第三子部13内的开关晶体管(即第三开关晶体管t3)和位于第一子部11内的电容第二极板1121。具体地，第二跨线1152的一端通过过孔连接至第三开关晶体管t3的第二极，第二跨线1152的另一端通过过孔连接至电容第二极板1121。在其他实施例中，还可以设置第二跨线1152两端分别位于
第一子部11和第三子部13。
194.第三跨线1153，位于第二子部12，第三跨线1153用于连接位于第二子部12内的驱动晶体管dt、开关晶体管(即第一开关晶体管t1)以及电容第一极板1111。具体地，第三跨线1153中的一部分通过过孔连接至驱动晶体管dt的栅极，第三跨线1153的另一部分通过过孔连接至第一开关晶体管t1的第一极，第三跨线1153的再一部分通过过孔连接至电容第一极板1111。
195.第四跨线1154，位于第五子部15，第四跨线1154用于连接位于第二子部12内的开关晶体管(即第一开关晶体管t1)和位于第五子部15内的开关晶体管(即第五开关晶体管)。具体地，第四跨线1154的一端通过过孔连接至第一开关晶体管t1的第二极，第四跨线1154的另一端通过过孔连接至第五开关晶体管t5的第二极。在其他实施例中，还可以设置第四跨线1154的两端分别位于第二子部12和第五子部15。
196.第五跨线1155，位于第四子部14，第五跨线1155用于连接位于第四子部14内的开关晶体管(即第四开关晶体管t4)和参考电压线vref。具体地，第五跨线1155的一部分通过过孔连接至第四开关晶体管t4的第一极，第五跨线1155的另一部分通过过孔连接至参考电压线vref。
197.图19为本发明实施例提供的一种第一类过孔和第二类过孔的图案化结构示意图，图20为本发明实施例提供的一种第三类过孔和第四类过孔的图案化结构示意图。参见图12、图18-图20，在本发明的一种实施方式中，可选地，第一跨线1151的一部分通过第三类过孔1231连接至驱动晶体管dt的第一极，第一跨线1151的另一部分通过第三类过孔1232连接至位于第三子部13内的开关晶体管(即第二开关晶体管t2)的第二极。可选地，第一跨线1151的再一部分通过第二类过孔1222连接至位于第二子部12内的底栅bg。
198.第二跨线1152通过第三类过孔1233连接至第三子部13内的开关晶体管(即第三开关晶体管t3)的第二极，第二跨线1152通过第二类过孔1221连接至电容第二极板1121。
199.第三跨线1153通过第四类过孔1241连接至驱动晶体管dt的栅极、第三跨线1153通过第三类过孔1234连接第二子部12内的开关晶体管(第一开关晶体管t1)的第一极，第三跨线1153通过第一类过孔1211连接至电容第一极板1111。
200.第四跨线1154的一端通过第三类过孔1235连接至位于第二子部12内的开关晶体管(即第一开关晶体管t1的第二极)，第四跨线1154的另一端通过第三类过孔1236连接至位于第五子部15内的开关晶体管(即第五开关晶体管t5)的第二极。
201.第五跨线1155通过第三类过孔1237连接至位于第四子部14内的开关晶体管(第四开关晶体管t4)的第一极，第五跨线1155通过第一类过孔1212连接至参考电压线vref。
202.电源线vdd通过第一类过孔1213连接至位于第一导线层111的辅助电源线vdd1，电源线vdd通过第三类过孔1238连接至位于第五子部15的开关晶体管(即第五开关晶体管t5)的第一极。
203.数据线vdata通过第三类过孔1239连接至位于第三子部13内的开关晶体管(即第二开关晶体管t2)的第一极。
204.图21为本发明实施例提供的一种第四导线层的图案化结构示意图。参见图12和图21，在本发明的一种实施方式中，可选地，第四导线层116包括：
205.第二辅助电源线vdd2，第二辅助电源线vdd2沿第二方向y延伸，且在半导体层113
上的垂直投影位于第三半导体结构1133的外侧。可选地，第二辅助电源线vdd2与电源线vdd交叠。
206.辅助参考电压线vref1，辅助参考电压线vref1沿第二方向y延伸，且避开第一子部11。这样设置，有利于避免参考电压线vref1对存储电容cst的影响。
207.阳极跨线1161，阳极跨线1161位于第一子部11和/或第二子部12，阳极跨线1161用于连接电容第二极板1121和阳极。
208.图22为本发明实施例提供的一种第五类过孔的图案化结构示意图，图23为本发明实施例提供的一种第六类过孔的图案化结构示意图。参见图12、图21-图23，在本发明的一种实施方式中，可选地，第二辅助电源线vdd2通过第五类过孔1251连接至位于第三导线层115的电源线vdd。
209.辅助参考电压线vref1通过第五类过孔1252连接至位于第三导线层115的第五跨线1155。
210.阳极跨线1161通过第五类过孔1253连接至位于第三导线层115的第二跨线1152。
211.阳极通过第六类过孔1261连接至阳极跨线1161。
212.需要说明的是，在上述各实施例中，示例性地示出了子像素结构10的膜层结构包括第一导线层111、第二导线层112、半导体层113、栅极层114和第三导线层115。这并非对本发明的限定，在其他实施例中，还可以设置子像素结构10的膜层数量进一步减少。
213.图24为本发明实施例提供的又一种子像素结构的剖面结构示意图。参见图24，在本发明的一种实施方式中，可选地，子像素结构10的膜层结构包括第一导线层111、半导体层113、栅极层114和第三导线层115。与前述各实施例不同的是，存储电容cst的两个极板分别设置于第一导线层111和栅极层114。即栅极层114复用为前述各实施例中的第二导线层112。本发明实施例这样设置，有利于减少膜层数量，从而有利于显示面板的轻薄化。
214.图25为本发明实施例提供的另一种半导体层的图案化结构示意图。参见图25，与前述各实施例不同的是，第一半导体结构1131避开第一子部11。这样设置，能够避免第一半导体结构1131位于电容第一极板和电容第二基板之间。进一步地，可以通过连接跨线的方式连接第三开关晶体管t3的第二极和第四开关晶体管t4的第二极。
215.需要说明的是，在上述各实施例中，示例性地示出了第一方向x和第二方向y垂直的情况，在其他实施例中，还可以根据需要将第一方向x和第二方向y设置为非垂直。
216.本发明实施例还提供了一种显示面板，该显示面板包括：多个如本发明任意实施例所提供的子像素结构10，其技术原理和产生的效果类似，不再赘述。
217.本发明实施例还提供了一种显示装置，例如可以是，手机、电脑、平板电脑或可穿戴设备等。该显示装置包括：本发明任意实施例所提供的显示面板，其技术原理和产生的效果类似，不再赘述。
218.本发明实施例还提供了一种显示面板的制备方法，该显示面板的制备方法适用于本发明任意实施例所提供的显示面板，能够实现相应的有益效果。具体地，该显示面板的制备方法包括：
219.将基底划分为多个子像素区域，并将子像素区域划分为第一子部、第二子部、第三子部、第四子部和第五子部；第一子部和第二子部沿第一方向排列；第三子部、第一子部和第四子部沿第二方向依次排列；第二方向和第一方向交叉；在第一方向上，第五子部和第四
子部并列设置；在第二方向上，第二子部和第五子部并列设置；
220.在第一子部内形成存储电容，在第二子部内形成驱动晶体管以及与驱动晶体管的控制端连接的至少一个开关晶体管，在第三子部内形成与驱动晶体管的第一极连接的至少一个开关晶体管，在第四子部内形成与存储电容连接的至少一个开关晶体管，在第五子部内形成与驱动晶体管的第二极连接的至少一个开关晶体管。
221.可选地，存储电容cst的制备方法包括以下步骤：
222.参见图13和图15，形成第一导线层111，对第一导线层111进行图案化形成电容第一极板1111；其中，电容第一极板1111位于第一子部11。
223.示例性地，第一导线层111的材料包括钼、金、银、铜、锂、钠、钾、镁、铝和锌中的一种或者几种的组合。可以采用蒸镀、磁控溅射等工艺形成第一导线层111，然后采用光刻+蚀刻工艺进行图案化。
224.参见图13，在第一导线层111上形成第一绝缘层141。
225.示例性地，第一绝缘层141的材料例如可以是氧化硅或氮化硅等无机材料，可以采用物理、化学气相沉积工艺形成。
226.参见图13和图16，在第一绝缘层上形成第二导线层112，对第二导线层112进行图案化形成电容第二极板1121；其中，电容第二极板1121与电容第一极板交叠，形成存储电容cst。
227.示例性地，第二导线层112的材料包括钼、金、银、铜、锂、钠、钾、镁、铝和锌中的一种或者几种的组合。可以采用蒸镀、磁控溅射等工艺形成第二导线层112，然后采用光刻+蚀刻工艺进行图案化。
228.在上述各实施例的基础上，可选地，各晶体管的制备方法包括：
229.参见图13，在第二导线层112上形成第二绝缘层142。
230.示例性地，第二绝缘层142的材料例如可以是氧化硅或氮化硅等无机材料，可以采用物理、化学气相沉积工艺形成。
231.参见图13和图14，在第二绝缘层上形成半导体层113，对半导体层113进行图案化形成半导体结构(包括第一半导体结构1131、第二半导体结构1132和第三半导体结构1133)。
232.参见图13，在半导体层113上形成第三绝缘层143。
233.示例性地，第三绝缘层143的材料例如可以是氧化硅或氮化硅等无机材料，可以采用物理、化学气相沉积工艺形成。
234.参见图13和图17，在第三绝缘层上形成栅极层114，对栅极层114进行图案化形成驱动晶体管dt、开关晶体管的栅极；其中，驱动晶体管dt与各半导体结构交叉的位置构成驱动晶体管dt、开关晶体管的栅极与各半导体结构交叉的位置构成开关晶体管。
235.示例性地，栅极层114的材料包括钼、金、银、铜、锂、钠、钾、镁、铝和锌中的一种或者几种的组合。可以采用蒸镀、磁控溅射等工艺形成栅极层114，然后采用光刻+蚀刻工艺进行图案化。
236.参见图13，在栅极层114上形成第四绝缘层144。
237.示例性地，第四绝缘层144的材料例如可以是氧化硅或氮化硅等无机材料，可以采用物理、化学气相沉积工艺形成。
238.参见图13和图19，对应第一导线层111和第二导线层112位置处的深度分别形成第一类过孔121和第二类过孔122。
239.具体地，采用深孔刻蚀工艺形成第一类过孔121和第二类过孔122。
240.参见图13和图20，对应半导体层113和栅极层114位置处的深度分别形成第三类过孔123和第四类过孔124。
241.具体地，采用浅孔刻蚀工艺形成第三类过孔123和第四类过孔124。
242.参见图13和图18，在第四绝缘层144上形成第三导线层115，对第三导线层115进行图案化形成跨线(包括第一跨线1151、第二跨线1152、第三跨线1153、第四跨线1154和第五跨线1155)、数据线vdata和电源线vdd。
243.示例性地，第三导线层115的材料包括钼、金、银、铜、锂、钠、钾、镁、铝和锌中的一种或者几种的组合。可以采用蒸镀、磁控溅射等工艺形成第三导线层115，然后采用光刻+蚀刻工艺进行图案化。其中，第三导线层115能够注入过孔与其他导线层进行电连接。
244.可选地，在形成第三导线层115之后，还包括：
245.参见图13，在第三导线层115上形成第五绝缘层145。
246.示例性地，第五绝缘层145的材料例如可以是光刻胶等有机材料，可以采用旋涂工艺形成。
247.参见图13和图22，对应第三导线层115位置处的深度形成第五类过孔125。
248.具体地，采用浅孔刻蚀工艺形成第五类过孔125。
249.参见图13和图21，在第五绝缘层145上形成第四导线层116，对第四导线层116进行图案化形成第二辅助电源线vdd2、辅助参考电压线vref1和阳极跨线1161。
250.示例性地，第四导线层116的材料包括钼、金、银、铜、锂、钠、钾、镁、铝和锌中的一种或者几种的组合。可以采用蒸镀、磁控溅射等工艺形成第四导线层116，然后采用光刻+蚀刻工艺进行图案化。其中，第四导线层116能够注入过孔与第三导线层115进行电连接。
251.参见图13，在第四导线层116上形成第六绝缘层146。
252.示例性地，第六绝缘层146的材料例如可以是光刻胶等有机材料，可以采用旋涂工艺形成。
253.参见图13和图23，对应第四导线层116位置处的深度形成第六类过孔126。
254.具体地，采用浅孔刻蚀工艺形成第六类过孔126。
255.参见图13，在第六绝缘层146上形成阳极层117，对阳极层117进行图案化形成阳极。
256.示例性地，阳极层的材料包括氧化铟锡(ito)、银或ito银ito的组合(ito/ag/ito)。
257.在形成阳极层117之后，还包括形成发光层、封装等工艺，本发明不再赘述。
258.应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。
259.上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

技术特征：
1.一种子像素结构，其特征在于，包括：第一子部、第二子部、第三子部、第四子部和第五子部；所述第一子部和所述第二子部沿第一方向排列；所述第三子部、所述第一子部和所述第四子部沿第二方向依次排列；所述第二方向和所述第一方向相交；在所述第一方向上，所述第五子部和所述第四子部并列设置；在所述第二方向上，所述第二子部和所述第五子部并列设置；其中，在所述第一子部内设有存储电容，在所述第二子部内设有驱动晶体管以及与所述驱动晶体管的控制端连接的至少一个开关晶体管，在所述第三子部内设有与所述驱动晶体管的第一极连接的至少一个开关晶体管，在所述第四子部内设有与所述存储电容连接的至少一个开关晶体管，在所述第五子部内设有与所述驱动晶体管的第二极连接的至少一个开关晶体管。2.根据权利要求1所述的子像素结构，其特征在于，在所述第二子部内设有所述驱动晶体管和第一开关晶体管，所述第一开关晶体管的栅极与第一扫描线电连接，所述第一开关晶体管的第一极与所述驱动晶体管的栅极电连接，所述第一开关晶体管的第二极与所述驱动晶体管的第二极电连接；在所述第三子部内设有第二开关晶体管和第三开关晶体管，所述第二开关晶体管的栅极与第二扫描线电连接，所述第二开关晶体管的第一极与数据线电连接，所述第二开关晶体管的第二极与所述驱动晶体管的第一极电连接；所述第三开关晶体管的栅极与第一发光控制线电连接，所述第三开关晶体管的第一极与所述驱动晶体管的第一极电连接，所述第三开关晶体管的第二极与存储电容电连接；在所述第四子部内设有第四开关晶体管，所述第四开关晶体管的栅极与所述第一扫描线电连接，所述第四开关晶体管的第一极与参考电压线电连接，所述第四开关晶体管的第二极与所述第三开关晶体管的第二极电连接；在所述第五子部内设有第五开关晶体管，所述第五开关晶体管的栅极与第二发光控制线电连接，所述第五开关晶体管的第一极与电源线电连接，所述第五开关晶体管的第二极与所述驱动晶体管的第二极电连接；优选地，所述驱动晶体管、所述第一开关晶体管、所述第二开关晶体管、所述第三开关晶体管、所述第四开关晶体管和所述第五开关晶体管均为氧化物晶体管。3.根据权利要求2所述的子像素结构，其特征在于，所述第二扫描线、所述第一发光控制线、所述第一扫描线和所述第二发光控制线均沿所述第一方向延伸；其中，所述第二扫描线和所述第一发光控制线接入所述第三子部，所述第一扫描线接入所述第四子部，所述第二发光控制线接入所述第五子部；优选地，在所述第二方向上，所述第二扫描线、所述第一发光控制线、所述第一扫描线和所述第二发光控制线依次排列。4.根据权利要求2所述的子像素结构，其特征在于，所述数据线和所述电源线均沿所述第二方向延伸，且所述数据线接入所述第三子部、所述第一子部和所述第四子部，所述电源线接入所述第二子部和所述第五子部。5.根据权利要求4所述的子像素结构，其特征在于，还包括：辅助电源线，所述辅助电源线沿所述第一方向延伸，所述辅助电源线和所述电源线构
成网状电源线；优选地，所述辅助电源线接入所述第四子部和所述第五子部。6.根据权利要求2所述的子像素结构，其特征在于，所述参考电压线沿所述第一方向延伸，所述参考电压线接入所述第四子部；优选地，所述子像素结构还包括：辅助参考电压线，所述辅助参考电压线沿所述第二方向延伸，所述辅助参考电压线和所述参考电压线构成网状参考电压线。7.根据权利要求1所述的子像素结构，其特征在于，其膜层结构包括层叠设置的：第一导线层、第二导线层、半导体层、栅极层和第三导线层；所述存储电容的两个极板分别设置于所述第一导线层和所述第二导线层；所述驱动晶体管的有源层、第一端和第二端，以及所述开关晶体管的有源层、第一端和第二端设置于所述半导体层；其中，所述驱动晶体管第一端和第二端、所述开关晶体管的第一端和第二端为半导体层经重掺杂形成的导体；所述驱动晶体管的栅极和所述开关晶体管的栅极均设置于所述栅极层；不同膜层之间的连接跨线设置于所述第三导线层。8.根据权利要求7所述的子像素结构，其特征在于，所述第三导线层与所述第一导线层之间通过第一类过孔连接，所述第三导线层与所述第二导线层之间通过第二类过孔连接；所述第三导线层与所述半导体层之间通过第三类过孔连接，所述第三导线层与所述栅极层之间通过第四类过孔连接；其中，所述第一类过孔和所述第二类过孔均为深孔，所述第三类过孔和所述第四类过孔均为浅孔。9.根据权利要求7所述的子像素结构，其特征在于，所述驱动晶体管包括顶栅和底栅，所述驱动晶体管的底栅设置于所述第二导线层，所述驱动晶体管的顶栅设置于所述栅极层；优选地，所述驱动晶体管的顶栅为控制栅，所述驱动晶体管的底栅与所述驱动晶体管的源极连接；或者，所述驱动晶体管的底栅为控制栅，所述驱动晶体管的顶栅与所述驱动晶体管的源极连接；优选地，所述驱动晶体管的第二极为源极。10.根据权利要求7所述的子像素结构，其特征在于，所述半导体层包括：第一半导体结构，所述第一半导体结构沿所述第二方向延伸，且接入所述第三子部、所述第一子部和所述第四子部；第二半导体结构，所述第二半导体结构位于所述第二子部，且为翻转g字型；所述第二半导体结构的长边方向为所述第二方向；第三半导体结构，所述第三半导体结构位于所述第五子部，且沿所述第二方向延伸。11.根据权利要求10所述的子像素结构，其特征在于，所述第一导线层包括：电容第一极板，所述电容第一极板位于所述第一子部，且在所述半导体层上的垂直投影与所述第一半导体结构交叠；参考电压线，所述参考电压线沿所述第一方向延伸，且接入所述第四子部，向位于所述第四子部内的所述开关晶体管提供参考电压；辅助电源线，所述辅助电源线沿所述第一方向延伸，且接入所述第五子部，向位于所述
第五子部内的所述开关晶体管提供电源信号。12.根据权利要求11所述的子像素结构，其特征在于，所述第二导线层包括：电容第二极板，所述电容第二极板位于所述第一子部，且在所述第一导线层上的垂直投影与所述电容第一极板交叠，交叠的位置构成所述存储电容；底栅，所述底栅位于所述第二子部，且在所述半导体层上的垂直投影与所述第二半导体结构交叠，交叠的位置限定为所述驱动晶体管。13.根据权利要求10所述的子像素结构，其特征在于，所述栅极层包括：第二扫描线，所述第二扫描线沿所述第一方向延伸，接入所述第三子部；所述第二扫描线在所述半导体层上的垂直投影与所述第一半导体结构交叠，交叠的位置限定为位于所述第三子部的一个所述开关晶体管；第一发光控制线，所述第一发光控制线沿所述第一方向延伸，接入所述第三子部；所述第一发光控制线在所述半导体层上的垂直投影与所述第一半导体结构交叠，交叠的位置限定为位于所述第三子部的一个所述开关晶体管；顶栅，所述顶栅位于所述第二子部，且在所述半导体层上的垂直投影与所述第二半导体结构交叠，交叠的位置限定为所述驱动晶体管；第一扫描线，所述第一扫描线沿所述第一方向延伸，接入所述第四子部和所述第二子部；所述第一扫描线在所述半导体层上的垂直投影与所述第一半导体结构交叠，交叠的位置限定为位于所述第四子部的一个所述开关晶体管；所述第一扫描线在所述半导体层上的垂直投影还与所述第二半导体结构交叠，交叠的位置限定为位于所述第二子部的一个所述开关晶体管；第二发光控制线，所述第二发光控制线沿所述第一方向延伸，接入所述第五子部；所述第二发光控制线在所述半导体层上的垂直投影与所述第三半导体结构交叠，交叠的位置限定为位于所述第五子部的一个所述开关晶体管。14.根据权利要求10所述的子像素结构，其特征在于，所述第三导线层包括：数据线，所述数据线沿所述第二方向延伸，且接入所述第三子部，向位于所述第三子部的所述开关晶体管提供数据信号；所述数据线在所述半导体层上的垂直投影位于所述第一半导体结构的外侧；电源线，所述电源线沿所述第二方向延伸，且接入所述第五子部，向位于所述第五子部的所述开关晶体管提供电源信号；所述电源线在所述半导体层上的垂直投影位于所述第三半导体结构的外侧；第一跨线，其两端分别位于所述第二子部和所述第三子部，所述第一跨线用于连接位于所述第二子部内的所述驱动晶体管和位于所述第三子部内的所述开关晶体管；第二跨线，位于所述第一子部，或者其两端分别位于所述第一子部和所述第三子部，所述第二跨线用于连接位于所述第三子部内的所述开关晶体管和位于所述第一子部内的电容第二极板；第三跨线，位于所述第二子部，所述第三跨线用于连接位于所述第二子部内的所述驱动晶体管、所述开关晶体管以及所述电容第一极板；第四跨线，位于所述第五子部，或者其两端分别位于所述第二子部和所述第五子部，所述第四跨线用于连接位于所述第二子部内的所述开关晶体管和位于所述第五子部内的所
述开关晶体管；第五跨线，位于所述第四子部，所述第五跨线用于连接位于所述第四子部内的所述开关晶体管和参考电压线。15.根据权利要求14所述的子像素结构，其特征在于，所述第一跨线的一端通过第三类过孔连接至所述驱动晶体管，所述第一跨线的另一端通过所述第三类过孔连接至位于所述第三子部内的所述开关晶体管；所述第二跨线通过所述第三类过孔连接至所述第三子部内的所述开关晶体管，所述第二跨线通过第二类过孔连接至所述电容第二极板；所述第三跨线通过第四类过孔连接至所述驱动晶体管，所述第三跨线通过所述第三类过孔连接所述第二子部内的所述开关晶体管，所述第三跨线通过第一类过孔连接至所述电容第一极板；所述第四跨线的一端通过所述第三类过孔连接至位于所述第二子部内的所述开关晶体管，所述第四跨线的另一端通过所述第三类过孔连接至位于所述第五子部内的所述开关晶体管；所述第五跨线通过所述第三类过孔连接至位于所述第四子部内的所述开关晶体管，所述第五跨线通过所述第一类过孔连接至参考电压线；所述电源线通过所述第一类过孔连接至位于所述第一导线层的辅助电源线。16.根据权利要求10所述的子像素结构，其特征在于，还包括：第四导线层，所述第四导线层位于所述第三导线层远离所述第一导线层的一侧；所述第四导线层包括：第二辅助电源线，所述第二辅助电源线沿所述第二方向延伸，且在所述半导体层上的垂直投影位于所述第三半导体结构的外侧；辅助参考电压线，所述辅助参考电压线沿所述第二方向延伸，且避开所述第一子部；阳极跨线，所述阳极跨线位于所述第一子部和/或所述第二子部，所述阳极跨线用于连接电容第二极板和阳极；优选地，所述第二辅助电源线通过第五类过孔连接至位于所述第三导线层的电源线；所述辅助参考电压线通过所述第五类过孔连接至位于所述第三导线层的第五跨线；所述阳极跨线通过所述第五类过孔连接至位于所述第三导线层的第二跨线；所述阳极通过第六类过孔连接至所述阳极跨线。17.根据权利要求1所述的子像素结构，其特征在于，其膜层结构包括层叠设置的：第一导线层、半导体层、栅极层和第三导线层；所述存储电容的两个极板分别设置于所述第一导线层和所述栅极层；所述驱动晶体管的有源层、第一端和第二端，以及所述开关晶体管的有源层、第一端和第二端设置于所述半导体层；其中，所述驱动晶体管第一端和第二端、所述开关晶体管的第一端和第二端为半导体层经重掺杂形成导体；所述驱动晶体管的栅极和所述开关晶体管的栅极均设置于所述栅极层；至少部分所述驱动晶体管和所述开关晶体管之间的连接线、以及至少部分所述开关晶体管之间的连接线设置于所述第三导线层。18.根据权利要求17所述的子像素结构，其特征在于，所述半导体层包括：第一半导体结构，所述第一半导体结构沿所述第二方向延伸，且接入所述第三子部和
所述第四子部，所述第一半导体结构避开所述第一子部；第二半导体结构，所述第二半导体结构位于所述第二子部，且为翻转g字型；所述第二半导体结构的长边方向为所述第二方向；第三半导体结构，所述第三半导体结构位于所述第五子部，且沿所述第二方向延伸。19.一种显示面板，其特征在于，包括：多个如权利要求1-18任一项所述的子像素结构。20.一种显示装置，其特征在于，包括：如权利要求19所述的显示面板。21.一种显示面板的制备方法，其特征在于，包括：将基底划分为多个子像素区域，并将所述子像素区域划分为第一子部、第二子部、第三子部、第四子部和第五子部；所述第一子部和所述第二子部沿第一方向排列；所述第三子部、所述第一子部和所述第四子部沿第二方向依次排列；所述第二方向和所述第一方向相交；在所述第一方向上，所述第五子部和所述第四子部并列设置；在所述第二方向上，所述第二子部和所述第五子部并列设置；在所述第一子部内形成存储电容，在所述第二子部内形成驱动晶体管以及与所述驱动晶体管的控制端连接的至少一个开关晶体管，在所述第三子部内形成与所述驱动晶体管的第一极连接的至少一个开关晶体管，在所述第四子部内形成与所述存储电容连接的至少一个开关晶体管，在所述第五子部内形成与所述驱动晶体管的第二极连接的至少一个开关晶体管。22.根据权利要求21所述的显示面板的制备方法，其特征在于，所述存储电容的制备方法包括：形成第一导线层，对所述第一导线层进行图案化形成电容第一极板；其中，所述电容第一极板位于所述第一子部；在所述第一导线层上形成第一绝缘层；在所述第一绝缘层上形成第二导线层，对所述第二导线层进行图案化形成电容第二极板；其中，所述电容第二极板与所述电容第一极板交叠，形成所述存储电容。23.根据权利要求22所述的显示面板的制备方法，其特征在于，各晶体管的制备方法包括：在所述第二导线层上形成第二绝缘层；在所述第二绝缘层上形成半导体层，对所述半导体层进行图案化形成半导体结构；在所述半导体层上形成第三绝缘层；在所述第三绝缘层上形成栅极层，对所述栅极层进行图案化形成所述驱动晶体管、所述开关晶体管的栅极；其中，所述驱动晶体管与各所述半导体结构交叉的位置构成所述驱动晶体管、所述开关晶体管的栅极与各所述半导体结构交叉的位置构成所述开关晶体管；在所述栅极层上形成第四绝缘层；对应所述第一导线层和所述第二导线层位置处的深度分别形成第一类过孔和第二类过孔；对应所述半导体层和所述栅极层位置处的深度分别形成第三类过孔和第四类过孔；在所述第四绝缘层上形成第三导线层，对所述第三导线层进行图案化形成跨线、数据线和电源线。

技术总结
本发明公开了一种子像素结构、显示面板及其制备方法、显示装置。子像素结构包括：第一子部、第二子部、第三子部、第四子部和第五子部；所述第一子部和所述第二子部沿第一方向排列；所述第三子部、所述第一子部和所述第四子部沿第二方向依次排列；所述第二方向和所述第一方向交叉；在所述第一方向上，所述第五子部和所述第四子部并列设置；在所述第二方向上，所述第二子部和所述第五子部并列设置；其中，在所述第一子部内设有存储电容，在其他子部设置驱动晶体管和开关晶体管。本发明对子像素的结构进行了优化，提升了显示面板的性能。提升了显示面板的性能。提升了显示面板的性能。


技术研发人员：夏波 孙光远 段培 田苗苗 马志丽
受保护的技术使用者：合肥维信诺科技有限公司
技术研发日：2023.06.26
技术公布日：2023/10/11