高压隔离环结构的制作方法

1.本发明涉及半导体器件设计制造领域，特别是涉及一种集成ldmos器件的高压隔离环结构。


背景技术：

2.ldmos（laterally diffused metal oxide semiconductor）是一种高压场效应晶体管。它因在延伸区与漂移区之间采用了横向扩散工艺而得名，能够在高电压、高功率应用中提供优异的性能。在ldmos结构中，高压隔离环结构被广泛用于提高器件的抗击穿能力，提高工作电压和可靠性。高压隔离环结构，由高介电常数的材料和低介电常数的材料交替层叠组成，通常是由二氧化硅和氮化硅材料堆叠而成。高介电常数材料可以增加电容，从而提高击穿电压；低介电常数材料可以减小电场强度，从而减少击穿概率。在ldmos器件中，高压隔离环结构主要分为两种类型：侧向隔离结构和金属隔离结构。侧向隔离结构将高压隔离环垂直于表面形成侧壁，使漂移区和延伸区之间形成一个三元结，可以提高器件的抗击穿、抗堆积效应以及热稳定性。金属隔离结构则采用在高压隔离环中填充金属，金属能够有效地分割漂移区和延伸区，形成一个两元结，可以减少电磁干扰和提高射频性能等方面发挥重要作用。随着ldmos器件在电力电子、高速通信和射频应用等领域越来越广泛的应用，高压隔离环结构的优化和发展已经成为研究的热点。这些优化和发展旨在提高器件的可靠性、抗干扰能力和性能等，同时还要尽量减少制造工艺的复杂度和成本。
3.图1及图2显示了一种集成了ldmos的高压隔离环（hv-ring，p型隔离环）结构，图2是图1中沿a-a1虚线局部剖开的剖面示意图。图2中左侧部分为ldmos器件，右侧虚线框内为p型隔离环结构。这种hv-ring结构还包含有两个电平转换管和升压二极管组成，电平转换管和升压二极管之间用一圈p型隔离环做隔离。从仿真和圆形ldmos的击穿电压bv结果看，主要是接零电位的p型隔离环无法被完全耗尽，限制了这种结构的bv。
4.这里p型隔离环是用来隔离左侧的电平转换管和右侧的高压区的，防止内外侧n型埋层nbl-nbl之间穿通，p型隔离环由p型阱pwell、ptype层（p型注入层）和p型埋层（pbl）组成（与左侧电平转换管相对应）。由于p型隔离环杂质浓度较高，且与电平转换管的pwell同时接零电位，当p型隔离环耗尽的过程中，电平转换管的bulk会源源不断向p型隔离环补充空穴，使得耗尽不完全，导致击穿电压难以提高。


技术实现要素：

5.本发明所要解决的技术问题在于提供一种集成ldmos器件的高压隔离环结构，提高高压隔离环结构的击穿电压。
6.为解决上述问题，本发明所述的高压隔离环结构，所述高压隔离环将所述ldmos器件与高压区进行隔离；通过夹断所述的高压隔离环，使其更容易耗尽，从而提高所述高压隔离环的击穿电压。
7.进一步地，所述的高压隔离环包含有p阱、p型注入层以及p型埋层；所述的p阱、p型
注入层以及p型埋层是与ldmos器件的p阱、p型注入层以及p型埋层同步形成。
8.进一步地，通过断开所述的ldmos器件的p阱与所述高压隔离环的p阱，使得高压隔离环的p阱无法得到空穴的补充，从而提高高压隔离环的击穿电压。
9.进一步地，所述的断开所述的ldmos器件的p阱与所述高压隔离环的p阱，是在版图上p阱注入区中空开一段距离，使的所述高压隔离环的p阱与ldmos器件的p阱不连通，以衬底进行隔离。
10.进一步地，所述的p阱断开，p型注入层以及p型埋层仍保持连接，防止漏电过大。
11.进一步地，通过在较高电压位置缩小一段p阱的宽度，实现夹断p型隔离环，从而提高高压隔离环的击穿电压。
12.进一步地，所述的在较高电压位置缩小一段p阱的宽度，是在距离ldmos器件相对更远的位置，将所述高压隔离环的p阱在俯视视角上做成i字型，p阱的宽度变窄，实现夹断p型隔离环。
13.进一步地，在较高电压位置缩小一段p阱的宽度，仍保持p型注入层和p型埋层的宽度不变。
14.进一步地，所述的ldmos器件为电平转换管，所述的高压区包含有升压二极管。
15.进一步地，所述的ldmos器件，其源区与漏区之间具有轻掺杂的漂移区，所述的高压隔离环靠近所述ldmos器件的漏区。
16.本发明所述的集成ldmos器件的高压隔离环结构，通过夹断所述的高压隔离环，使其更容易耗尽实现更高的击穿电压。主要通过断开电平转换管和高压隔离环的p阱，或者在较高电压位置缩小一段p阱的宽度，降低ldmos器件结构区对高压隔离环结构区的空穴补偿能力，实现高压隔离环的夹断，从而提高所述高压隔离环结构的击穿电压。
附图说明
17.图1 是高压隔离环的平面版图。
18.图2 是图1所示的虚线框a-a1的剖面示意图。
19.图3 是圆心lmdos器件的平面版图。
20.图4 是集成ldmos器件的高压隔离环结构的击穿电压仿真曲线图。
21.图5 是ldmos器件剖面结构电场分布仿真图。
22.图6 是集成ldmos器件的高压隔离环结构的p阱的平面版图。
23.图7 是本发明集成ldmos器件的高压隔离环结构的对p阱进行夹断的示意图。
24.图8 是本发明对p阱进行夹断处理的实施例一。
25.图9 是本发明对p阱进行夹断处理的实施例二。
26.实施方式
27.以下结合附图给出本发明的具体实施方式，对本发明中的技术方案进行清楚、完整的描述，但本发明不限于以下的实施方式。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说
明本发明实施例的目的。本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
28.本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大，自始至终相同附图标记表示相同的元件。在本技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
29.如图3所示，以常见的圆形ldmos器件为例，图中位于圆心处的为ldmos器件的漏区，而最外侧的一圈环形为所述ldmos器件的源区，源区和漏区之间为漂移区。
30.对图3所示的圆心ldmos器件进行仿真获取其击穿电压曲线，如图4所示，仿真结果显示圆形ldmos击穿电压 bv能达到800v，而实际器件的测试结果bv只有650v左右。
31.从图5的剖面电场分布仿真图来看，p型隔离环（pwell/ptype/pbl）是处于电位浮空状态的，但实际上p型隔离环是和bulk连在一起接零电位，会一直有空穴补充到p型隔离环，导致p型隔离环无法完全耗尽，从而导致击穿电压降低。
32.因此，从这个原因出发，本发明提出了一种集成ldmos器件的高压隔离环结构，方案旨在夹断p型隔离环，使空穴无法补充到p型隔离环，p型隔离环可以完全耗尽，从而可以增大hv-ring的bv。
33.如图6所示，是一种集成ldmos器件的高压隔离环结构的平面的版图，图中的虚线圆圈处即为ldmos的p阱与所述高压隔离环结构的p阱的连接处，图7所示是该处的局部放大图，该区域靠近高压隔离环，但远离ldmos器件的有源区。在该区域对p阱进行夹断难度相对较低，对器件的影响更小。
34.如图8所示，是本发明对p阱进行夹断的一种实施方案，即直接在图7所示的区域断开p阱。在离子注入形成p阱时，通过掩膜版的定义在该区域不形成p阱。由于p阱被断开，因此也就不存在ldmos的p阱向高压隔离环的p阱输入空穴，使得高压隔离环的p阱不能完全耗尽的情况发生了。高压隔离环的p阱与ldmos的p阱形成电性隔离，击穿电压bv得以提高。为防止漏电过大，p阱下方的p型注入层以及p型埋层仍保持连接，与现有结构保持一致。
35.如图9所示，本发明对p阱进行夹断的另一种实施方案，即在距离ldmos的p阱较远的位置，把p型隔离环的p阱做成横向i型，对p阱的形状进行改变，也能实现对p阱的夹断。横向的i型，此处p阱的宽度变窄，电流能力变差，大大减弱了ldmos的p阱对高压隔离环的p阱的空穴补偿能力，在高电压状态下此处的空穴补偿并不能完全阻断高压隔离环的p阱的耗尽，因此高压隔离环的p阱同样能够实现夹断，实现了击穿电压的提高。
36.以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

技术特征：
1.一种高压隔离环结构，其特征在于：所述高压隔离环将所述ldmos器件与高压区之间进行隔离；通过夹断所述的高压隔离环，切断或降低ldmos器件结构区对所述高压隔离环的结构区的空穴补偿能力，使所述高压隔离环的结构区更容易耗尽，提高所述高压隔离环的击穿电压。2.如权利要求1所述的高压隔离环结构，其特征在于：所述的高压隔离环包含有p阱、p型注入层以及p型埋层；所述的p阱、p型注入层以及p型埋层是与ldmos器件的p阱、p型注入层以及p型埋层同步形成。3.如权利要求2所述的高压隔离环结构，其特征在于：通过断开所述的ldmos器件的p阱与所述高压隔离环的p阱，使得高压隔离环的p阱无法得到空穴的补充，从而提高高压隔离环的击穿电压。4.如权利要求3所述的高压隔离环结构，其特征在于：所述的断开所述的ldmos器件的p阱与所述高压隔离环的p阱，是在版图上p阱注入区中空开一段距离，使的所述高压隔离环的p阱与ldmos器件的p阱不连通，以衬底进行隔离。5.如权利要求3所述的高压隔离环结构，其特征在于：所述的p阱断开，p型注入层以及p型埋层仍保持连接，防止漏电过大。6.如权利要求2所述的高压隔离环结构，其特征在于：通过在较高电压位置缩小一段p阱的宽度，实现夹断p型隔离环，从而提高高压隔离环的击穿电压。7.如权利要求6所述的高压隔离环结构，其特征在于：所述的在较高电压位置缩小一段p阱的宽度，是在距离ldmos器件相对更远的位置，将所述高压隔离环的p阱在俯视视角上做成i字型，p阱的宽度变窄，实现夹断p型隔离环。8.如权利要求6所述的高压隔离环结构，其特征在于：在较高电压位置缩小一段p阱的宽度，仍保持p型注入层和p型埋层的宽度不变。9.如权利要求1所述的高压隔离环结构，其特征在于：所述的ldmos器件为电平转换管，所述的高压区包含有升压二极管。10.如权利要求1所述的高压隔离环结构，其特征在于：所述的ldmos器件，其源区与漏区之间具有轻掺杂的漂移区，所述的高压隔离环靠近所述ldmos器件的漏区。

技术总结
本发明公开了一种高压隔离环结构，所述高压隔离环将所述LDMOS器件与高压区之间进行隔离；所述的高压隔离环包含有P阱、P型注入层以及P型埋层；所述的P阱、P型注入层以及P型埋层是与LDMOS器件的P阱、P型注入层以及P型埋层同步形成。通过夹断所述的高压隔离环，切断或者降低LDMOS的P阱对高压隔离环的P阱的空穴补偿能力，使高压隔离环的P阱更容易耗尽，从而提高所述高压隔离环的击穿电压。所述高压隔离环的击穿电压。所述高压隔离环的击穿电压。


技术研发人员：潘山山 蔡莹 金锋
受保护的技术使用者：上海华虹宏力半导体制造有限公司
技术研发日：2023.06.09
技术公布日：2023/10/11