一种采用同轴谐振腔的高集成度跳频滤波器

1.本发明涉及一种电子领域通信器件，尤其涉及一种采用同轴谐振腔的、高品质、小型化、多器件集成的跳频滤波器。


背景技术：

2.跳频通信是当前保密通信领域的重要方案，具有抗干扰、防截获以及抗衰落等方面的优势，支撑跳频通信的核心硬件是跳频滤波器。
3.传统的跳频滤波器采用金属腔体结构，内部集成滤波器、电容阵列以及各类控制芯片，这种方案的跳频滤波器具有较大的体积与重量，不便于在无人系统中应用。而低温共烧陶瓷技术(ltcc)与封装内系统技术(sip)的出现为小型化器件的制造与封装提供了解决方案。
4.其中，ltcc技术是指在采用流延法制造的生瓷带上印刷上金属浆料线路，通过低于1000℃的较低温度进行烧结，形成具有内部导体电路和外部导体电路的多层陶瓷线路板的电子模块制造技术。sip技术是指利用ltcc等技术，将多种功能芯片、无源器件、射频器件、传感器件和电源等组成的复杂功能系统封装在一个体系内，从而实现系统的高性能和小型化。
5.当前采用ltcc技术的集成系统通常有两种方案。一种是采用分立无源器件埋入的方式实现封装集成。这种方案需要考虑内部埋入器件的耐温性能，且分立无源器件自身具有一定体积，埋入过多无源器件对于系统整体小型化具有不利影响。另一种方案是通过在ltcc介质材料内部印刷金属线路实现无源器件集成。这种方案适用于多功能复杂系统的小型化集成制造，但是受限于单一的ltcc材料，这种方案在设计的灵活性以及小型化方面受到极大限制。


技术实现要素：

6.本发明为解决上述技术问题，提供一种采用同轴谐振腔的高集成度跳频滤波器，采用ltcc技术和灌胶封装技术对系统整体进行封装，实现有源器件与无源器件的一体集成，完成小型高集成度的跳频滤波器的制造。
7.本发明为解决上述技术问题采用的技术方案是：
8.一种采用同轴谐振腔的高集成度跳频滤波器，它包括由下至上依次设置的耦合谐振层、跳频电容层、电阻层、谐振电感层和表贴器件层；
9.所述的耦合谐振层包括两个谐振腔和居中布置在两个谐振腔之间的耦合窗；所述的跳频电容层包括两个二进制电容；所述的电阻层包括两个电阻阵列；所述的谐振电感层包括两个电感阵列；所述的表贴器件层包括两组器件组件；所述的谐振腔、二进制电容、电阻阵列、电感阵列和器件组件布置成对称的两列结构；
10.在每一列的层状结构中，谐振腔和电感阵列串联设置并接入到器件组件的射频输入/输出端口，每个电阻阵列中的一个电阻与器件组件中的一个二极管串联成一个单刀单
掷开关，并与二进制电容中相应的接地极板相连，以改变接入电路中的电容值。
11.优选的，所述的表贴器件层包括两组对称设置的器件组件，每组器件组件包括一个控制芯片、若干个二极管、射频输入/输出端口、填充介质五以及各表贴器件的焊盘；所述的填充介质五上开有若干个安装空腔，各焊盘位于安装空腔的底面；所述的控制芯片和若干个二极管安装在填充介质五顶部的安装空腔内，所述的射频输入/输出端口安装在填充介质五外表面的安装空腔内；每个二极管的正极通过金属线路与电阻层中电阻的一极连接，二极管的负极通过金属线路接地；控制芯片的数字输出端口串联到电阻层中电阻的另一极。
12.优选的，每个谐振腔包括一个内导体和一个外导体，所述的内导体处于外导体内，且二者之间填充有填充介质一；所述内导体的一端与外导体相连，另一端连接至谐振电感层的电感阵列上。
13.优选的，所述的外导体包括由上至下依次设置并连接在一起的环形顶部平面、环形金属柱阵列和底部平面，所述环形顶部平面上设置有一个导线连接柱，并通过金属线路与接地端口相连接。
14.优选的，所述的内导体为螺旋形内导体，其包括若干根u形导线和若干根导线连接柱，若干根所述的u形导线纵向排列，并依次顺时针或逆时针旋转90度布置，相邻的两根u形导线之间通过一根导线连接柱进行连接，在最顶部的u形导线上设置有一根导线连接柱，并连接至谐振电感层的电感阵列上，最底部的u形导线上设置有一根导线连接柱，并连接至底部平面，所述的导线连接柱均处于u形导线的端部。
15.优选的，每个二进制电容包括若干片非接地极板、若干片接地极板、若干个非接地极板电极、若干个接地极板电极和填充介质二，若干片所述的非接地极板和接地极板纵向交替间隔布置，并通过填充介质二进行固定；所述的非接地极板之间通过非接地极板电极进行连接，并通过金属线路连接到内导体引出的金属线路上，与对应的谐振腔构成并联关系；每片接地极板上设置有两个接地极板电极，并通过金属线路与电阻层中的电阻相连。
16.优选的，每个电阻阵列包含若干个厚膜电阻、若干对电阻电极、若干对控制接入电极和填充介质三；若干个所述的厚膜电阻交叉设置并形成“井”字形，并通过填充介质三进行固定；每个厚膜电阻的两端各设置一对电阻电极和一对控制接入电极，所述电阻电极的下端通过金属线路与二进制电容的接地极板电极相连，电阻电极的上端通过金属线路与二极管正极的焊盘相连；所述控制接入电极的上端通过金属线路连接到控制芯片的数字输出端口。
17.优选的，每个电感阵列包括两个电感线路、若干个电感电极和填充介质四，两个所述的电感线路对称布置，并通过填充介质四进行固定；每个电感线路的两端分别设置一个电感电极，电感线路其中一端的电感电极连接至表贴器件层的射频输入/输出端口，电感线路另一端的电感电极连接至内导体引出的金属线路上。
18.优选的，所述的电感线路是由蛇形线路、弯折线路和导电连接柱组成，蛇形线路与弯折线路纵向布置，并通过导电连接柱进行连接。
19.优选的，所述的耦合谐振层、跳频电容层、电阻层和谐振电感层均采用ltcc技术一体烧结成型。
20.本发明与现有技术相比产生的有益效果是：
21.1、本发明的耦合谐振层、跳频电容层、电阻层、谐振电感层采用ltcc技术获得一个一体成型的系统，采用异质共烧方案，提高系统设计灵活性，解决了器件复杂功能集成问题，提高了系统抗干扰和抗自串扰能力。其中，不同功能层可以采用不同基板材料以减小滤波器体积，也可以采用相同的基板材料以方便制造。而表贴器件层是采用灌胶封装技术，将集成于ltcc介质材料表面的器件整体封装起来，使之成为一个整体的跳频滤波器。
22.2、本发明中将多种功能器件集中于一个ltcc封装体系之中，最大限度缩小模组尺寸以及重量，提高系统便携性，对于小负载系统具有良好的适应性。
23.3、本发明的耦合谐振层中采用内螺旋结构谐振腔，大幅度降低了谐振腔的谐振频率，有效减小了同轴谐振腔的尺寸，实现了跳频滤波器的小型化。同时，本技术采用谐振腔结构相较于lc谐振电路具有更高的品质因数，有利于提升跳频系统性能。
24.4、本发明的耦合谐振层中，外导体采用金属柱阵列方式代替外部金属化的方案，更为适合ltcc工艺应用。
附图说明
25.附图作为本技术的一部分，用来提供对本发明的进一步的理解。
26.图1为本发明的整体结构框图。
27.图2为本发明的整体结构模型示意图。
28.图3为耦合谐振层的俯视剖面图。
29.图4为耦合谐振层的竖向剖面图。
30.图5为内导体的结构示意图。
31.图6为跳频电容层的结构示意图。
32.图7为电阻层的结构示意图。
33.图8为谐振电感层的结构示意图。
34.图9为表贴器件层的结构示意图。
35.图10为实施例中跳频滤波器的s参数仿真结果。
36.附图标记说明：100-耦合谐振层；110-谐振腔；111-内导体；1111-u形导线；1112-导线连接柱；112-外导体；1121-环形顶部平面；1122-环形金属柱阵列；1123-底部平面；113-填充介质一；120-耦合窗；200-跳频电容层；210-二进制电容；211-非接地极板；212-接地极板；213-非接地极板电极；214-接地极板电极；215-填充介质二；300-电阻层；310-电阻阵列；311-厚膜电阻；312-电阻电极；313-控制接入电极；314-填充介质三；400-谐振电感层；410-电感阵列；411-电感线路；4111-蛇形线路；4112-弯折线路；4113-导电连接柱；412-电感电极；413-填充介质四；500-表贴器件层；510-器件组件；511-控制芯片；512-二极管；513-射频输入/输出端口；514-填充介质五。
具体实施方式
37.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对实施例中的技术方案进行清楚、完整地描述，以下实施例用于说明本发明，但不用来限制本发明的范围。
38.参见图1和图2，本技术实施例提供一种采用同轴谐振腔的高集成度跳频滤波器，
其包括由下至上依次设置的耦合谐振层100、跳频电容层200、电阻层300、谐振电感层400和表贴器件层500，所述的耦合谐振层100、跳频电容层200、电阻层300、谐振电感层400和表贴器件层500均是由两个对称设置的结构组成，即跳频滤波器中形成两列对称的层状结构，处于同一列的层状结构之间通过纵向的金属线路进行连接，其中耦合谐振层100和谐振电感层400串联设置并接入到表贴器件层500的射频输入/输出端口，跳频电容层200和电阻层300串联设置并接入到表贴器件层500的二极管上，耦合谐振层100和跳频电容层200并联设置，组成滤波器的基本结构。
39.如图9所示，所述的表贴器件层500包括两组对称设置的器件组件510，每组器件组件510包括一个控制芯片511、若干个二极管512、射频输入/输出端口513、填充介质五514以及各表贴器件的焊盘和电路走线等；在表贴器件层500的填充介质五514上设置有若干为表贴器件预留的安装空腔，各焊盘位于填充介质五514内安装空腔的底面，并采用铜、银或其他合适的导电材料制成；控制芯片511和若干个所述的二极管512安装在填充介质五514的安装空腔内，射频输入/输出端口513及其他端口安装在填充介质五514外表面的安装空腔中；所述各表贴器件均采用金线键合技术，将半导体芯片裸片上的焊盘与填充介质上的焊盘连接在一起。每个二极管512正极的焊盘通过金属线路与电阻层300中电阻的一极连接在一起，二极管512负极的焊盘通过金属线路接地；控制芯片511的数字输出端口后先串联电阻层300中电阻，再串联一个二极管512，然后接地；二进制电容的接地极板连接在电阻与二极管之间。当二极管正向导通，则二进制电容对应的接地极板接地，电容接入电路。控制芯片511的电源引脚、接地引脚等通过金属线路引出到各对应端口。最后通过灌胶封装技术，将灌封胶填充在表贴器件层填充介质的空腔中，常温或加热使灌封胶固化后，完成本发明跳频滤波器的制造。
40.本实施例中，其中一组器件组件510设置的为射频输入端口，另一组器件组件510设置的为射频输出端口，与之对应的一列层状结构连接在对应的端口处。
41.如图3、图4和图5所示，所述的耦合谐振层100包括两个对称设置的谐振腔110和居中布置在两个谐振腔110之间的耦合窗120，两个谐振腔110通过耦合窗120组成一体的耦合谐振结构。其中，耦合谐振层100的尺寸为14*7*5.8mm，单个谐振腔110的尺寸为7*6.8*5.8mm。
42.每个谐振腔110包括一个内导体111和一个外导体112，所述的内导体111处于外导体112内，且二者之间填充有填充介质一113；所述内导体111的一端与外导体112相连，另一端通过金属线路连接至谐振电感层400，其中所述的内导体111和外导体112是由铜、银或其他合适的导电材料制成，所述的填充介质一113是由介电常数为80的介质陶瓷材料制成。
43.进一步的，由于ltcc技术难以在介质内部获得大面积的竖直方向金属层，只能在后续的加工中向介质表面镀金属层，额外增加工艺，而且金属层裸露在外更容易产生磨损，对器件性能产生不利影响；故所述的外导体112采用金属柱阵列的形式，其包括由上至下依次设置并连接在一起的环形顶部平面1121、环形金属柱阵列1122和底部平面1123，所述环形顶部平面1121上设置有一个导线连接柱，并通过金属线路与接地端口相连接。
44.更进一步的，所述的环形金属柱阵列1122为5.4*5.4mm的方形，是由若干根直径为0.4mm、长为5mm的金属柱排布而成，其中相邻的两根金属柱之间间隔0.2mm，与耦合窗120相邻的金属柱中间断开0.8mm的缺口。
45.进一步的，为了减小耦合谐振层100的体积，所述的内导体111为螺旋形内导体，其包括若干根u形导线1111和若干根导线连接柱1112，若干根所述的u形导线1111纵向排列，并依次顺时针或逆时针旋转90度布置，相邻的两根u形导线1111之间通过一根导线连接柱1112进行连接，在最顶部的u形导线1111上设置有一根较长的导线连接柱1112，较长的导线连接柱1112通过一根金属线路穿过环形顶部平面1121连接至谐振电感层400，最底部的u形导线1111上设置有一根导线连接柱1112，并连接至底部平面1123，所述的导线连接柱1112均处于u形导线1111的端部。
46.更进一步的，所述的u形导线1111的线宽为0.4mm，厚度为20μm，导线连接柱1112的直径为0.4mm，长度为0.18mm，螺旋形内导体的层数为23层，内径为2.4mm。
47.进一步的，所述耦合窗120的宽度为1.2mm，厚度为0.4mm，谐振频率为1.97ghz。
48.本实施例中，所述的耦合谐振层100是通过ltcc技术获得，具体制备过程如下：
49.步骤1，利用流延技术制作生瓷带；
50.步骤2，利用绘图软件设计网板图；
51.步骤3，利用绘制好的网板图在生瓷带上进行冲孔：在生瓷带上根据每张网板图的布局钻出形成外导体112中金属柱的通孔一和内导体111中的导线连接柱1112的通孔二；
52.步骤4，向每个生瓷带的通孔二中注入金属浆料并形成导线连接柱1112；
53.步骤5，利用丝网印刷技术根据不同的网板图上绘制的线路图在每片生瓷膜片上印刷相应的导电电路，获得u形导线1111、环形顶部平面1121和底部平面1123；
54.步骤6，将生瓷膜片叠压成三维胚体；
55.步骤7，在三维胚体上，两个谐振腔110之间相对的位置处各开有一个凹口，两个凹口之间的连接处形成耦合窗120；
56.步骤8，向三维胚体的通孔一中注入金属浆料，烘干过后形成金属柱。
57.如图6所示，所述的跳频电容层200采用二进制电容实现电容数值变化的功能，其包括两个对称设置并一体成型的二进制电容210。
58.每个二进制电容210包括若干片非接地极板211、若干片接地极板212、若干个非接地极板电极213、若干个接地极板电极214和填充介质二215，若干片所述的非接地极板211和接地极板212纵向交替间隔布置，并通过填充介质二215进行固定；其中，各极板与填充介质构成平行板电容器，电极分布在各极板的边缘处，通过将不同的极板接入电路实现电容数值的变化，从而实现滤波器的跳频功能；所述的非接地极板211之间通过非接地极板电极213进行连接，并通过金属线路连接到内导体111引出的金属线路上，与对应的谐振腔110构成并联关系；每片接地极板212上设置有两个接地极板电极214，并通过金属线路与电阻层300相连。
59.进一步的，所述的非接地极板211和接地极板212均为金属平板，且由铜、银或其他合适的导电材料制成，相邻的两个极板之间的距离为0.2mm；所述的非接地极板电极213和接地极板电极214均由铜、银或其他合适的导电材料制成，所述的填充介质二215是由各种适合ltcc加工技术的介质材料制成，且由电容参数确定。
60.本实施例中，若每个二进制电容210的跳频点数为10个，那么接地极板212的个数为4个，非接地极板211的个数为3个，接地极板的面积分别为2mm2、4mm2、8mm2和16mm2，填充介质二215的介电常数为3.2，上下相邻的接地极板212与非接地极板211之间形成的电容值
分别为0.56pf、1.12pf、2.24pf和4.48pf。通过将不同的接地极板212接入电路，二进制电容210的电容值能达到16个，接入电路的电容值变化范围可达0-8.4pf，从中挑选10个电容值，可以满足10个跳频点数的要求。
61.本实施例中，所述的跳频电容层200是通过ltcc技术获得，具体制备过程如下：
62.步骤1，利用流延技术制作生瓷带；
63.步骤2，利用绘图软件设计网板图；
64.步骤3，利用绘制好的网板图在生瓷带上进行冲孔：在生瓷带上根据每张网板图的布局钻出获得非接地极板电极213和接地极板电极214的通孔；
65.步骤4，向每个生瓷带的通孔中注入金属浆料并形成非接地极板电极213和接地极板电极214；
66.步骤5，利用丝网印刷技术根据不同的网板图上绘制的线路图在每片生瓷膜片上印刷相应的导电电路，获得非接地极板211和接地极板212；
67.步骤6，将生瓷膜片叠压成三维胚体。
68.如图7所示，所述的电阻层300主要起限流作用，防止二极管烧毁，其包括两个一体制成并对称设置的电阻阵列310。
69.每个电阻阵列310包含若干个厚膜电阻311、若干对电阻电极312、若干对控制接入电极313和填充介质三314；若干个所述的厚膜电阻311交叉设置并形成“井”字形，并通过填充介质三314进行固定；每个厚膜电阻311的两端各设置一对电阻电极312和一对控制接入电极313，所述电阻电极312的下端通过金属线路与二进制电容210的接地极板电极214相连，电阻电极312的上端通过金属线路与二极管512正极的焊盘相连；所述控制接入电极313的上端通过金属线路连接到控制芯片511的数字输出端口。
70.本实施例中，所述的厚膜电阻311共有4个，每个厚膜电阻311与一个二极管512串联并构成一个单刀单掷开关，共形成4个单刀单掷开关，与二进制电容210中的4个接地极板212一一对应设置，每个单刀单掷开关单独接收控制芯片511的信号，来控制二进制电容210中的每个接地极板212是否接入电路，从而改变接入电路中的电容值。
71.本实施例中，每个厚膜电阻311的电阻值为250ω，厚膜电阻311的尺寸为4*1.6mm，可选用西安欣贝电子科技有限公司的r-12t浆料(方阻为100ω/
□
)。
72.本实施例中，所述的电阻层300是通过ltcc技术获得，具体制备过程如下：
73.步骤1，利用流延技术制作生瓷带；
74.步骤2，利用绘图软件设计网板图；
75.步骤3，利用绘制好的网板图在生瓷带上进行冲孔：在生瓷带上根据每张网板图的布局钻出获得电阻电极312和控制接入电极313的通孔；
76.步骤4，向每个生瓷带的通孔中注入金属浆料并形成电阻电极312和控制接入电极313；
77.步骤5，电阻原料采用浆料，先在生瓷带上加工出所需的电阻图案，再在ltcc工艺叠置生瓷片的过程中将电阻浆料灌注在每个电阻的位置上。
78.如图8所示，所述的谐振电感层400包含对称布置并一体制成的两个电感阵列410；每个电感阵列410包括两个电感线路411、若干个电感电极412和填充介质四413，两个所述的电感线路411对称布置，并通过填充介质四413进行固定；每个电感线路411的两端分别设
置一个电感电极412，电感线路411其中一端的电感电极412连接至表贴器件层500的射频输入/输出端口513，电感线路411另一端的电感电极412连接至内导体111引出的金属线路上。其中，所述的电感线路411是由铜、银或其他合适的导电材料制成，填充介质四413是由各种适合ltcc加工的介质材料制成。
79.进一步的，所述的电感线路411是由蛇形线路4111、弯折线路4112和导电连接柱4113组成，蛇形线路4111与弯折线路4112纵向布置，并通过导电连接柱4113进行连接。
80.本实施例中，所述的谐振电感层400是通过ltcc技术获得，可以根据所需电感的数值及尺寸限制采用各种合适的ltcc电感结构。本实施例中的电感采用平面蛇形电感，其中一极连接在射频输入/输出端口，另一极连接在跳频电容和开关之前，接入电路的电感值为7nh。
81.本实施例中，所述跳频滤波器采用ltcc技术制造，除表贴器件层500的器件以外，其余各组成部分都是在ltcc烧结过程中一体成型的，各层之间的填充介质可以是不同材料的，根据需求选用，每片基板生瓷片的厚度10-200μm，其上平面金属线路如电容极板等的厚度1-100μm。各金属部分和各电阻等都可采用在ltcc介质生片上预先打孔、蚀刻等获得所需形状，然后逐层叠加生片、填充浆料并烘干，最后烧结的方式成型。多种材料异质共烧(结构示意图仅作为说明使用，并不代表每层是分开制造的)，提高系统设计灵活性，解决了器件复杂功能集成问题，提高了系统抗干扰和抗自串扰能力。在烧结完成后，采用smt表面组装技术或者裸晶芯片封装连接技术将各表贴器件集成于系统表面。
82.本实施例中的跳频滤波器整体尺寸为14*7*9mm，实现了跳频滤波器的小型化。
83.如图10所示，通过本实施例的s参数仿真结果可以看出，当谐振电感的电感值为7nh，电容阵列接入电路的电容值为6.2pf，本发明的跳频滤波器的中心频率为1.8ghz，回波损耗-10db带宽为20mhz，带内插入损耗不大于4db，带内回波损耗不大于-10db。通过改变接入电路的电容值，中心频率可在1.75ghz-1.9ghz之间跳动。
84.通过调整谐振腔中内螺旋导体、外导体的结构、尺寸，谐振电感的数值，二进制电容的极板数量、面积等，可以获得能在200mhz到6ghz之间所需频段工作的跳频滤波器。
85.综上，本发明涉及的关键技术指标如下：
86.工作频率范围：根据需求可从200mhz到6ghz频段内任意选择；
87.工作带宽：10mhz-20mhz；
88.带内插入损耗：不大于5db；
89.带内回波损耗：不大于-10db；
90.跳频点数：大于2个，上不封顶|(根据需求设定)。
91.虽然在本文中参照了特定的实施方式来描述本发明，但是应该理解的是，这些实施例仅仅是本发明的原理和应用的示例。因此应该理解的是，可以对示例性的实施例进行许多修改，并且可以设计出其他的布置，只要不偏离所附权利要求所限定的本发明的精神和范围。应该理解的是，可以通过不同于原始权利要求所描述的方式来结合不同的从属权利要求和本文中所述的特征。还可以理解的是，结合单独实施例所描述的特征可以使用在其他所述实施例中。

技术特征：
1.一种采用同轴谐振腔的高集成度跳频滤波器，其特征在于：它包括由下至上依次设置的耦合谐振层(100)、跳频电容层(200)、电阻层(300)、谐振电感层(400)和表贴器件层(500)；所述的耦合谐振层(100)包括两个谐振腔(110)和居中布置在两个谐振腔(110)之间的耦合窗(120)；所述的跳频电容层(200)包括两个二进制电容(210)；所述的电阻层(300)包括两个电阻阵列(310)；所述的谐振电感层(400)包括两个电感阵列(410)；所述的表贴器件层(500)包括两组器件组件(510)；所述的谐振腔(110)、二进制电容(210)、电阻阵列(310)、电感阵列(410)和器件组件(510)布置成对称的两列结构；在每一列的层状结构中，谐振腔(110)和电感阵列(410)串联设置并接入到器件组件(510)的射频输入/输出端口，每个电阻阵列(310)中的一个电阻与器件组件(510)中的一个二极管串联成一个单刀单掷开关，并与二进制电容(210)中相应的接地极板相连，以改变接入电路中的电容值。2.根据权利要求1所述的一种采用同轴谐振腔的高集成度跳频滤波器，其特征在于：所述的表贴器件层(500)包括两组对称设置的器件组件(510)，每组器件组件(510)包括一个控制芯片(511)、若干个二极管(512)、射频输入/输出端口(513)、填充介质五(514)以及各表贴器件的焊盘；所述的填充介质五(514)上开有若干个安装空腔，各焊盘位于安装空腔的底面；所述的控制芯片(511)和若干个二极管(512)安装在填充介质五(514)顶部的安装空腔内，所述的射频输入/输出端口(513)安装在填充介质五(514)外表面的安装空腔内；每个二极管(512)的正极通过金属线路与电阻层(300)中电阻的一极连接，二极管(512)的负极通过金属线路接地；控制芯片(511)的数字输出端口串联到电阻层(300)中电阻的另一极。3.根据权利要求1所述的一种采用同轴谐振腔的高集成度跳频滤波器，其特征在于：每个谐振腔(110)包括一个内导体(111)和一个外导体(112)，所述的内导体(111)处于外导体(112)内，且二者之间填充有填充介质一(113)；所述内导体(111)的一端与外导体(112)相连，另一端连接至谐振电感层(400)的电感阵列(410)上。4.根据权利要求3所述的一种采用同轴谐振腔的高集成度跳频滤波器，其特征在于：所述的外导体(112)包括由上至下依次设置并连接在一起的环形顶部平面(1121)、环形金属柱阵列(1122)和底部平面(1123)，所述环形顶部平面(1121)上设置有一个导线连接柱，并通过金属线路与接地端口相连接。5.根据权利要求4所述的一种采用同轴谐振腔的高集成度跳频滤波器，其特征在于：所述的内导体(111)为螺旋形内导体，其包括若干根u形导线(1111)和若干根导线连接柱(1112)，若干根所述的u形导线(1111)纵向排列，并依次顺时针或逆时针旋转90度布置，相邻的两根u形导线(1111)之间通过一根导线连接柱(1112)进行连接，在最顶部的u形导线(1111)上设置有一根导线连接柱(1112)，并连接至谐振电感层(400)的电感阵列(410)上，最底部的u形导线(1111)上设置有一根导线连接柱(1112)，并连接至底部平面(1123)，所述的导线连接柱(1112)均处于u形导线(1111)的端部。6.根据权利要求3所述的一种采用同轴谐振腔的高集成度跳频滤波器，其特征在于：每个二进制电容(210)包括若干片非接地极板(211)、若干片接地极板(212)、若干个非接地极板电极(213)、若干个接地极板电极(214)和填充介质二(215)，若干片所述的非接地极板(211)和接地极板(212)纵向交替间隔布置，并通过填充介质二(215)进行固定；所述的非接
地极板(211)之间通过非接地极板电极(213)进行连接，并通过金属线路连接到内导体(111)引出的金属线路上，与对应的谐振腔(110)构成并联关系；每片接地极板(212)上设置有两个接地极板电极(214)，并通过金属线路与电阻层(300)中的电阻相连。7.根据权利要求6所述的一种采用同轴谐振腔的高集成度跳频滤波器，其特征在于：每个电阻阵列(310)包含若干个厚膜电阻(311)、若干对电阻电极(312)、若干对控制接入电极(313)和填充介质三(314)；若干个所述的厚膜电阻(311)交叉设置并形成“井”字形，并通过填充介质三(314)进行固定；每个厚膜电阻(311)的两端各设置一对电阻电极(312)和一对控制接入电极(313)，所述电阻电极(312)的下端通过金属线路与二进制电容(210)的接地极板电极(214)相连，电阻电极(312)的上端通过金属线路与二极管(512)正极的焊盘相连；所述控制接入电极(313)的上端通过金属线路连接到控制芯片(511)的数字输出端口。8.根据权利要求3所述的一种采用同轴谐振腔的高集成度跳频滤波器，其特征在于：每个电感阵列(410)包括两个电感线路(411)、若干个电感电极(412)和填充介质四(413)，两个所述的电感线路(411)对称布置，并通过填充介质四(413)进行固定；每个电感线路(411)的两端分别设置一个电感电极(412)，电感线路(411)其中一端的电感电极(412)连接至表贴器件层(500)的射频输入/输出端口(513)，电感线路(411)另一端的电感电极(412)连接至内导体(111)引出的金属线路上。9.根据权利要求8所述的一种采用同轴谐振腔的高集成度跳频滤波器，其特征在于：所述的电感线路(411)是由蛇形线路(4111)、弯折线路(4112)和导电连接柱(4113)组成，蛇形线路(4111)与弯折线路(4112)纵向布置，并通过导电连接柱(4113)进行连接。10.根据权利要求1所述的一种采用同轴谐振腔的高集成度跳频滤波器，其特征在于：所述的耦合谐振层(100)、跳频电容层(200)、电阻层(300)和谐振电感层(400)均采用ltcc技术一体烧结成型。

技术总结
一种采用同轴谐振腔的高集成度跳频滤波器，属于通信器件。为了解决现有的跳频滤波器无法实现小型化的问题。本发明中的耦合谐振层包括两个谐振腔和居中布置在两个谐振腔中的耦合窗；跳频电容层包括两个二进制电容；电阻层包括两个电阻阵列；谐振电感层包括两个电感阵列；表贴器件层包括两组器件组件；谐振腔、二进制电容、电阻阵列、电感阵列和器件组件布置成对称的两列结构；在每一列的层状结构中，谐振腔和电感阵列串联设置并接入到器件组件的射频输入/输出端口，每个电阻阵列中的一个电阻与器件组件中的一个二极管串联成一个单刀单掷开关，并与二进制电容中相应的接地极板相连，以改变接入电路中的电容值。本发明主要用于通信领域。于通信领域。于通信领域。


技术研发人员：杨锦皓 王皓吉 林彬 侯贺天 丁建淳 崔晓琪 王静涛 李昊霖 隋天一
受保护的技术使用者：天津大学
技术研发日：2023.08.29
技术公布日：2023/10/15