半导体器件的制备方法及半导体器件与流程

1.本技术涉及半导体技术领域，特别是涉及一种半导体器件的制备方法及半导体器件。


背景技术：

2.半导体器件通常包括衬底，在衬底内设置导电通孔可以实现衬底的两个表面之间的导电互连。由于早期衬底多以硅衬底为主，因此这种导电通孔也被称为穿硅通孔(through siliconvia，tsv)。
3.在制备导电通孔时，通常会先从衬底的正面开设盲孔，在将衬底倒置并从背面对衬底进行减薄，而后通过一定的工艺从背面将盲孔暴露出来，形成通孔。最后，在通孔内填充导电材料，形成导电通孔。然而，在将盲孔暴露出来的过程中，可能会造成污染物进入孔内，如果清洗不干净则会造成产品不良。此外，如果在正面开设盲孔后有污染物进入孔内，那么在从背面将盲孔暴露的过程中，污染物会对工艺产生影响，导致工艺难以顺利地实施。对于采用刻蚀工艺将盲孔的孔底刻穿的方法而言，孔底的一侧很容易经刻蚀而扩大，增加了后续在导电通孔上形成其他材料层的难度，从而造成产品良率降低。


技术实现要素：

4.有鉴于此，本技术实施例为解决背景技术中存在的至少一个问题而提供一种半导体器件的制备方法及半导体器件。
5.第一方面，本技术实施例提供了一种半导体器件的制备方法，包括：
6.提供第一衬底，所述第一衬底包括彼此相对的第一表面和第二表面；
7.形成从所述第一表面延伸至所述第一衬底内部的盲孔；
8.在所述盲孔内形成至少覆盖所述盲孔的侧壁和底壁的导电层；
9.从所述第二表面去除一定厚度的所述第一衬底，以使所述导电层的覆盖在所述盲孔的底壁的部分被暴露，从而形成贯穿所述第一衬底的导电通孔。
10.结合本技术的第一方面，在一可选实施方式中，沿所述第一表面至所述第二表面的方向，所述盲孔的开口尺寸缩小。
11.结合本技术的第一方面，在一可选实施方式中，所述从所述第二表面去除一定厚度的所述第一衬底之前，所述方法还包括：
12.提供第二衬底；
13.以所述第一表面为键合面，将所述第一衬底键合到所述第二衬底上。
14.结合本技术的第一方面，在一可选实施方式中，所述导电层还覆盖所述第一表面的部分区域，所述导电层的覆盖所述第一表面的部分区域的部分与覆盖所述盲孔的侧壁和底壁的部分连接；
15.所述在所述盲孔内形成至少覆盖所述盲孔的侧壁和底壁的导电层之后，所述方法还包括：形成键合层，所述键合层与所述导电层的覆盖所述第一表面的部分区域的部分连
接。
16.结合本技术的第一方面，在一可选实施方式中，所述提供第二衬底，包括提供表面设置有器件功能结构叠层的第二衬底，所述器件功能结构叠层包括下电极、压电层和上电极；
17.所述导电层用于与所述下电极和/或所述上电极导电连接。
18.结合本技术的第一方面，在一可选实施方式中，所述从所述第二表面去除一定厚度的所述第一衬底，包括：通过第一减薄处理去除第一厚度的所述第一衬底，以及通过第二减薄处理去除第二厚度的所述第一衬底；其中，
19.所述第一厚度与所述盲孔的深度之和小于所述第一衬底的厚度，以使所述导电层的覆盖在所述盲孔的底壁的部分在所述第一减薄处理后未被暴露；
20.所述第二减薄处理采用刻蚀工艺执行。
21.结合本技术的第一方面，在一可选实施方式中，从所述第二表面去除一定厚度的所述第一衬底，以使所述导电层的覆盖在所述盲孔的底壁的部分凸出于所述第一衬底。
22.第二方面，本技术实施例提供了一种半导体器件，包括：
23.第一衬底和第二衬底，其中，所述第一衬底包括彼此相对的第一表面和第二表面，所述第一衬底以所述第一表面为键合面键合在所述第二衬底上；
24.通孔，贯穿所述第一衬底；
25.导电层，覆盖所述通孔的侧壁，并且包封所述通孔的位于所述第二表面一侧的开口，所述导电层凸出于所述第二表面。
26.结合本技术的第二方面，在一可选实施方式中，所述通孔的位于所述第二表面一侧的开口的面积小于所述通孔的位于所述第一表面一侧的开口的面积。
27.结合本技术的第二方面，在一可选实施方式中，还包括：位于所述第一衬底的所述第一表面上的键合层；所述第一衬底通过所述键合层与所述第二衬底键合；
28.所述导电层还包括覆盖所述第一表面的部分区域的部分，所述覆盖所述第一表面的部分区域的部分与覆盖所述通孔的侧壁的部分连接；
29.所述键合层与所述导电层的覆盖所述第一表面的部分区域的部分连接。
30.本技术实施例所提供的半导体器件的制备方法及半导体器件，通过先在盲孔内形成至少覆盖盲孔的侧壁和底壁的导电层，然后从第一衬底的第二表面去除一定厚度的第一衬底，以使导电层的覆盖在盲孔的底壁的部分被暴露，从而形成贯穿第一衬底的导电通孔；相应地，在半导体器件的结构中，通孔的位于第二表面一侧的开口被导电层包封；如此，不仅避免了污染物进入孔内造成不利影响，而且提高了导电通孔的良率，最终提高了半导体器件的良率。
31.本技术附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本技术的实践了解到。
附图说明
32.此处所说明的附图用来提供对本技术的进一步理解，构成本技术的一部分，本技术的示意性实施例及其说明用于解释本技术，并不构成对本技术的不当限定。在附图中：
33.图1至图6为相关技术中半导体器件在制备过程中的剖面结构示意图；
34.图7为相关技术中制备得到的半导体器件的顶视图；
35.图8为本技术实施例提供的半导体器件的制备方法的流程示意图；
36.图9至图18为本技术实施例提供的半导体器件在制备过程中的剖面结构示意图。
具体实施方式
37.下面将参照附图更详细地描述本技术公开的示例性实施方式。虽然附图中显示了本技术的示例性实施方式，然而应当理解，可以以各种形式实现本技术，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本技术，并且能够将本技术公开的范围完整的传达给本领域的技术人员。
38.在下文的描述中，给出了大量具体的细节以便提供对本技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本技术发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
39.在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
40.应当明白，当元件或层被称为“在
……
上”、“与
……
相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在
……
上”、“与
……
直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本技术必然存在第一元件、部件、区、层或部分。
41.空间关系术语例如“在
……
下”、“在
……
下面”、“下面的”、“在
……
之下”、“在
……
之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在
……
下面”和“在
……
下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
42.在此使用的术语的目的仅在于描述具体实施例并且不作为本技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
43.为了彻底理解本技术，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本技术的技术方案。本技术的较佳实施例详细描述如下，然而除了这些详细描述外，本
申请还可以具有其他实施方式。
44.图1至图6为相关技术中半导体器件在制备过程中的剖面结构示意图；图7为相关技术中制备得到的半导体器件的顶视图；并且，各附图具体以体声波谐振器的结构为例示出。
45.首先，请参考图1，提供第一衬底100和第二衬底200。可以理解地，谐振器需要器件(device)晶圆和盖板(cap)晶圆键合后，在盖板晶圆上做导电通孔从而起到器件与基板的连接作用，在键合完成后，盖板晶圆需通过背面减薄，露出预先开设的盲孔，再通过电镀做导电连通。这里，第二衬底200例如为器件晶圆，其上设置有器件功能结构叠层220和键合层；其中，器件功能结构叠层220具体为谐振单元；为便于区分，键合层在此处具体称为第二键合层210。器件功能结构叠层220可以包括下电极、压电层和上电极；此外，还可以包括覆盖在上电极上的钝化层；第二键合层210可以包括用于形成密封环的部分和用于导电连接的部分，其中，用于导电连接的部分与器件功能结构叠层220的上电极或下电极导电连接。第一衬底100例如为盖板晶圆。第一衬底100包括彼此相对的第一表面101和第二表面102；在第一表面101一侧已经形成有孔103，此时孔103还没有贯穿整个第一衬底100，因此又称为盲孔。在第一衬底100上也设置有键合层(这里，称为第一键合层120)，从而通过第一键合层120和第二键合层210将第一衬底100和第二衬底200键合在一起。
46.接下来，请参考图2，将第一衬底100键合到第二衬底200上。
47.而后，从第一衬底100的第二表面102对第一衬底100进行减薄，具体可以通过研磨工艺实现，并且可以直接研磨到露出盲孔的孔底，使得盲孔转换为通孔(请参考图3)。然而，在实际制备中，研磨工艺所用的研磨液、第一衬底100的硅屑、其他杂质等污染物很容易进入孔内，且进入孔内的污染物并不容易被清洗，从而降低了通孔的良率。
48.另一种可选的工艺方法是对第一衬底100进行背面减薄处理，并且在尚未露出盲孔的孔底时停止。然后采用干法刻蚀工艺，将盲孔的孔底刻穿，连通形成通孔(请参考图4至图5)。然而，孔底的一侧很容易经刻蚀而扩大，增加了后续在导电通孔上形成其他材料层的难度。比如，参考图6，在通孔内形成导电层110，导电层110除覆盖通孔的侧壁外还覆盖在第二表面102上；而后为了在导电层110形成导电柱140，先在第二表面102覆盖一层pi层130，对pi层130进行图案化形成开口，然后在pi层130的开口内形成导电柱140。导电柱140用于将导电通孔的电信号引出。如图6所示，孔103的孔底的一侧被扩大，显然增加了形成pi层130的难度。
49.不仅如此，在形成pi层130之前以及在形成pi层130的过程中，孔103内很容易掉入pi层130的部分材料(材料具体例如为pi(polyimide，聚酰亚胺))或者其他聚合物。在对pi层130进行坚膜处理固化的过程中，由于温度比较高，掉入孔103内的pi层130的部分材料或者其他聚合物材料在高温条件下，很容易挥发出气体。该气体会导致孔103之上的pi层130出现鼓起或者破裂的现象，进而导致产品的良率下降。示例性的，图7中箭头所指位置处覆盖孔103的pi层130出现了裂纹，其表面形貌呈破裂状。
50.以上为在第一衬底100的第二表面102侧执行的各工艺步骤中产生的问题。事实上，在第一衬底100的第一表面101侧，开设盲孔后还要设置第一键合层120，而第一键合层120的种子层的形成通常会用到溅射工艺，即便盲孔为深孔，仍然可能有部分金属材料落入孔底。那么，在从背面将盲孔的孔底刻穿或者磨穿的过程中，金属材料会背面的干法刻蚀工
艺甚至研磨工艺产生影响，导致工艺难以顺利地实施，从而降低了通孔的良率。
51.基于此，本技术实施例提供了一种半导体器件的制备方法，请参考图8，该方法包括：
52.步骤s01，提供第一衬底，第一衬底包括彼此相对的第一表面和第二表面；
53.步骤s02，形成从第一表面延伸至第一衬底内部的盲孔；
54.步骤s03，在盲孔内形成至少覆盖盲孔的侧壁和底壁的导电层；
55.步骤s04，从第二表面去除一定厚度的第一衬底，以使导电层的覆盖在盲孔的底壁的部分被暴露，从而形成贯穿第一衬底的导电通孔。
56.可以理解地，本实施例由于在第一表面侧预先在盲孔内形成了导电层，从而后续在第二表面侧无需将盲孔的底部刻穿或者磨穿，只需要将导电层暴露即可形成导电通孔；并且导电层覆盖盲孔的底壁，使得在导电层的覆盖在盲孔的底壁的部分被暴露时，通孔(原盲孔，此时已贯穿第一衬底)的位于第二表面一侧的开口被导电层包封，因此，避免了污染物进入孔内造成的各种不利影响，提高了导电通孔的良率，最终提高了半导体器件的良率。
57.接下来，将结合图9至图18对本技术实施例所提供的半导体器件的制备方法及其有益效果作进一步详细说明。其中，各附图具体以体声波谐振器的结构为例示出，但应当理解，本技术中的半导体器件并不限于此，本技术适用于其他需要实现密封的半导体器件。
58.首先，请参考图9。执行步骤s01，提供第一衬底100，第一衬底100包括彼此相对的第一表面101和第二表面102。
59.第一衬底100可以为硅晶圆，也可以为集成电路制造工艺中其他常用的衬底。
60.第一衬底100可以为起到盖板(cap)作用的衬底，即盖板晶圆；当然，也可以为其他需要形成tsv的衬底。
61.第一衬底100的第一表面101也可以称为上表面、顶表面或正面，第二表面102也可以称为下表面、底表面或背面；本文中第一表面101和第二表面102并不具体指某一平面，而是泛指第一衬底100的两个彼此相对的表面，比如，在对第一衬底100进行减薄之前，与第一表面101相对的一面称为第二表面102，而在进行减薄后得到的新的表面仍然被称为第二表面102。
62.接下来，请参考图10和图11。执行步骤s02，形成从第一表面101延伸至第一衬底100内部的盲孔(请参考图中103)。
63.为了描述更加清楚，附图中标记了孔103，可以理解地，在没有贯穿整个第一衬底100时，该孔103为盲孔；而在后续工序中，去除一定厚度的第一衬底100后，该孔103贯穿第一衬底100，孔103由盲孔转换为通孔。
64.形成盲孔可以采用光刻工艺实现。具体请参考图10，先在第一表面101上形成光刻胶层110，然后对光刻胶层110进行图案化，形成暴露盲孔预设形成位置的开口。最后，以图案化的光刻胶层110为掩膜，对第一衬底100进行刻蚀，形成上述盲孔。在形成盲孔后，将光刻胶层110去除(参考图11)。
65.作为一种可选的具体实施方式，沿第一表面101至第二表面102的方向，盲孔的开口尺寸缩小。如此，在后续形成导电层时，可以保证电镀种子层的溅射更容易实施，种子层的形成效果更好。应当理解，由于此时盲孔被形成为顶部开口尺寸大，那么在盲孔转换为通孔后，通孔的位于第二表面102一侧的开口的面积将小于通孔的位于第一表面101一侧的开
口的面积，而这样的通孔形貌将导致难以在第二表面102的一侧进行导电层的填充。本技术实施例由于预先在第一表面101侧形成导电层，因而无需顾虑该问题。
66.接下来，请参考图12。执行步骤s03，在孔103内形成至少覆盖孔的侧壁和底壁的导电层110。
67.导电层110具体可以采用电镀工艺形成。首先在第一表面101一侧通过金属溅射工艺形成种子层。种子层的材料例如包括ti、cu等。种子层的厚度大于等于以保证溅射覆盖孔的底壁。接下来，在种子层上形成图案化的掩膜层，该掩膜层具有暴露出导电层110预设形成位置的开口。执行电镀工艺，通过经掩膜层的开口所暴露出的种子层，电镀一定厚度的金属层。电镀的金属层的材料例如包括cu。电镀金属层的厚度可以根据产品设计而定，但需考虑接下来去除种子层时对金属腐蚀损伤的厚度。接下来，去除掩膜层。最后，去除种子层；具体可以对整个导电层的上表面进行刻蚀，原本被掩膜层覆盖的位置处种子层较薄，在刻蚀过程中很容易被去除，而电镀金属层的位置出材料较厚，即便有少量金属材料被去除仍然可以满足导电层110的厚度需求。
68.导电层110未填满孔103，从而在孔103内保留空隙，避免因热胀冷缩导致器件损坏。导电层连续铺满孔的侧壁和底壁，以保证导通效果。导电层至少连续铺满孔的底壁。
69.可选地，导电层110还覆盖第一表面101的部分区域，导电层110的覆盖第一表面101的部分区域的部分(请参考图中椭圆虚线框内的部分)与覆盖孔103的侧壁和底壁的部分连接。接下来，请参考图13，在孔103内形成至少覆盖孔的侧壁和底壁的导电层110之后，该方法还可以包括：形成键合层(具体为第一键合层120)，第一键合层120与导电层110的覆盖第一表面101的部分区域的部分连接。
70.第一键合层120可以包括用于形成密封环的部分和用于导电连接的部分，其中，用于导电连接的部分与图中椭圆虚线框内的部分连接。
71.接下来，请参考图14。该方法还可以包括：提供第二衬底200。
72.第二衬底200可以为形成半导体器件的主要功能结构的衬底，因此第二衬底200也可以称为器件晶圆。在本技术实施例中的半导体器件为谐振器，或者为滤波器、多工器中的至少一种时，第二衬底200的表面设置有器件功能结构叠层220和键合层(具体为第二键合层210)；其中，器件功能结构叠层220具体为谐振单元。器件功能结构叠层220可以包括下电极、压电层和上电极；此外，还可以包括覆盖在上电极上的钝化层；第二键合层210可以包括用于形成密封环的部分和用于导电连接的部分，其中，用于导电连接的部分一方面与器件功能结构叠层220的上电极或下电极导电连接，另一方面与第一键合层120中用于导电连接的部分连接。第二键合层210中用于形成密封环的部分在键合过程中与第一键合层120的用于形成密封环的部分连接，从而形成密封环。
73.接下来，请参考图15。以第一表面101为键合面，将第一衬底100键合到第二衬底200上。
74.第一衬底100与第二衬底200的键合具体例如为金-金键合。相应地，第一键合层120和第二键合层210的材料包括金。
75.可以理解地，在将第一衬底100键合到第二衬底200上之后，导电层110可以通过键合层与下电极导电连接，或与上电极导电连接，或一部分导电层110与下电极导电连接、一部分导电层110与上电极导电连接。从而，导电层110与器件功能结构叠层220的下电极和/
或上电极导电连接，实现下电极和/或上电极的导电引出。
76.接下来，请参考图16和图17。执行步骤s04，从第二表面102去除一定厚度的第一衬底100，以使导电层110的覆盖在孔103的底壁的部分被暴露，从而形成贯穿第一衬底100的导电通孔。
77.导电通孔由贯穿第一衬底100的通孔和位于通孔内的导电层110构成。
78.在暴露导电层110的覆盖在孔103的底壁的部分后，可以观察到孔103的位于第二表面102一侧的开口被导电层110包封。
79.作为一种可选的具体实施方式，从第二表面102去除一定厚度的第一衬底100，包括：通过第一减薄处理去除第一厚度的第一衬底100(请参考图16)，以及通过第二减薄处理去除第二厚度的第一衬底100(请参考图17)。
80.在第一减薄处理中，仍然保留一定厚度，使得孔103的底壁处的导电层不被暴露。具体地，第一厚度与盲孔的深度之和小于第一衬底100的厚度，以使导电层110的覆盖在盲孔的底壁的部分在第一减薄处理后未被暴露。第一减薄处理具体可以采用研磨工艺执行，例如为化学机械研磨(cmp)。
81.第二减薄处理具体可以采用刻蚀工艺执行，例如干法刻蚀。刻蚀工艺应当针对衬底材料，而不刻蚀掉导电层110的金属材料。容易理解，刻蚀工艺无需使用掩膜，而是对第一衬底100的整个第二表面102进行刻蚀，即第一衬底100的厚度被基本均匀地缩减。直至导电层110被露出，甚至凸出于第一衬底100。
82.示例性地，从第二表面102去除一定厚度的第一衬底100，以使导电层110的覆盖在孔103的底壁的部分凸出于第一衬底100；具体为凸出于减薄处理后的第二表面102。从而保证导电层110充分被暴露，避免因露出不均匀而导致后续导电连接不良。
83.进一步地，第一厚度、第二厚度与盲孔的深度，三者之和大于第一衬底100的厚度，以使导电层110的覆盖在盲孔的底壁的部分在第二减薄处理后凸出于第一衬底100。
84.接下来，请参考图18。该方法还可以包括：在第二表面102上形成布线层111，该布线层111与导电层110连接。在布线层111上形成导电柱140，导电柱140用于将导电通孔的电信号引出。
85.示例性地，布线层111包括覆盖在导电层110上的部分以及覆盖在第一衬底100上的部分，导电柱140形成在布线层111的覆盖在第一衬底100上的部分之上。为了形成导电柱140，可以先在第二表面102上覆盖一层pi层130，对pi层130进行图案化形成开口，然后在pi层130的开口内形成导电柱140。
86.在此基础上，本技术实施例还提供了一种半导体器件，请继续参考图18，该半导体器件包括：第一衬底100和第二衬底200，其中，第一衬底100包括彼此相对的第一表面101和第二表面102，第一衬底100以第一表面101为键合面键合在第二衬底上200；通孔(请参考图中103)，贯穿第一衬底100；导电层110，覆盖通孔的侧壁，并且包封通孔的位于第二表面102一侧的开口。导电层110凸出于第二表面102。
87.其中，半导体器件具体可以为滤波器、谐振器、多工器中的至少一种；进一步地，具体可以为baw滤波器；当然，也可以为其他需要实现密封的半导体器件。本文中的半导体器件可以指已经划片后的独立器件单元，也可以指划片前的晶圆级封装结构。
88.作为一种可选的具体实施方式，通孔的位于第二表面103一侧的开口的面积小于
通孔的位于第一表面101一侧的开口的面积。
89.作为一种可选的具体实施方式，该半导体器件还包括：位于第一衬底100的第一表面101上的键合层(请参考图中120)；第一衬底100通过键合层与第二衬底200键合；导电层110还包括覆盖第一表面101的部分区域的部分，覆盖第一表面101的部分区域的部分与覆盖通孔的侧壁的部分连接；键合层与导电层110的覆盖第一表面101的部分区域的部分连接。
90.需要说明的是，本技术提供的半导体器件实施例与半导体器件的制备方法实施例属于同一构思；各实施例所记载的技术方案中各技术特征之间，在不冲突的情况下，可以任意组合。
91.应当理解，以上实施例均为示例性的，不用于包含权利要求所包含的所有可能的实施方式。在不脱离本公开的范围的情况下，还可以在以上实施例的基础上做出各种变形和改变。同样的，也可以对以上实施例的各个技术特征进行任意组合，以形成可能没有被明确描述的本技术的另外的实施例。因此，上述实施例仅表达了本技术的几种实施方式，不对本技术专利的保护范围进行限制。

技术特征：
1.一种半导体器件的制备方法，其特征在于，包括：提供第一衬底，所述第一衬底包括彼此相对的第一表面和第二表面；形成从所述第一表面延伸至所述第一衬底内部的盲孔；在所述盲孔内形成至少覆盖所述盲孔的侧壁和底壁的导电层；从所述第二表面去除一定厚度的所述第一衬底，以使所述导电层的覆盖在所述盲孔的底壁的部分被暴露，从而形成贯穿所述第一衬底的导电通孔。2.根据权利要求1所述的半导体器件的制备方法，其特征在于，沿所述第一表面至所述第二表面的方向，所述盲孔的开口尺寸缩小。3.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述从所述第二表面去除一定厚度的所述第一衬底之前，所述方法还包括：提供第二衬底；以所述第一表面为键合面，将所述第一衬底键合到所述第二衬底上。4.根据权利要求3所述的半导体器件的制备方法，其特征在于，所述导电层还覆盖所述第一表面的部分区域，所述导电层的覆盖所述第一表面的部分区域的部分与覆盖所述盲孔的侧壁和底壁的部分连接；所述在所述盲孔内形成至少覆盖所述盲孔的侧壁和底壁的导电层之后，所述方法还包括：形成键合层，所述键合层与所述导电层的覆盖所述第一表面的部分区域的部分连接。5.根据权利要求3所述的半导体器件的制备方法，其特征在于，所述提供第二衬底，包括提供表面设置有器件功能结构叠层的第二衬底，所述器件功能结构叠层包括下电极、压电层和上电极；所述导电层用于与所述下电极和/或所述上电极导电连接。6.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述从所述第二表面去除一定厚度的所述第一衬底，包括：通过第一减薄处理去除第一厚度的所述第一衬底，以及通过第二减薄处理去除第二厚度的所述第一衬底；其中，所述第一厚度与所述盲孔的深度之和小于所述第一衬底的厚度，以使所述导电层的覆盖在所述盲孔的底壁的部分在所述第一减薄处理后未被暴露；所述第二减薄处理采用刻蚀工艺执行。7.根据权利要求1所述的半导体器件的制备方法，其特征在于，从所述第二表面去除一定厚度的所述第一衬底，以使所述导电层的覆盖在所述盲孔的底壁的部分凸出于所述第一衬底。8.一种半导体器件，其特征在于，包括：第一衬底和第二衬底，其中，所述第一衬底包括彼此相对的第一表面和第二表面，所述第一衬底以所述第一表面为键合面键合在所述第二衬底上；通孔，贯穿所述第一衬底；导电层，覆盖所述通孔的侧壁，并且包封所述通孔的位于所述第二表面一侧的开口，所述导电层凸出于所述第二表面。9.根据权利要求8所述的半导体器件，其特征在于，所述通孔的位于所述第二表面一侧的开口的面积小于所述通孔的位于所述第一表面一侧的开口的面积。10.根据权利要求8所述的半导体器件，其特征在于，还包括：位于所述第一衬底的所述
第一表面上的键合层；所述第一衬底通过所述键合层与所述第二衬底键合；所述导电层还包括覆盖所述第一表面的部分区域的部分，所述覆盖所述第一表面的部分区域的部分与覆盖所述通孔的侧壁的部分连接；所述键合层与所述导电层的覆盖所述第一表面的部分区域的部分连接。

技术总结
本申请实施例涉及一种半导体器件的制备方法及半导体器件，其中，制备方法包括：提供第一衬底，第一衬底包括彼此相对的第一表面和第二表面；形成从第一表面延伸至第一衬底内部的盲孔；在盲孔内形成至少覆盖盲孔的侧壁和底壁的导电层；从第二表面去除一定厚度的第一衬底，以使导电层的覆盖在盲孔的底壁的部分被暴露，从而形成贯穿第一衬底的导电通孔；如此，不仅避免了污染物进入孔内造成不利影响，而且提高了导电通孔的良率，最终提高了半导体器件的良率。良率。良率。


技术研发人员：王矿伟 赖志国 杨清华
受保护的技术使用者：苏州汉天下电子有限公司
技术研发日：2023.07.12
技术公布日：2023/10/15