多速率网络设备及实现方法、装置、电子设备与流程

1.本发明涉及通信技术领域，具体而言，涉及一种多速率网络设备及实现方法、装置、电子设备。


背景技术：

2.随着通信技术的发展，传统的1000base-t以太网1gbps吞吐量带宽已经不能满足边缘计算、大数据、超媒体等应用需求；在wifi技术领域，已发布的wifi6标准中技术理论最大带宽达到9.6gbps的带宽，正在发展的wifi7技术最高带宽速率将达到46gbps，因此，实现多速率网络设备的需求越来越大。
3.以交换机为例，交换机作为wifi产品的上行连接节点设备，传统1000base-t以太网1gbps吞吐量带宽已经无法满足wifi产品的上行链路带宽需求。为了解决以上问题，ieee802.3标准组织在802.3bz标准中定义了2.5gbase-t/5gbase-t/10gbase-t接口，其中10gbase-t允许在cat6a网线上传输10gbs的数据速率，2.5g base-t/5gbase-t接口允许在cat5e网线上传输2.5gbps和5gbps速率。这种同时能支持10m/100m/1000m/2.5g/5g/10gbase-t接口速率以太网交换机称之为万兆多速率交换机或者nbase-t交换机。
4.当前多速率交换机的实现方式通常为交换芯片加上10g phy芯片架构，交换芯片和10g phy之间互联的接口使用usxgmii接口，采用usxgmii接口的传输协议，在1条serdes线上承载phy芯片支持100m/1000mbps/2.5gbps/5gbps/10gbps速率，但该接口速率不支持10m速率，usxgmii接口速率为10.3125gbps，按照协议规定100m/1gbps/2.5gbps/5gbps传输时以一种重传机制实现速率匹配。
5.传统实现多速率交换机的方案需要选择具备支持usxgmii接口能力的交换芯片和phy芯片，才能实现多速率端口或多速率交换机设计。在市场上，还存在大量具备10g接口输出能力，但不支持usxgmii接口的交换芯片，或者是在交换芯片上支持的usxgmii接口数量上有限制，导致设计不灵活或增加额外的设计成本。另外一种方案选用能够支持更多usxgmii接口能力的交换芯片，这种交换芯片成本一般更高，同时选择范围受限。如果交换芯片完全不支持usxgmii的接口协议，传统设计方案无法实现多速率交换机的设计。
6.从上面多速率交互机的实现方式中可以总结出：传统多速率网络设备的设计方式，需要交换芯片和phy芯片之间的互联接口协议为usxgmii接口协议,在进行设计时，需要选择支持usxgmii接口协议的交换芯片和phy芯片。对于不支持usxgmii接口协议的交换芯片，会存在设计受限问题，额外增加设计成本或不能实现多速率功能，额外增加选型成本和设计成本。另外usxgmii接口协议由于自身的问题，无法支持10m的速率模式。


技术实现要素：

7.本发明的目的之一在于提供一种多速率网络设备及实现方法、装置、电子设备，其能够不依赖于交换芯片是否支持usxgmii接口协议，通过软硬件相结合的方法，从而实现万兆多速率网络设备的设计，解决了多速率网络设备在通用xfi接口上即可实现多速率匹配
的问题，增加了交换芯片的可选择面，节省设计成本，同时可以解决多速率网络设备支持10m的问题。
8.本发明的实施例可以这样实现：
9.第一方面，本发明提供一种多速率网络设备实现方法，应用于cpu，所述cpu分别与网络设备的交换芯片和phy芯片通信连接；所述交换芯片的serdes接口和所述phy芯片的serdes接口互联，所述方法包括：所述cpu获取所述phy芯片当前的自动协商速率；其中，所述自动协商速率是所述phy芯片与所述网络设备连接的对端设备进行协商的结果；所述对端设备支持多种接口速率；将所述serdes接口的当前接口模式设置为所述自动协商速率对应的通用接口模式，并为所述serdes接口设置所述通用接口模式对应的接口配置参数；控制所述phy芯片的所述serdes接口使能，当检测到所述phy芯片的状态信息时，控制所述交换芯片的所述serdes接口使能，以使所述网络设备支持所述自动协商速率。
10.第二方面，本发明提供一种多速率网络设备实现装置，设置于网络设备，所述网络设备的cpu分别与所述网络设备的交换芯片和phy芯片进行数据通信；所述交换芯片和所述phy芯片的serdes接口互联，所述多速率网络设备实现装置包括：获取模块、配置模块、检测模块和控制模块；所述获取模块，用于获取所述phy芯片当前的自动协商速率；其中，所述自动协商速率是所述phy芯片与所述网络设备连接的对端设备进行协商的结果；所述对端设备支持多种接口速率；所述配置模块，用于将所述serdes接口的当前接口模式设置为所述自动协商速率对应的通用接口模式，并为所述serdes接口设置所述通用接口模式对应的接口配置参数；所述控制模块，用于控制所述phy芯片的所述通用serdes接口使能，当检测模块检测到所述phy芯片的状态信息时，所述控制模块，还用于控制所述交换芯片的所述serdes接口使能，以使所述网络设备支持所述自动协商速率。
11.第三方面，本发明提供一种多速率网络设备，所述多速率网络设备包括交换芯片、phy芯片和多速率电接口模块；所述多速率电接口模块与对端设备通过网线连接；所述对端设备支持多种接口速率；所述交换芯片和所述phy芯片的serdes接口互联；所述交换芯片上集成有cpu，所述cpu与所述phy芯片之间建立有接口通道；所述phy芯片，用于与所述对端设备进行接口速率协商，获得自动协商速率以使所述多速率网络设备在所述cpu扫描到phy芯片当前的所述自动协商速率后，执行如下步骤：将所述serdes接口的当前接口模式设置为所述自动协商速率对应的通用接口模式，并为所述serdes接口设置所述通用接口模式对应的接口配置参数；控制所述phy芯片的所述serdes接口使能，当检测到所述phy芯片的状态信息时，控制所述交换芯片的所述serdes接口使能，以使网络设备支持所述自动协商速率。
12.第四方面，本发明提供一种多速率网络设备，所述多速率网络设备包括交换芯片、phy芯片和多速率电接口模块；所述多速率电接口模块与对端设备通过网线连接；所述对端设备支持多种接口速率；所述交换芯片和所述phy芯片的serdes接口互联；所述交换芯片以及所述phy芯片分别与电子设备的cpu之间建立有接口通道；所述phy芯片，用于与所述对端设备进行接口速率协商，获得自动协商速率，以使所述电子设备在所述cpu扫描到所述phy芯片当前的所述自动协商速率后，执行如下步骤：将所述serdes接口的当前接口模式设置为所述自动协商速率对应的通用接口模式，并为所述serdes接口设置所述通用接口模式对应的接口配置参数，控制所述phy芯片的所述通用serdes接口使能，当检测到所述phy芯片的状态信息时，控制所述交换芯片的所述serdes接口使能，以使所述网络设备支持所述自
动协商速率。
13.第五方面，本发明提供一种电子设备，包括cpu，所述cpu分别与网络设备的交换芯片和phy芯片之间建立有接口通道；所述交换芯片和所述phy芯片的serdes接口互联；所述网络设备还包括多速率电接口模块；所述多速率电接口模块与对端设备通过网线连接；所述对端设备支持多种接口速率；多种所述接口速率中包含所述serdes接口本身支持的接口速率；所述电子设备用于执行如第一方面所述的多速率网络设备实现方法。
14.本发明提供的多速率网络设备及实现方法、装置、电子设备，该方法应用于网络设备，所述网络设备的cpu分别与所述网络设备的交换芯片和phy芯片通信连接；所述交换芯片的serdes接口和所述phy芯片的serdes接口互联，所述方法包括：网络设备的phy芯片可以与对端设备进行接口速率协商以确定网络设备当前用来传输的自动协商速率，由于对端设备支持多种接口速率，cpu获取phy芯片当前的自动协商速率之后，网络设备就将交换芯片和phy芯片各自的serdes接口的当前接口模式设置为自动协商速率对应的通用接口模式，并为串行接口设置通用接口模式对应的接口配置参数，由于多种接口速率中包含serdes接口本身支持的接口速率，自动协商速率能够适应serdes接口，进行接口参数配置之后，控制phy芯片的serdes接口使能，当检测到phy芯片的状态信息时，控制交换芯片的serdes接口使能，这样一来，网络设备就支持自动协商速率，可以让网络设备支持不同的自动协商速率，可以看出该实现方法并不需要交换芯片支持usxgmii接口协议就能实现端口多速率网络设备，同时解决了现有多速率网络设备不支持10m速率的问题。
附图说明
15.为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
16.图1提供了一种传统多速率交换机的设计架构图；
17.图2提供了一种ctc7132交换芯片级联实现多速率交换机的设计架构图；
18.图3为本发明实施例提供的多速率网络设备实现方法的示意性流程图；
19.图4为本发明实施例提供的多速率交换机的第一种实施方式；
20.图5为本发明实施例提供的多速率交换机的第二种实施方式；
21.图6为本发明实施例提供的第一种场景示意图；
22.图7为本发明实施例提供的第二种场景示意图；
23.图8为本发明实供的多速率网络设备实现装置的功能模块图；
24.图9为本发明实施例提供的电子设备的结构框图。
具体实施方式
25.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
26.因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
27.应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
28.在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
29.此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
30.需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
31.首先对本发明实施例提供的术语进行解释。
32.多速率网络设备：是指网络设备的网络电接口端口支持多种速率的设备，比如交换机，能够支持10m/100m/1000m/2.5g/5g/10g速率模式的交换机叫万兆多速率交换机，也称为nbase-t交换机。
33.usxgmii接口：一种互联接口，支持usxgmii协议的交换芯片和phy芯片互联，可以实现100m/1000m/2.5g/5g/10g的多速率匹配，目前已成为行业内标准使用接口，其内部采取的是重传机制实现速率匹配。
34.通信技术的发展导致应用需求对网络吞吐量的带宽需求越来越大，单一速率的网络设备已经无法适应这些应用需求，因此，实现多速率网络设备的需求也越来越大。
35.目前，网络设备需要使用支持usxgmii接口协议的交换芯片和phy芯片来实现具有多速率传输的功能。对于不支持usxgmii接口协议的交换芯片，会存在设计受限问题，额外增加设计成本或不能实现多速率功能，额外增加选型成本和设计成本。另外地，usxgmii接口协议由于自身的问题，无法支持10m的速率模式。
36.比如，以交换机为例，图1提供了一种传统多速率交换机的设计架构图，其中，交换芯片和10g phy芯片之间使用usxgmii接口互联，mdc/mdio是用于交换芯片的mac和pyh芯片之间管理的串行接口总线，其中mdc是总线时钟信号，mdio为数据线，该接口主要用于mac控制器对pyh层的状态读取和设置、获取链路状态，控制物理层协商等操作。10g phy芯片的上行端口通过10g serdes接口和交换芯片互联，下行接口连接隔离变压器输出用户端口。
37.图1所示的多速率交换机采用usxgmii接口的传输协议，在1条serdes线上承载10g phy芯片支持100m/1000mbps/2.5gbps/5gbps/10gbps速率，但该接口速率不支持10m速率，并且存在芯片选择范围受限设计不灵活的问题。
38.以交换芯片ctc7132为例，ctc7132交换芯片有32个万兆端口，32个端口都支持10g xfi接口协议和1000m sgmii接口协议，但是只有12个端口支持usxgmii接口协议，另外20个端口不支持该协议。这意味着，当设计输出要求提供12个以上的多速率端口交换机时，则需要使用2片及以上ctc7132交换芯片进行级联实现，如图2所示。图2提供了一种ctc7132交换芯片级联实现多速率交换机的设计架构图,所实现的多速率交换机能够提供24端口多速率
端口。以此类推，如果要实现32端口多速率交换机，则需要使用3片ctc7132进行级联。不难看出，使用多芯片级联方案，不仅需要多增加交换芯片的成本，还会带来电源功耗、pcb印制板面积、外围电路的设计成本增加。
39.同理，除了交换机以外，路由器、无线ap、终端设备等这些网络设备在设计多速率功能的过程中，均存在上述技术问题，因此，本发明提供一种多速率网络设备的设备方案，不依赖于交换芯片是否支持usxgmii接口协议，基于交换芯片的通用xfi接口协议和sgmii接口协议，使用交换芯片提供的通用xfi和sgmii接口能力，通过软硬件结合控制的方法，实现多速率网络设备的功能设计，所能实现的多速率网络设备端口不仅具备usxgmii接口下支持100m/1000m/2.5g/5g/10gbase-t速率传输的能力，还具备10m接口速率的能力。在cat6a及以上网线上可实现10gbase-t传输100米距离，在cat5e及以上的网线上实现10base-t、100base-t、1000base-t、2.5gbase-t、5gbase-t的传输协议。
40.下面对本发明实施例提供的多速率网络设备及其实现方法进行详细介绍，本发明实施例涉及的网络设备包括但不限于具有多速率网口的交换机、路由器、无线ap、终端设备等。
41.请参见图3，图3为本发明实施例提供的多速率网络设备实现方法的示意性流程图，该方法应用于网络设备，该网络设备的cpu分别与网络设备的交换芯片和phy芯片通信连接，交换芯片不需要支持usxgmii接口协议，该网络设备的交换芯片和phy芯片的serdes接口互联，该cpu与网络设备的phy芯片之间建立有接口通道，该方法包括如下步骤：
42.s301：cpu获取phy芯片当前的自动协商速率；
43.其中，所述自动协商速率在所述phy芯片的寄存器中，对端设备支持多种接口速率；多种接口速率中包含serdes接口本身支持的接口速率；自动协商速率是多种接口速率的任意一种；其中，自动协商速率是与网络设备连接的对端设备和phy芯片进行协商的结果；还可以是用户强制配置的速率。
44.在可选的实施方式中，对端设备可以是以太网网络设备或终端用户设备，对端设备和本发明实施例中的多速率网络设备通过网线连接，对端设备可以支持10m/100m/1000m/2.5g/5g/10gbase-t中的一种或多种能力。对端设备通过网线连接到多速率网络设备时，多速率网络设备的phy芯片端可以开启自协商，和对端设备进行接口速率协商。
45.整个速率协商过程可以由10g phy芯片的pma/pmd层完成。当pma/pmd层速率协商完成后进入到phy芯片的寄存器中。自动协商速率是对端设备所支持的多种接口速率中的任意一个。比如，对端设备可以支持10m/100m/1000m/2.5g/5g/10gbase-t多种接口速率，那么自动协商速率可能是10m/100m/1000m/2.5g/5g/10g中的任意一个。本发明实施例中的cpu会实时扫描phy芯片的寄存器，一旦扫描到当前寄存器中自动协商速率就可以执行步骤s302和步骤s303。
46.s302：将serdes接口的当前接口模式设置为自动协商速率对应的通用接口模式，并为serdes接口设置通用接口模式对应的接口配置参数。
47.可以理解的是，交换芯片的serdes接口本身具有通用xfi接口能力和通用sgmii接口能力，所以为了不依赖usxgmii接口，本发明实施例可以直接利用serdes接口本身具有通用接口能力，对端设备的多种接口速率中包含serdes接口本身支持的接口速率。
48.比如，对端设备可以支持10m/100m/1000m/2.5g/5g/10gbase-t多种接口速率，
ctc7132交换芯片本都支持10g xfi和1000m sgmii接口协议，意即xfi接口支持10g接口速率，sgmii接口支持1000m的接口速率，这样一来，本发明实施例可以先确定不同接口速率对应的通用接口模式。比如，10m/100m/1000m对应的通用接口模式为sgmii接口模式，2.5g/5g/10g对应的通用接口模式为xfi接口模式，在获取了自动协商速率之后，可以将serdes接口的当前接口模式设置为自动协商速率对应的通用接口模式，然后为该serdes接口设置该通用接口模式对应的配置参数，比如信号预加重、均衡等，以使其信号符合信号质量要求。
49.s303：控制phy芯片的serdes接口使能，当检测到phy芯片的状态信息时，控制交换芯片的serdes接口使能，以使网络设备支持自动协商速率。
50.在本发明实施例中，在不同通用接口模式下，交换芯片和phy芯片可以按照通用接口模式的接口协议建立数据链路，支持端口和对端设备按照自动协商速率通信，比如，在sgmii模式下，交换芯片和phy芯片将按照sgmii的接口协议传输数据，网络设备支持和对端设备进行10m/100m/1000m的接口速率通信；在xfi模式下，交换芯片和phy芯片将按照xfi的接口协议传输数据，网络设备支持和对端设备进行2.5g/5g/10g的接口速率通信。
51.在上述步骤s301至s303的技术方案中，网络设备的phy芯片可以与对端设备进行接口速率协商以确定网络设备当前用来传输的自动协商速率，由于对端设备支持多种接口速率，cpu获取phy芯片当前寄存器中的自动协商速率之后，就将交换芯片和phy芯片各自的serdes接口的当前接口模式设置为自动协商速率对应的通用接口模式，并为串行接口设置通用接口模式对应的接口配置参数，由于多种接口速率中包含serdes接口本身支持的接口速率，自动协商速率能够适应serdes接口，进行接口参数配置之后，控制phy芯片的serdes接口使能，当检测到phy芯片的状态信息时，控制交换芯片的serdes接口使能，这样一来，网络设备就支持自动协商速率，由于自动协商速率是对端设备中的任意一个，可以让网络设备支持不同的自动协商速率，可以看出该实现方法并不需要交换芯片支持usxgmii接口协议就能实现端口多速率网络设备，同时解决了现有多速率网络设备不支持10m速率的问题。
52.在可选的实施方式中，在本发明实施例中，通用接口模式包括sgmii模式和xfi模式，在sgmii模式和xfi模式下serdes接口本身支持的接口速率分别是1000m和10g，那么步骤s302可以这样实现：
53.若自动协商速率为10m、100m和1000m中任意一个，则将当前接口模式设置为sgmii模式；若自动协商速率为2.5g、5g和10g中的任意一个，则将当前接口模式设置为xfi模式。
54.在可选的实施方式中，在xfi模式下，交换芯片和phy芯片将按照xfi的接口协议传输数据，由于xfi接口速率为10g，能够天然支持10g的接口速率传输；但是当自动协商速率为2.5g和5g时，存在速率不匹配的情况，这时网络设备可以配置phy芯片的开启流控功能，开启流控后，phy芯片pcs层定时向交换芯片的mac层发送pause帧，以达到速率之间的匹配。因此，上述实现方法还包括：在xfi模式下，确定自动协商速率是否与serdes接口本身支持的接口速率匹配，若不匹配，则控制phy芯片开启流控功能。
55.在可选的实施方式中，在sgmii模式下，交换芯片和phy芯片按照重传机制进行数据传输，这样一来就不会出现速率不匹配的问题。
56.基于上述多速率网络设备实现方法，下面本发明实施例将以交换机为例，提供两种多速率交换机的实施方式。请参见图4和图5，图4为本发明实施例提供的多速率交换机的第一种实施方式。图5为本发明实施例提供的多速率交换机的第二种实施方式。
57.第一种实施方式：如图4所示，多速率交换机10包括交换芯片101、phy芯片105和多速率以太电接口模块106；交换芯片101和phy芯片105的serdes接口104互联，具体是phy芯片105的上行psc层与交换芯片101的mac层通过serdes接口104互联，其中，mac层和psc层均可以支持10g接口速率。
58.多速率以太电接口模块106包括隔离变压器和网络端口，其中，隔离变压器和网络端口之间可以通过mdi连接，网络端口可以是nbase-trj45端口，phy芯片105的下行pma/pmd层通过mdi连接于隔离变压器。
59.交换芯片101上集成有cpu 102，cpu 102与phy芯片105之间建立有接口通道103，该接口通道103可以通过smi接口实现，smi接口可以对phy芯片105进行配置、状态读取。
60.多速率交换机10与对端设备20通过网线连接；对端设备20支持多种接口速率；多种接口速率中包含serdes接口104本身支持的接口速率。
61.第二种实施方式：如图5所示，与图4所示的多速率交换机的区别在于交换芯片101，在图5中，cpu 102不再集成在交换芯片101中，cpu102可以在电子设备30中，电子设备30可以是任何一种可与用户进行人机交互的电子产品，例如，个人计算机、平板电脑、个人数字助理(personal digital assistant，pda)等。电子设备30还可以包括网络设备和/或用户设备。其中，网络设备包括，但不限于单个网络服务器、多个网络服务器组成的服务器组或基于云计算(cloud computing)的由大量主机或网络服务器构成的云。
62.交换芯片101以及phy芯片105分别与电子设备30的cpu 102之间建立有接口通道，比如，cpu 102与phy芯片105之间建立有接口通道还可以通过smi接口，而cpu 102与交换芯片101之间可以通过pcie/spi接口实现，用于对交换芯片101进行配置、状态读取。
63.在图4和图5中，phy芯片105，用于与对端设备20进行接口速率协商，获得自动协商速率，以使cpu 102在扫描到phy芯片当前寄存器中的自动协商速率后，执行如下步骤：将serdes接口104的当前接口模式设置为自动协商速率对应的通用接口模式，并为serdes接口104设置通用接口模式对应的接口配置参数；控制phy芯片105的serdes接口104使能，当检测到phy芯片105的状态信息时，控制交换芯片101的serdes接口104使能，以使多速率交换机10支持自动协商速率。
64.为了方便理解上述实施方式，本发明实施例将以图5所示的多速率交换机为例，介绍实际场景中上述实现方法的处理过程，请参见图6和图7，图6为本发明实施例提供的第一种场景示意图。图7为本发明实施例提供的第二种场景示意图。
65.如图6所示，对端多速率以太网交换机或终端20通过网线连接到多速率交换机网络端口时，多速率交换机10的phy芯片105端开启自协商，和对端多速率以太网交换机或终端20进行接口速率协商。整个速率协商过程由10g phy芯片105的pma/pmd层完成。当pma/pmd层速率协商完成后，cpu 102通过实时扫描方式获取pma/pmd寄存器的速率协商结果，如果获取到10g phy芯片105的pma/pmd子层寄存器中的自动协商速率为10m/100m/1000m，cpu 102将交换芯片端的serdes接口104设置为sgmii模式，并将预先设定好的sgmii信号预加重、均衡等配置参数设定到接口中，使其信号符合信号质量要求。设定好交换芯片101的sgmii接口模式后，再将10g phy芯片105的pcs层serdes接口104配置为sgmii模式，将预先设定好的sgmii信号预加重、均衡等配置参数设定到10g phy芯片105的serdes接口104中。以上设定完成后，先开启10g phy芯片105端接口使能，在接收到10g phy芯片105准备好状
态后，再开启交换芯片101片端接口使能，此时在相同的sgmii模式下，10gphy芯片105和交换芯片101之间按照sgmii接口协议完成数据建链。在sgmii模式下，交换芯片101和10g phy芯片105将按照sgmii的接口协议传输数据，支持端口和对端多速率以太网交换机或终端20进行10m/100m/1000m的速率通信。
66.如图7所示，如果cpu 102实时扫描方式获取pma/pmd寄存器的速率协商结果，获取到10g phy芯片105的pma/pmd子层寄存器中的自动协商速率为2.5g/5g/10g,cpu 102将交换芯片101端的serdes接口104设置为xfi模式，并将预先设定好的信号预加重、均衡等配置参数设定到serdes接口104中，使其信号符合信号质量要求。设定好交换芯片101的serdes接口模式后，再对10g phy芯片105的pcs层serdes接口104配置为xfi模式，同样将预先设定好的信号预加重、均衡等配置参数设定到10g phy芯片105的serdes接口104中。以上设定完成后，先开启10g phy芯片105端接口使能，在接收到10g phy芯片105准备好状态后，再开启交换芯片101端的接口使能，此时在相同的xfi模式下设定完成后，10g phy芯片105和交换芯片101之间完成xfi数据建链。在xfi模式下，交换芯片101和10g phy芯片105将按照xfi的接口协议传输数据，由于xfi接口速率为10g，能够天然支持pmd/pma层10g的速率传输；但是当pmd/pma层速率为2.5g和5g时，存在速率不匹配的情况，这时cpu 102需要配置10g phy芯片105的pcs层接口开启流控功能，开启pcs层流控后，10g phy芯片105pcs层定时向交换芯片101的mac层发送pause帧，以达到速率之间的匹配。
67.本发明实施例提供的多速率网络设备及其实现方法，基于通用交换芯片设计，使其突破传统设计方案只能在支持usxgmii接口协议模式下连接phy芯片，实现多速率端口的功能限制。基于交换芯片通用接口能力，实现多速率网络设备支持10m/100m/1000m/2.5g/5g/10g的传输能力。不依赖于交换芯片是否支持usxgmii接口，具有更广泛的适应性，增加交换芯片的多速率端口扩展能力，节省选型成本和设计成本，应用前景广泛。
68.基于相同的发明构思，本发明实施例还提供一种多速率网络设备实现装置，该多速率网络设备实现装置如图8所示，图8为本发明实供的多速率网络设备实现装置的功能模块图，该多速率网络设备实现装置400设置于网络设备,该网络设备的cpu分别与该网络设备的主和phy芯片进行数据通信；网络设备的交换芯片和phy芯片的serdes接口互联，多速率网络设备实现装置包括：获取模块410、配置模块420、检测模块440和控制模块430；
69.获取模块，用于获取phy芯片当前的自动协商速率；其中，自动协商速率是与网络设备连接的对端设备和phy芯片进行协商的结果；对端设备支持多种接口速率；多种接口速率中包含serdes接口本身支持的接口速率；自动协商速率是多种接口速率中的任意一种；
70.配置模块，用于将serdes接口的当前接口模式设置为自动协商速率对应的通用接口模式，并为serdes接口设置通用接口模式对应的接口配置参数；
71.控制模块，用于控制phy芯片的通用serdes接口使能，当检测模块检测到phy芯片的状态信息时，控制模块，还用于控制主的serdes接口使能，以使网络设备支持自动协商速率。
72.可以理解的是，获取模块410、配置模块420、检测模块440和控制模块430可以协同的执行图3中的各个步骤以实现相应的技术效果。
73.在可选的实施方式中，所述通用接口模式包括sgmii模式和xfi模式；配置模块420，具体用于：若所述自动协商速率为10m、100m和1000m中任意一个，则将所述当前接口模
式设置为所述sgmii模式；若所述自动协商速率为2.5g、5g和10g中的任意一个，则将所述当前接口模式设置为所述xfi模式。
74.在可选的实施方式中，控制模块430还用于在所述xfi模式下，确定所述自动协商速率是否与所述serdes接口本身支持的接口速率匹配，若不匹配，则控制所述phy芯片开启流控功能。
75.在可选的实施方式中，获取模块410具体用于对所述phy芯片的寄存器进行扫描，获得所述自动协商速率。
76.基于相同的发明构思，本发明提供了第一种多速率网络设备，多速率网络设备包括交换芯片、phy芯片和多速率电接口模块；多速率电接口模块与对端设备通过网线连接；对端设备支持多种接口速率；交换芯片和phy芯片的serdes接口互联；交换芯片上集成有cpu，cpu与phy芯片之间建立有接口通道；phy芯片，用于与对端设备进行接口速率协商，获得自动协商速率，以使多速率网络设备在cpu扫描到phy芯片当前寄存器中的自动协商速率后，执行如下步骤：将serdes接口的当前接口模式设置为自动协商速率对应的通用接口模式，并为serdes接口设置通用接口模式对应的接口配置参数；控制phy芯片的serdes接口使能，当检测到phy芯片的状态信息时，控制交换芯片的serdes接口使能，以使网络设备支持自动协商速率。
77.基于相同的发明构思，本发明提供了第二种多速率网络设备，多速率网络设备包括交换芯片、phy芯片和多速率电接口模块；多速率电接口模块与对端设备通过网线连接；对端设备支持多种接口速率；交换芯片和phy芯片的serdes接口互联；交换芯片以及phy芯片分别与电子设备的cpu之间建立有接口通道；phy芯片，用于与对端设备进行接口速率协商，获得自动协商速率，以使电子设备在cpu扫描到phy芯片当前寄存器中的自动协商速率后，执行如下步骤：将serdes接口的当前接口模式设置为自动协商速率对应的通用接口模式，并为serdes接口设置通用接口模式对应的接口配置参数，控制phy芯片的通用serdes接口使能，当检测到phy芯片的状态信息时，控制交换芯片的serdes接口使能，以使网络设备支持自动协商速率。
78.本发明实施例还提供了一种电子设备，如图9所示，图9为本发明实施例提供的电子设备的结构框图，该电子设备30包括cpu 102，该cpu 102用于执行本发明实施例提供的多速率网络设备实现方法，还包括：存储器301、通信接口303、和总线304，该存储器301、cpu 102和通信接口303相互之间直接或间接地电性连接，以实现数据的传输或交互。例如，这些元件相互之间可通过一条或多条通讯总线或信号线实现电性连接。
79.可选的，总线304可以是外设部件互连标准(peripheral component interconnect，pci)总线或扩展工业标准结构(extended industry standard architecture，eisa)总线等。总线可以分为地址总线、数据总线、控制总线等。为便于表示，图2中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
80.在本发明实施例中，cpu 102可以是通用处理器、数字信号处理器、专用集成电路、现场可编程门阵列或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件，可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者任何常规的处理器等。结合本发明实施例所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。软件模块可以
位于存储器301中，cpu 102读取存储器301中的程序指令，结合其硬件完成上述方法的步骤。
81.在本发明实施例中，存储器301可以是非易失性存储器，比如硬盘(hard diskdrive，hdd)或固态硬盘(solid-state drive，ssd)等，还可以是易失性存储器(volatile memory)，例如ram。存储器还可以是能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。本发明实施例中的存储器还可以是电路或者其它任意能够实现存储功能的装置，用于存储指令和/或数据。
82.存储器301可用于存储软件程序及模块，如本发明实施例提供的多速率网络设备实现装置400的指令/模块，可以软件或固件(firmware)的形式存储于存储器301中或固化在图像检测设备300的操作系统(operating system，os)中，cpu 102通过执行存储在存储器301内的软件程序及模块，从而执行各种功能应用以及数据处理。该通信接口303可用于与其他节点设备进行信令或数据的通信。
83.所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
84.可以理解，图9所示的结构仅为示意，电子设备30还可以包括比图9中所示更多或者更少的组件，或者具有与图9所示不同的配置。图9所示的各组件可以采用硬件、软件或其组合实现。
85.需要说明的是，本技术以上实施例中对模块的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，另外，在本技术各个实施例中的各功能单元可以集成在一个处理单元中，也可以是单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
86.集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本技术的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台图像检测设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本技术各个实施例方法的全部或部分步骤。而前述的存储介质包括：u盘、移动硬盘、只读存储器(read-only memory，rom)、随机存取存储器(random access memory，ram)、磁碟或者光盘等各种可以存储程序代码的介质。
87.多速率网络设备实现方法本发明实施例是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
88.这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特
定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
89.以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

技术特征：
1.一种多速率网络设备实现方法，其特征在于，应用于网络设备，所述网络设备的cpu分别与所述网络设备的交换芯片和phy芯片通信连接；所述交换芯片的serdes接口和所述phy芯片的serdes接口互联，所述方法包括：所述cpu获取所述phy芯片当前的自动协商速率；其中，所述自动协商速率是所述phy芯片与所述网络设备连接的对端设备进行协商的结果；所述对端设备支持多种接口速率；将所述serdes接口的当前接口模式设置为所述自动协商速率对应的通用接口模式，并为所述serdes接口设置所述通用接口模式对应的接口配置参数；控制所述phy芯片的所述serdes接口使能，当检测到所述phy芯片的状态信息时，控制所述交换芯片的所述serdes接口使能，以使所述网络设备支持所述自动协商速率。2.根据权利要求1所述的多速率网络设备实现方法，其特征在于，所述通用接口模式包括sgmii模式和xfi模式；将所述serdes接口的当前接口模式设置为所述自动协商速率对应的接口模式，包括：若所述自动协商速率为10m、100m和1000m中任意一个，则将所述当前接口模式设置为所述sgmii模式；若所述自动协商速率为2.5g、5g和10g中的任意一个，则将所述当前接口模式设置为所述xfi模式。3.根据权利要求2所述的多速率网络设备实现方法，其特征在于，所述方法还包括：在所述xfi模式下，确定所述自动协商速率是否与所述serdes接口本身支持的接口速率匹配，若不匹配，则控制所述phy芯片开启流控功能。4.根据权利要求2所述的多速率网络设备实现方法，其特征在于，在所述sgmii模式下，所述交换芯片和所述phy芯片按照重传机制进行数据传输。5.根据权利要求1所述的多速率网络设备实现方法，其特征在于，所述cpu获取所述phy芯片当前的自动协商速率，包括：对所述phy芯片的寄存器进行扫描，获得当前所述寄存器中的所述自动协商速率。6.一种多速率网络设备实现装置，其特征在于，设置于网络设备，所述网络设备的cpu分别与所述网络设备的交换芯片和phy芯片进行数据通信；所述网络设备的交换芯片和所述phy芯片的serdes接口互联，所述多速率网络设备实现装置包括：获取模块、配置模块、检测模块和控制模块；所述获取模块，用于获取所述phy芯片当前的自动协商速率；其中，所述自动协商速率是所述phy芯片与所述网络设备连接的对端设备进行协商的结果；所述对端设备支持多种接口速率；所述配置模块，用于将所述serdes接口的当前接口模式设置为所述自动协商速率对应的通用接口模式，并为所述serdes接口设置所述通用接口模式对应的接口配置参数；所述控制模块，用于控制所述phy芯片的所述serdes接口使能，当检测模块检测到所述phy芯片的状态信息时，所述控制模块，还用于控制所述交换芯片的所述serdes接口使能，以使所述网络设备支持所述自动协商速率。7.根据权利要求6所述的多速率网络设备实现装置，其特征在于，所述通用接口模式包括sgmii模式和xfi模式；所述配置模块，具体用于：若所述自动协商速率为10m、100m和1000m中任意一个，则将所述当前接口模式设置为所述sgmii模式；若所述自动协商速率为2.5g、5g和10g中的任意一个，则将所述当前接口模
式设置为所述xfi模式。8.一种多速率网络设备，其特征在于，所述多速率网络设备包括交换芯片、phy芯片和多速率电接口模块；所述多速率电接口模块与对端设备通过网线连接；所述对端设备支持多种接口速率；所述交换芯片和所述phy芯片的serdes接口互联；所述交换芯片上集成有cpu，所述cpu与所述phy芯片之间建立有接口通道；所述phy芯片，用于与所述对端设备进行接口速率协商，获得自动协商速率；所述多速率网络设备，用于在所述cpu扫描到所述phy芯片当前的自动协商速率后，将所述serdes接口的当前接口模式设置为所述自动协商速率对应的通用接口模式，并为所述serdes接口设置所述通用接口模式对应的接口配置参数；控制所述phy芯片的所述serdes接口使能，当检测到所述phy芯片的状态信息时，控制所述交换芯片的所述serdes接口使能，以使网络设备支持所述自动协商速率。9.一种多速率网络设备，其特征在于，所述多速率网络设备包括交换芯片、phy芯片和多速率电接口模块；所述多速率电接口模块与对端设备通过网线连接；所述对端设备支持多种接口速率；所述交换芯片和所述phy芯片的serdes接口互联；所述交换芯片以及所述phy芯片分别与电子设备的cpu之间建立有接口通道；所述phy芯片，用于与所述对端设备进行接口速率协商，获得自动协商速率，以使所述电子设备在所述cpu扫描到所述phy芯片当前的所述自动协商速率后，执行如下步骤：将所述serdes接口的当前接口模式设置为所述自动协商速率对应的通用接口模式，并为所述serdes接口设置所述通用接口模式对应的接口配置参数，控制所述phy芯片的所述serdes接口使能，当检测到所述phy芯片的状态信息时，控制所述交换芯片的所述serdes接口使能，以使所述网络设备支持所述自动协商速率。10.一种电子设备，其特征在于，包括cpu，所述cpu分别与网络设备的交换芯片和phy芯片之间建立有接口通道；所述交换芯片和所述phy芯片的serdes接口互联；所述网络设备还包括多速率电接口模块；所述多速率电接口模块与对端设备通过网线连接；所述对端设备支持多种接口速率；所述电子设备用于执行如权利要求1-5任意一项所述的多速率网络设备实现方法。

技术总结
本发明提供的多速率网络设备及实现方法、装置、电子设备，方法包括，CPU获取网络设备的PHY芯片当前的自动协商速率，自动协商速率是PHY芯片与网络设备连接的对端设备进行协商的结果，将PHY芯片和交换芯片的SerDes接口设置为自动协商速率对应的通用接口模式，并为SerDes接口设置通用接口模式对应的接口配置参数；控制PHY芯片的SerDes接口使能，当检测到PHY芯片的状态信息时，控制交换芯片的SerDes接口使能，以使网络设备支持自动协商速率。本发明可以不依赖于交换芯片是否支持USXGMII接口协议来实现万兆多速率网络设备，增加了交换芯片的可选择面，节省设计成本。节省设计成本。节省设计成本。


技术研发人员：何明
受保护的技术使用者：迈普通信技术股份有限公司
技术研发日：2023.07.19
技术公布日：2023/10/15