信号接收电路、控制方法及电子设备与流程

1.本发明涉及电子电路领域，尤其涉及一种信号接收电路、控制方法及电子设备。


背景技术：

2.双相符号编码(bmc，biphase mark coding)是一种用于二进制数据流的编码类型，是一种时钟信号和数据信号混合在一起传输的编码方法，采用bmc会使得同步性变得简单。
3.在bmc数据传输的过程中，需要一信号接收电路，其功能是从cc引脚(pin)接收传输过来的信号，并对bmc数据信号(模拟电压信号)进行直流偏移(dc offset)和噪声干扰的处理，以实现bmc信号的还原。
4.然而，现有技术中对于bmc信号传输阶段和非bmc信号传输阶段的变化不能进行准确地切换，从而在数字解码过程中，会令数字系统无法有效地对各帧数据进行准确区分，导致数字解码失败。
5.因而，如何在解决直流偏移(dc offset)和噪声干扰的处理的同时，准确地进行数字解码，已成为目前业界亟需解决的技术问题。


技术实现要素：

6.本发明提供一种信号接收电路、控制方法及电子设备，以解决如何在解决直流偏移和噪声干扰的处理的同时，准确地进行数字解码的问题。
7.根据本发明的第一方面，提供了一种信号接收电路，包括：
8.抗干扰模块，其第一端用于耦接cc引脚，通过所述cc引脚接收待处理信号，所述待处理信号包括bmc信号以及非bmc信号；所述抗干扰模块用于对接收到的bmc信号进行第一处理，并输出相应的第一电压信号，其中，所述第一处理包括去噪处理以及消除直流偏移处理；
9.第一单刀双掷开关，其第一活动端用于接收一高电平信号，第二活动端用于接收所述第一电压信号，其控制端接收第一控制信号，以控制所述第一单刀双掷开关的固定端接第一活动端或接第二活动端；
10.比较器，其第一端与所述第一单刀双掷开关的固定端耦接，其第二端用于接收一参考电压；所述比较器用于根据其第一端接收的信号与第二端的参考电压，输出输出信号；
11.时序控制模块，用于对所述抗干扰模块的第一端的状态进行监测，并依据监测情况至少输出所述第一控制信号，其中：
12.若所述抗干扰模块的第一端插入cc引脚，则所述第一控制信号控制所述第一单刀双掷开关的固定端接第一活动端，以使得所述比较器的第一端输入所述高电平信号，以对所述比较器进行信号校准；
13.若所述待处理信号为bmc信号，则所述第一控制信号控制所述第一单刀双掷开关的固定端接第二活动端，以使得所述比较器的第一端输入所述第一电压信号，实现对bmc信
号的解码；
14.若所述待处理信号为非bmc信号，则所述第一控制信号控制所述第一单刀双掷开关的固定端接第一活动端，以使得所述比较器的第一端输入所述高电平信号，实现所述比较器在非bmc传输阶段的信号恢复。
15.可选的，所述时序控制模块还依据监测情况输出第二控制信号；所述第一电压信号包括第一信号以及第二信号；所述抗干扰模块包括低通滤波器、高通滤波器以及第二开关模块；其中：
16.所述低通滤波器的输入端用于耦接所述cc引脚，所述低通滤波器的输出端分别耦接至所述高通滤波器的输入端以及所述第二开关模块的第一端，所述高通滤波器的输出端耦接所述第二开关模块的第二端，所述第二开关模块的第三端耦接至所述第一单刀双掷开关的第二活动端，所述第二开关模块的控制端耦接至所述时序控制模块，用以接收所述第二控制信号；其中：
17.所述低通滤波器用于滤除所述待处理信号中的高频干扰以及直流偏移，以形成所述第一信号；
18.所述高通滤波器用于滤除所述第一信号中的低频干扰，以形成所述第二信号；
19.所述第二控制信号用于控制所述第二开关模块的第三端耦接所述第二开关模块的第一端或第二端，以使得所述抗干扰模块输出所述第一信号或所述第二信号。
20.可选的，所述第一控制信号以及所述第二控制信号均包括第一电平信号以及第二电平信号；所述时序控制模块依据监测情况输出第一控制信号以及第二控制信号，以控制所述比较器的第一端接收的信号，具体为：
21.当所述第一控制信号为第一电平信号时，所述第一单刀双掷开关的固定端接第一活动端，所述比较器的第一端输入所述高电平信号；
22.当所述第一控制信号为第二电平信号，且所述第二控制信号为第一电平信号时，所述第一单刀双掷开关的固定端接第二活动端，所述第二开关模块的第三端耦接所述第二开关模块的第一端；所述比较器的第一端输入所述第一信号；
23.当所述第一控制信号为第二电平信号，且所述第二控制信号为第二电平信号时，所述第一单刀双掷开关的固定端接第二活动端，所述第二开关模块的第三端耦接所述第二开关模块的第二端；所述比较器的第一端输入所述第二信号。
24.可选的，所述第二开关模块包括第二单刀双掷开关，其中：
25.所述第二单刀双掷开关的第一活动端耦接至所述低通滤波器的输出端，其第二活动端耦接至所述高通滤波器的输出端，其固定端耦接至所述第一单刀双掷开关的第二活动端，其控制端接收所述第二控制信号；其中：
26.在所述第二控制信号为第一电平信号时，所述第二控制信号控制所述第二单刀双掷开关的固定端接其第一活动端，使得所述比较器的第一端输入所述第一信号；
27.在所述第二控制信号为第二电平信号时，所述第二控制信号控制所述第二单刀双掷开关的固定端接其第二活动端，使得所述比较器的第一端输入所述第二信号。
28.可选的，所述第二开关模块包括第二开关以及第三开关，其中：
29.所述第二开关的第一端耦接至所述低通滤波器的输出端，其第二端耦接至所述第一单刀双掷开关的第二活动端，其控制端耦接至所述第二控制信号；
30.所述第三开关的第一端耦接至所述高通滤波器的输出端，其第二端耦接至所述第一单刀双掷开关的第二活动端，其控制端耦接至所述第二控制信号；其中：
31.在所述第二控制信号为第一电平信号时，所述第二控制信号控制所述第二开关导通、所述第三开关断开，使得所述比较器的第一端输入所述第一信号；
32.在所述第二控制信号为第二电平信号时，所述第二控制信号控制所述第二开关断开、所述第三开关导通，使得所述比较器的第一端输入所述第二信号。
33.可选的，所述抗干扰模块包括：第一低通滤波器、第二低通滤波器以及差分放大器；其中：
34.所述第一低通滤波器的输入端耦接至所述cc引脚，所述第一低通滤波器的输出端分别耦接至所述第二低通滤波器的输入端以及所述差分放大器的第一输入端；
35.所述第二低通滤波器的输出端耦接至所述差分放大器的第二输入端；所述差分放大器的输出端耦接至所述第一单刀双掷开关的第二活动端；其中：
36.所述第一低通滤波器用于滤除所述待处理信号中的第一高频干扰，以形成第三信号；
37.所述第二低通滤波器用于滤除所述第三信号中的第二高频干扰，以形成第四信号；
38.所述差分放大器用于对所述第三信号与所述第四信号进行差分放大，以输出所述第一电压信号。
39.可选的，所述第一控制信号包括第一电平信号以及第二电平信号；其中：
40.当所述第一控制信号为第一电平信号时，所述第一单刀双掷开关的固定端接第一活动端；所述比较器的第一端输入所述高电平信号；
41.当所述第一控制信号为第二电平信号时，所述第一单刀双掷开关的固定端接第二活动端；所述比较器的第一端输入所述第一电压信号。
42.可选的，所述时序控制模块包括第一输入端以及第二输入端；
43.所述时序控制模块的第一输入端耦接至所述抗干扰模块的第一端，其第二输入端用于接收所述输出信号；所述时序控制模块被配置为：依据所述抗干扰模块的第一端的状态以及所述输出信号至少输出所述第一控制信号；其中：
44.所述抗干扰模块的第一端的状态用于判断所述抗干扰模块的第一端是否插入cc引脚；
45.所述输出信号用于判断所述待处理信号为bmc信号或非bmc信号。
46.可选的，所述时序控制模块包括信号检测单元、插入检测单元以及时序控制单元；
47.所述插入检测单元的第一端耦接至所述抗干扰模块的第一端，其第二端耦接至所述时序控制单元的第一输入端；所述信号检测单元的第一端接收所述输出信号，其第二端耦接至所述时序控制单元的第二输入端；所述时序控制单元的输出端耦接至所述第一单刀双掷开关的控制端；其中：
48.所述插入检测单元用于对所述抗干扰模块的第一端的状态进行监测，并将检测到的所述抗干扰模块的第一端的状态发送至所述时序控制单元；
49.所述信号检测单元被配置为用于：依据所述输出信号，判断所述待处理信号为bmc信号或非bmc信号，并将判断结果发送至所述时序控制单元；
50.所述时序控制单元被配置为：依据所述抗干扰模块的第一端的状态以及所述待处理信号的判断结果至少输出所述第一控制信号。
51.可选的，所述高电平信号为所述非bmc信号，所述第一单刀双掷开关的第一活动端耦接至所述cc引脚。
52.可选的，所述比较器为滞回比较器。
53.可选的，所述参考电压的取值为所述第一电压信号的中心值正负偏移1～1.5v之间。
54.根据本发明的第二方面，提供了一种信号接收电路的控制方法，用于对本发明第一方面任一项提供的信号接收电路进行控制，该方法包括：
55.对所述待处理信号进行监测，并依据所述待处理信号的情况生成所述第一控制信号，并执行以下步骤：
56.若所述抗干扰模块的第一端插入cc引脚，则所述第一控制信号控制所述第一单刀双掷开关的固定端接第一活动端，以使得所述比较器的第一端输入所述高电平信号，以对所述比较器进行信号校准；
57.若所述待处理信号为bmc信号，则所述第一控制信号控制所述第一单刀双掷开关的固定端接第二活动端，以使得所述比较器的第一端输入所述第一电压信号，实现对bmc信号的解码；
58.若所述待处理信号为非bmc信号，则所述第一控制信号控制所述第一单刀双掷开关的固定端接第一活动端，以使得所述比较器的第一端输入所述高电平信号，实现所述比较器在非bmc传输阶段的信号恢复。
59.根据本发明提供的第三方面，提供了一种电子设备，包括本发明第一方面任一项提供的信号接收电路。
60.本发明提供的信号接收电路、控制方法及电子设备中，其抗干扰模块通过cc引脚接收待处理信号，并对接收到的bmc信号进行去噪处理以及消除直流偏移处理，输出相应的第一电压信号；第一单刀双掷开关的第一活动端接收一高电平信号，第二活动端接收第一电压信号，其控制端接收第一控制信号；比较器的第一端与第一单刀双掷开关的固定端耦接，其第二端接收一参考电压，并输出输出信号；时序控制模块对抗干扰模块的第一端的状态进行监测，并依据监测情况至少输出第一控制信号的方式，从而在抗干扰模块插入cc引脚时，对所述比较器进行信号校准，并依据待处理信号的类型实现对bmc信号的解码以及在非bmc传输阶段的信号恢复，以准确地进行数字解码。
附图说明
61.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
62.图1是现有技术一实施例中的信号接收电路构造示意图；
63.图2是现有技术另一实施例中的信号接收电路构造示意图；
64.图3是本发明实施例中的信号接收电路构造示意图；
65.图4是本发明第一种实施例中的信号接收电路构造示意图；
66.图5是本发明第二种实施例中的信号接收电路构造示意图一；
67.图6是本发明第二种实施例中的信号接收电路构造示意图二；
68.图7是本发明第二种实施例中的信号接收电路构造示意图三；
69.图8是本发明第三种实施例中的信号接收电路构造示意图；
70.图9是图1所示的信号接收电路的波形示意图；
71.图10是图2所示的信号接收电路的波形示意图；
72.图11是图5所示的信号接收电路的波形示意图；
73.图12是图8所示的信号接收电路的波形示意图；
74.图13是本发明第四种实施例中的信号接收电路构造示意图；
75.图14是本发明实施例中信号接收电路的控制方法的流程示意图。
76.附图标记说明：
77.10-抗干扰模块；
78.101-第二开关模块；
79.102-差分放大器；
80.20-比较器；
81.30-时序控制模块；
82.301-信号检测单元；
83.302-插入检测单元；
84.303-时序控制单元；
85.lpf1-第一低通滤波器；
86.lpf2-第二低通滤波器；
87.vref-参考电压；
88.cc_in-输出信号；
89.cc_sig-第一电压信号；
90.s1-第一单刀双掷开关；
91.s1_0-第一单刀双掷开关的第一活动端；
92.s1_1-第一单刀双掷开关的第二活动端；
93.cfg[1]-第一控制信号；
[0094]
cfg[2]-第二控制信号；
[0095]
cc_lpf-第一信号；
[0096]
cc_bpf-第二信号；
[0097]
lpf-低通滤波器；
[0098]
hpf-高通滤波器；
[0099]
s2-第二单刀双掷开关；
[0100]
s2_0-第二单刀双掷开关的第二活动端；
[0101]
s2_1-第二单刀双掷开关的第二活动端；
[0102]
sw2-第二开关；
[0103]
sw3-第三开关；
[0104]
cc_sig1-第三信号；
[0105]
cc_sig2-第四信号。
具体实施方式
[0106]
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0107]
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0108]
下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
[0109]
在提出本技术前，申请人对信号接收电路进行了充分的研究，并基于研究提出了图1以及图2所示的信号接收电路，用于解决bmc信号阶段的还原处理。
[0110]
在图1所示的示例中，所述信号接收电路包括：
[0111]
抗干扰模块10，所述抗干扰模块10包括带通滤波器，其第一端用于耦接cc引脚，通过所述cc引脚接收待处理信号，所述待处理信号包括bmc信号以及非bmc信号；所述抗干扰模块10用于对接收到的bmc信号进行第一处理，并输出相应的第一电压信号cc_sig，其中，所述第一处理包括去噪处理以及消除直流偏移处理；
[0112]
比较器20，其第一端接收所述第一电压信号cc_sig，其第二端用于接收一参考电压vref，其中，所述比较器20用于比较其第一端接收的所述第一电压信号cc_sig与第二端的参考电压vref，输出输出信号cc_in。
[0113]
在图2所示的示例中，所述信号接收电路包括抗干扰模块10以及比较器20，所述抗干扰模块10包括第一低通滤波器lpf1、第二低通滤波器lpf2、差分放大器102；
[0114]
第一低通滤波器lpf1的输入端耦接至所述cc引脚，所述第一低通滤波器lpf1的输出端分别耦接至所述第二低通滤波器lpf2的输入端以及所述差分放大器102的第一输入端，所述第二低通滤波器lpf2的输出端耦接至所述差分放大器102的第二输入端；所述差分放大器102的输出端耦接至所述比较器20的第一端，以输出第一电压信号cc_sig，所述比较器20的第二端用于接收一参考电压vref；其中，所述比较器20用于比较其第一端接收的所述第一电压信号cc_sig与第二端的参考电压vref，输出输出信号cc_in。
[0115]
通过上述做法，现有技术中的信号接收电路解决了bmc信号传输阶段(传输bmc信号)在不同功率等级下的直流偏移以及噪声干扰的问题，但是在非bmc信号传输阶段(比如一帧bmc信号与下一帧bmc信号之间的阶段，在此阶段没有bmc信号传输)，所述cc引脚的电平会拉高，而在bmc信号传输结束时，该拉高电平信号的上升沿相较bmc信号边沿的变化缓
慢。
[0116]
图1所示的电路对应的信号波形示意图如图9所示，由于在bmc传输结束的时刻，待处理信号(此时为非bmc信号)由低电平到高电平的边沿变化缓慢，导致其主要频率特性不在带通滤波器带宽内，在这种情况下，故比较器20将输出低电平，这将导致所述输出信号cc_in处于持续拉低状态，后续电路无法有效的确定下一次bmc信号的到来时刻，从而导致信号解码失败。
[0117]
图2所示的电路对应的信号波形示意图如图10所示，如图10所示，虽然在bmc传输结束的时刻，待处理信号(此时为非bmc信号)同样由低电平到高电平的边沿变化缓慢，虽然其主要频率特性均在带通滤波器带宽内，但是这将导致所述第一低通滤波器lpf1输出的信号与所述第二低通滤波器lpf2输出的信号的变化差异较小，从而将导致所述差分放大器102输出的第一电压信号cc_sig低于所述参考电压vref，故比较器20将输出低电平，进一步导致所述输出信号cc_in处于持续拉低状态，后续电路无法有效的确定下一次bmc信号的到来时刻，从而导致信号解码失败。
[0118]
因而，图1和图2所示的两种电路虽然能解决bmc信号传输阶段(传输bmc信号)在不同功率等级下的直流偏移以及噪声干扰的问题，但是却造成了信号无法正确解码。
[0119]
有鉴于此，本发明提供了一种信号接收电路、控制方法及电子设备，通过抗干扰模块利用cc引脚接收待处理信号，并对接收到的bmc信号进行去噪处理以及消除直流偏移处理，输出相应的第一电压信号；第一单刀双掷开关的第一活动端接收一高电平信号，第二活动端接收第一电压信号，其控制端接收第一控制信号；比较器的第一端与第一单刀双掷开关的固定端耦接，其第二端接收一参考电压，并输出输出信号；时序控制模块对抗干扰模块的第一端的状态进行监测，并依据监测情况至少输出第一控制信号的方式，从而在抗干扰模块插入cc引脚时，对所述比较器进行信号校准，并依据待处理信号的类型实现对bmc信号的解码以及在非bmc传输阶段的信号恢复，以准确地进行数字解码。
[0120]
关于本发明的方案，具体说明如下：
[0121]
请参考图3，本发明一实施例中提供了一种信号接收电路，包括：
[0122]
抗干扰模块10，其第一端用于耦接cc引脚(图中未示出)，一种举例中，例如通过cc总线接cc引脚，以接收待处理信号，所述待处理信号包括bmc信号以及非bmc信号；所述抗干扰模块10用于对接收到的bmc信号进行第一处理，并输出相应的第一电压信号cc_sig，其中，所述第一处理包括去噪处理以及消除直流偏移处理；其中，bmc信号可以理解为bmc传输阶段传输的信号，非bmc信号可以理解为非bmc传输阶段传输的信号，且非bmc传输阶段传输的信号表征为高电平；
[0123]
第一单刀双掷开关s1，其第一活动端s1_0用于接收一高电平信号，第二活动端s1_1用于接收所述第一电压信号cc_sig，其控制端接收第一控制信号cfg[1]，以控制所述第一单刀双掷开关s1的固定端接第一活动端s1_0或接第二活动端s1_1；
[0124]
比较器20，其第一端与所述第一单刀双掷开关s1的固定端耦接，其第二端用于接收一参考电压vref；所述比较器20用于根据其第一端接收的信号与第二端的参考电压vref，输出输出信号cc_in；
[0125]
时序控制模块30，用于对所述抗干扰模块10的第一端的状态进行监测，并依据监测情况至少输出所述第一控制信号cfg[1]，其中：
[0126]
若所述抗干扰模块10的第一端插入cc引脚，则所述第一控制信号cfg[1]控制所述第一单刀双掷开关s1的固定端接第一活动端s1_0，以使得所述比较器20的第一端输入所述高电平信号，以对所述比较器20进行信号校准；
[0127]
若所述待处理信号为bmc信号，则所述第一控制信号cfg[1]控制所述第一单刀双掷开关s1的固定端接第二活动端s1_1，以使得所述比较器20的第一端输入所述第一电压信号cc_sig，实现对bmc信号的解码；
[0128]
若所述待处理信号为非bmc信号，则所述第一控制信号cfg[1]控制所述第一单刀双掷开关s1的固定端接第一活动端s1_0，以使得所述比较器20的第一端输入所述高电平信号，实现所述比较器20在非bmc传输阶段的信号恢复。
[0129]
通过这种方式，本发明提供的信号接收电路在所述抗干扰模块10的第一端插入cc引脚时，所述第一单刀双掷开关s1的固定端接第一活动端s1_0，以使得所述比较器20的第一端输入所述高电平信号，以对所述比较器20进行信号校准；在bmc信号传输结束的时候，使得所述比较器20输出高电平，使得所述输出信号cc_in处于拉高状态，与总线释放的状态同步，从而后续电路可以有效的确定下一次bmc信号的到来时刻，从而准确地进行数字解码。
[0130]
其中，一种具体的实施方式中，请参考图3，所述时序控制模块30耦接至所述抗干扰模块10的第一端，以对所述抗干扰模块10的第一端的状态进行监测。
[0131]
一种具体的实施方式中，所述比较器20为滞回比较器。为保证后续电路的解码效果较好，一种实施方式中，所述参考电压vref的取值为所述第一电压信号cc_sig的中心值正负偏移1～1.5v之间。
[0132]
为保证每次接收完bmc信号后都对所述比较器20进行信号校准，一种优选的实施方式中，所述时序控制模块30还可以被配置为：
[0133]
若所述抗干扰模块10的第一端插入cc引脚，则所述第一控制信号cfg[1]控制所述第一单刀双掷开关s1的固定端接第一活动端s1_0，以使得所述比较器20的第一端输入所述高电平信号，以对所述比较器20进行信号校准；
[0134]
若所述待处理信号为bmc信号的帧起始，则所述第一控制信号cfg[1]控制所述第一单刀双掷开关s1的固定端接第二活动端s1_1，以使得所述比较器20的第一端输入所述第一电压信号cc_sig，实现对bmc信号的解码；
[0135]
若监测到所述待处理信号为bmc信号的帧结束或所述待处理信号为非bmc信号，则所述第一控制信号cfg[1]控制所述第一单刀双掷开关s1的固定端接第一活动端s1_0，以使得所述比较器20的第一端输入所述高电平信号，实现所述比较器20在非bmc传输阶段的信号恢复。
[0136]
由于在所述待处理信号为非bmc信号时，其表现为高电平信号，故在一种优选的实施方式中，请参考图4，所述高电平信号为所述非bmc信号，所述第一单刀双掷开关的第一活动端s1_0耦接所述cc引脚。
[0137]
现对所述抗干扰模块10进行进一步阐述：
[0138]
一种实施方式中，请参考图5，所述时序控制模块30还依据监测情况输出第二控制信号cfg[2]；所述第一电压信号cc_sig包括第一信号cc_lpf以及第二信号cc_bpf；所述抗干扰模块10包括低通滤波器lpf、高通滤波器hpf以及第二开关模块101；其中：
[0139]
所述低通滤波器lpf的输入端用于耦接所述cc引脚，所述低通滤波器lpf的输出端分别耦接至所述高通滤波器hpf的输入端以及所述第二开关模块101的第一端，所述高通滤波器hpf的输出端耦接所述第二开关模块101的第二端，所述第二开关模块101的第三端耦接至所述第一单刀双掷开关的第二活动端s1_1，所述第二开关模块101的控制端耦接至所述时序控制模块30，用以接收所述第二控制信号cfg[2]；其中：
[0140]
所述低通滤波器lpf用于滤除所述待处理信号中的高频干扰以及直流偏移，以形成所述第一信号cc_lpf；
[0141]
所述高通滤波器hpf用于滤除所述第一信号cc_lpf中的低频干扰，以形成所述第二信号cc_bpf；
[0142]
所述第二控制信号cfg[2]用于控制所述第二开关模块101的第三端耦接所述第二开关模块101的第一端或第二端，以使得所述抗干扰模块10输出所述第一信号cc_lpf或所述第二信号cc_bpf。
[0143]
在上述实施方式中，由于直流偏移为一固定的偏移量，相当于一零频率的信号，而所述低通滤波器lpf以及所述高通滤波器hpf仅允许交流分量通过，故在所述待处理信号经过所述低通滤波器lpf时，该直流偏移会被所述低通滤波器lpf完全阻断，从而消除直流偏移。
[0144]
在该情况下，一种具体的实施方案中，所述第一控制信号cfg[1]以及所述第二控制信号cfg[2]均包括第一电平信号以及第二电平信号；在这种情况下，所述时序控制模块30依据监测情况输出第一控制信号cfg[1]以及第二控制信号cfg[2]，以控制所述比较器20的第一端接收的信号，具体为：
[0145]
当所述第一控制信号cfg[1]为第一电平信号时，所述第一单刀双掷开关s1的固定端接第一活动端s1_0，所述比较器20的第一端输入所述高电平信号；
[0146]
当所述第一控制信号cfg[1]为第二电平信号，且所述第二控制信号cfg[2]为第一电平信号时，所述第一单刀双掷开关s1的固定端接第二活动端s1_1，所述第二开关模块101的第三端耦接所述第二开关模块101的第一端；所述比较器20的第一端输入所述第一信号cc_lpf；
[0147]
当所述第一控制信号cfg[1]为第二电平信号，且所述第二控制信号cfg[2]为第二电平信号时，所述第一单刀双掷开关s1的固定端接第二活动端s1_1，所述第二开关模块101的第三端耦接所述第二开关模块101的第二端；所述比较器20的第一端输入所述第二信号cc_bpf。
[0148]
关于所述第二开关模块101，一种举例中，请参考图6，所述第二开关模块101包括第二单刀双掷开关s2，其中：
[0149]
所述第二单刀双掷开关的第一活动端s2_0耦接至所述低通滤波器lpf的输出端，其第二活动端s2_1耦接至所述高通滤波器hpf的输出端，其固定端耦接至所述第一单刀双掷开关的第二活动端s1_1，其控制端接收所述第二控制信号cfg[2]；其中：
[0150]
在所述第二控制信号cfg[2]为第一电平信号时，所述第二控制信号cfg[2]控制所述第二单刀双掷开关s2的固定端接其第一活动端s2_0，使得所述比较器20的第一端输入所述第一信号cc_lpf；
[0151]
在所述第二控制信号cfg[2]为第二电平信号时，所述第二控制信号cfg[2]控制所
述第二单刀双掷开关s2的固定端接其第二活动端s2_1，使得所述比较器20的第一端输入所述第二信号cc_bpf。
[0152]
在另一种举例中，请参考图7，所述第二开关模块101包括第二开关sw2以及第三开关sw3，其中：
[0153]
所述第二开关sw2的第一端耦接至所述低通滤波器lpf的输出端，其第二端耦接至所述第一单刀双掷开关的第二活动端s1_1，其控制端耦接至所述第二控制信号cfg[2]；
[0154]
所述第三开关sw3的第一端耦接至所述高通滤波器hpf的输出端，其第二端耦接至所述第一单刀双掷开关的第二活动端s1_1，其控制端耦接至所述第二控制信号cfg[2]；其中：
[0155]
在所述第二控制信号cfg[2]为第一电平信号时，所述第二控制信号cfg[2]控制所述第二开关sw2导通、所述第三开关sw3断开，使得所述比较器20的第一端输入所述第一信号cc_lpf；
[0156]
在所述第二控制信号cfg[2]为第二电平信号时，所述第二控制信号cfg[2]控制所述第二开关sw2断开、所述第三开关sw3导通，使得所述比较器20的第一端输入所述第二信号cc_bpf。
[0157]
当然，本发明并不限制所述第二开关模块101所采用的元器件的具体类型，本领域的技术人员可以依据实际情况选择其它的元器件或电路结构。
[0158]
在另一种实施方式中，请参考图8(未示出时序控制模块30)，所述抗干扰模块10包括：第一低通滤波器lpf1、第二低通滤波器lpf2以及差分放大器102；其中：
[0159]
所述第一低通滤波器lpf1的输入端耦接至所述cc引脚，所述第一低通滤波器lpf1的输出端分别耦接至所述第二低通滤波器lpf2的输入端以及所述差分放大器102的第一输入端；
[0160]
所述第二低通滤波器lpf2的输出端耦接至所述差分放大器102的第二输入端；所述差分放大器102的输出端耦接至所述第一单刀双掷开关的第二活动端s1_1；其中：
[0161]
所述第一低通滤波器lpf1用于滤除所述待处理信号中的第一高频干扰，以形成第三信号cc_sig1；
[0162]
所述第二低通滤波器lpf2用于滤除所述第三信号cc_sig1中的第二高频干扰，以形成第四信号cc_sig2；
[0163]
所述差分放大器102用于对所述第三信号cc_sig1与所述第四信号cc_sig2进行差分放大，以输出所述第一电压信号cc_sig。
[0164]
在该情况下，一种具体的实施方案中，所述第一控制信号cfg[1]包括第一电平信号以及第二电平信号；其中：
[0165]
当所述第一控制信号cfg[1]为第一电平信号时，所述第一单刀双掷开关s1的固定端接第一活动端s1_0；所述比较器20的第一端输入所述高电平信号；
[0166]
当所述第一控制信号cfg[1]为第二电平信号时，所述第一单刀双掷开关s1的固定端接第二活动端s1_1；所述比较器20的第一端输入所述第一电压信号cc_sig。
[0167]
在上述实施方式中，所述第一低通滤波器lpf1以及所述第二低通滤波器lpf2可以看做为rc电路，在所述差分放大器102中，其对所述第三信号cc_sig1与所述第四信号cc_sig2进行差分放大，从而可以抵消直流偏移，从而消除直流偏移。
[0168]
为了更好地体现本发明的工作效果，现结合图9、图10、图11以及图12所示的波形图对本发明的信号接收电路以及现有的信号接收电路的工作效果进行对比：
[0169]
其中，图9以及图10所示的波形图分别为图1以及图2所示的现有的信号接收电路工作时的工作效果图，图11以及图12所示的波形图分别为图5以及图8所示的现有的信号接收电路的工作效果图，具体介绍如下：
[0170]
混噪前数据，可以理解为需要传输的数据；
[0171]
解码输出，可以理解为所述输出信号cc_in被解码后的数据；
[0172]
待处理信号，可以理解为所述待处理信号；
[0173]
cc_bpf，可以理解为采用带通滤波器结构的抗干扰模块10(即图1或图5所示的抗干扰模块10)的输出信号cc_in；
[0174]
cc_sig，可以理解为采用差分放大器102结构的抗干扰模块10(即图2或图8所示的抗干扰模块10)的输出信号cc_in；
[0175]
其中，为显示出电路消除直流偏移处理的效果，图9、图10、图11以及图12所示的波形图中的待处理信号均拥有250mv的直流偏移量。
[0176]
请参考图9和图10，分别为现有技术中采用带通滤波器结构的信号接收电路(如图1所示)以及采用差分放大器102结构的信号接收电路(如图2所示)，其中，在图9所示的波形中，由于拉高信号的边沿变化缓慢(如图中虚线框部分所示)，导致其主要频率特性不在带通滤波器带宽内，在这种情况下，带通滤波器的输出信号cc_in的电压信号低于所述参考电压vref(图中未示出)，故比较器20将输出低电平，这将导致所述输出信号cc_in处于持续拉低状态，后续电路无法有效的确定下一次bmc信号的到来时刻，从而导致解码信号的数据与混噪前数据不同，无法进行正确解码。
[0177]
在图10所示的波形中，其主要频率特性均在带通滤波器带宽内，虽然拉高信号的边沿变化缓慢(如图中虚线框部分所示)，但是这将导致所述第一低通滤波器lpf1输出的信号与所述第二低通滤波器lpf2输出的信号的变化差异较小，这将导致所述差分放大器102输出的第一电压信号cc_sig低于所述参考电压vref(图中未示出)，故比较器20将输出低电平，这将导致所述输出信号cc_in处于持续拉低状态，后续电路无法有效的确定下一次bmc信号的到来时刻，从而导致解码信号的数据与混噪前数据不同，同样无法进行正确解码。
[0178]
而本发明提供的信号接收电路中，无论是采用采用带通滤波器结构的信号接收电路(如图5所示)还是采用差分放大器102结构的信号接收电路(如图8所示)，其在抗干扰模块10插入cc引脚时，对所述比较器20进行信号校准，并依据待处理信号的类型实现对bmc信号的解码以及在非bmc传输阶段的信号恢复，在bmc输出传输结束时，均能使得所述比较器20接收的信号为高电平，从而在下一次bmc信号的到来时刻，能够准确的判断bmc信号的开始数据帧，从而后续电路可以准确开始解码bmc信号，且解码信号的数据与混噪前数据相同，能够实现准确解码。
[0179]
具体地，在图3-图8所示的电路中，可以在所述时序控制模块30中设置有电平检测电路(即利用模拟电路判断)，以检测待处理信号的电平是否翻转，请参考图11至图12所示的波形图，若所述待处理信号的电平持续不断地翻转，则可以认为所述待处理信号为bmc信号；否则，所述待处理信号为非bmc信号。
[0180]
在其它的实施方案中，所述时序控制模块30还可以依据解码后的信号对所述第一
单刀双掷开关s1进行控制(即利用数字电路判断)，一种举例中，请参考图13，所述时序控制模块30的第一输入端耦接至所述抗干扰模块10的第一端，其第二输入端用于接收所述输出信号；所述时序控制模块30被配置为：依据所述抗干扰模块10的第一端的状态以及所述输出信号至少输出所述第一控制信号cfg[1]；其中：
[0181]
所述抗干扰模块10的第一端的状态用于判断所述抗干扰模块10的第一端是否插入cc引脚；
[0182]
所述输出信号用于判断所述待处理信号为bmc信号或非bmc信号。
[0183]
一种具体的实施方式中，请参考图13，所述时序控制模块30包括信号检测单元301、插入检测单元302以及时序控制单元303；
[0184]
所述插入检测单元302的第一端耦接至所述抗干扰模块10的第一端，其第二端耦接至所述时序控制单元303的第一输入端；所述信号检测单元301的第一端接收所述输出信号，其第二端耦接至所述时序控制单元303的第二输入端；所述时序控制单元303的输出端耦接至所述第一单刀双掷开关s1的控制端；其中：
[0185]
所述插入检测单元302用于对所述抗干扰模块10的第一端的状态进行监测，并将检测到的所述抗干扰模块10的第一端的状态发送至所述时序控制单元303；
[0186]
所述信号检测单元301被配置为用于：依据所述输出信号，判断所述待处理信号为bmc信号或非bmc信号，并将判断结果发送至所述时序控制单元303；
[0187]
所述时序控制单元303被配置为：依据所述抗干扰模块10的第一端的状态以及所述待处理信号的判断结果至少输出所述第一控制信号cfg[1]。
[0188]
进一步的，考虑到bmc信号为按照数据帧传输的，且其数据格式中设置有帧起始和帧结束，分别用于表征数据起始状态和数据结束状态，在解码后的bmc信号的当前帧为帧结束时，可以理解为bmc信号传输结束状态。在这种情况下，所述待处理信号的状态包括bmc信号传输状态、bmc信号传输结束状态以及非bmc信号传输状态。故在另一种具体的实施方式中，所述信号检测单元301还可以被配置为用于：依据解码后的bmc信号，判断所述待处理信号的状态，并将所述待处理信号的状态发送至所述时序控制单元303；
[0189]
所述时序控制单元303还可以被配置为：并依据所述抗干扰模块10的第一端的状态以及所述待处理信号的状态至少输出所述第一控制信号，其中：
[0190]
若所述抗干扰模块10的第一端的状态为所述抗干扰模块10的第一端插入cc引脚，则所述第一控制信号cfg[1]控制所述第一单刀双掷开关s1的固定端接第一活动端s1_0，以使得所述比较器20的第一端输入所述高电平信号，以对所述比较器20进行信号校准；
[0191]
若所述待处理信号的状态为bmc信号传输状态，则所述第一控制信号cfg[1]控制所述第一单刀双掷开关s1的固定端接第二活动端s1_1，以使得所述比较器20的第一端输入所述第一电压信号cc_sig，实现对bmc信号的解码；
[0192]
若所述待处理信号的状态为bmc信号传输结束状态或非bmc信号传输状态，则所述第一控制信号cfg[1]控制所述第一单刀双掷开关s1的固定端接第一活动端s1_0，以使得所述比较器20的第一端输入所述高电平信号，实现所述比较器20在非bmc传输阶段的信号恢复。
[0193]
关于所述信号检测单元301接收所述输出信号的方式，一种具体的实施方式中，请参考图13，所述信号检测单元301的第一端耦接至所述比较器20的输出端，用以接收所述输
出信号。
[0194]
当然，在图13所示的示例中，所述时序控制模块30也可以依据监测情况输出所述第二控制信号，用以对图5至图7所示的所述抗干扰模块10进行控制，具体的控制过程可以参考前述实施例的描述，为了简洁，在此不再赘述。
[0195]
此外，本发明实施例还提供了一种信号接收电路的控制方法，用于对图3-图8、图13所示的信号接收电路进行控制，该方法包括：
[0196]
对所述待处理信号进行监测，并依据所述待处理信号的情况生成所述第一控制信号cfg[1]，并执行以下步骤：
[0197]
若所述抗干扰模块10的第一端插入cc引脚，则所述第一控制信号cfg[1]控制所述第一单刀双掷开关s1的固定端接第一活动端s1_0，以使得所述比较器20的第一端输入所述高电平信号，以对所述比较器20进行信号校准；
[0198]
若所述待处理信号为bmc信号，则所述第一控制信号cfg[1]控制所述第一单刀双掷开关s1的固定端接第二活动端s1_1，以使得所述比较器20的第一端输入所述第一电压信号cc_sig，实现对bmc信号的解码；
[0199]
若所述待处理信号为非bmc信号，则所述第一控制信号cfg[1]控制所述第一单刀双掷开关s1的固定端接第一活动端s1_0，以使得所述比较器20的第一端输入所述高电平信号，实现所述比较器20在非bmc传输阶段的信号恢复。
[0200]
作为一种具体实施方式，请参考图14，在实际使用中，对本发明实施例提供的如图3所示的信号接收电路进行控制，包括以下步骤：
[0201]
s41：上电；
[0202]
具体地，上电后所述信号接收电路正常工作；
[0203]
s42：实时监测所述抗干扰模块10的第一端的状态；
[0204]
具体地，所述时序控制模块30实时监测所述抗干扰模块10的第一端的状态，所述抗干扰模块10的第一端的状态包括所述抗干扰模块10插入cc引脚状态与所述抗干扰模块10未插入cc引脚状态；
[0205]
s43：判断所述抗干扰模块是否插入cc引脚，依据所述抗干扰模块10的第一端的状态控制所述第一单刀双掷开关s1的固定端接第一活动端s1_0或接第二活动端s1_1；若为所述抗干扰模块10插入cc引脚状态，则进入s44，若为所述抗干扰模块10未插入cc引脚状态，则返回s42；
[0206]
s44：对所述比较器20进行信号校准控制所述第一单刀双掷开关s1的固定端接第一活动端s1_0，并进入s45；
[0207]
具体地，所述时序控制模块30输出第一控制信号cfg[1]，以控制所述第一单刀双掷开关s1的固定端接第一活动端s1_0，以使得所述比较器20的第一端输入所述高电平信号，以对所述比较器20进行信号校准，并进入s45；
[0208]
s45：检测所述抗干扰模块10通过所述cc引脚接收的待处理信号的类型；
[0209]
具体地，所述时序控制模块30实时监测所述抗干扰模块10通过所述cc引脚接收的所述待处理信号的类型，其中，所述待处理信号包括bmc信号以及非bmc信号；
[0210]
s46：判断所述待处理信号是否为bmc信号，若所述待处理信号为bmc信号，则进入s47，若所述待处理信号为非bmc信号，则进入s48；
[0211]
s47：控制所述第一单刀双掷开关s1的固定端接第二活动端s1_1，并返回s45；
[0212]
具体地，所述时序控制模块30输出第一控制信号cfg[1]，以控制所述第一单刀双掷开关s1的固定端接第二活动端s1_1，以使得所述比较器20的第一端输入所述第一电压信号cc_sig，实现对bmc信号的解码，并返回s45；
[0213]
s48：控制所述第一单刀双掷开关s1的固定端接第一活动端s1_0，并返回s45；
[0214]
具体地，所述时序控制模块30输出第一控制信号cfg[1]，以控制所述第一单刀双掷开关s1的固定端接第一活动端s1_0，以使得所述比较器20的第一端输入所述高电平信号，实现所述比较器20在非bmc传输阶段的信号恢复，并返回s45；
[0215]
一种优选实施方式中，步骤s41还可以具体包括：
[0216]
上电，控制所述第一单刀双掷开关s1的固定端接第二活动端s1_1；
[0217]
具体地，上电后所述信号接收电路正常工作，所述时序控制模块30输出第一控制信号cfg[1]，以控制所述第一单刀双掷开关s1的固定端接第二活动端s1_1。
[0218]
在其它的优选实施方式中，考虑到bmc信号为按照数据帧传输的，且其数据格式中设置有帧起始和帧结束，分别用于表征数据起始状态和数据结束状态；则步骤s46具体包括：
[0219]
判断所述待处理信号是否为bmc信号，若所述待处理信号为bmc信号的帧起始，则进入s47，若所述待处理信号为bmc信号的帧结束或所述待处理信号为非bmc信号，则进入s48。
[0220]
另一种具体实施方式中，对本发明实施例提供的如图5所示的信号接收电路进行控制，步骤s47具体可以还包括：
[0221]
控制所述第一单刀双掷开关s1的固定端接第二活动端s1_1，且控制所述第二开关模块101的第三端耦接所述第二开关模块101的第一端或第二端，以使得所述抗干扰模块10输出所述第一信号cc_lpf或所述第二信号cc_bpf，并返回s45；
[0222]
具体地，所述时序控制模块30输出第一控制信号cfg[1]，以控制所述第一单刀双掷开关s1的固定端接第二活动端s1_1，以使得所述比较器20的第一端输入所述第一电压信号cc_sig；所述时序控制模块30还依据监测情况输出第二控制信号cfg[2]，以滤除所述待处理信号中的高频干扰，或滤除所述待处理信号中的高频干扰以及低频干扰，实现对bmc信号的解码，并返回s45。
[0223]
此外，本发明实施例还提供了一种电子设备，包括上述的信号接收电路。作为举例，该设备可以为usb pd通信接口等等，当然也可以为其它需要进行供电的设备。
[0224]
综上所述，本发明通过抗干扰模块通过cc引脚接收待处理信号，并对接收到的bmc信号进行去噪处理以及消除直流偏移处理，输出相应的第一电压信号；第一单刀双掷开关的第一活动端接收一高电平信号，第二活动端接收第一电压信号，其控制端接收第一控制信号；比较器的第一端与第一单刀双掷开关的固定端耦接，其第二端接收一参考电压，并输出输出信号；时序控制模块对抗干扰模块的第一端的状态进行监测，并依据监测情况至少输出第一控制信号的方式，从而在抗干扰模块插入cc引脚时，对所述比较器进行信号校准，并依据待处理信号的类型实现对bmc信号的解码以及在非bmc传输阶段的信号恢复，以准确地进行数字解码。
[0225]
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽
管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

技术特征：
1.一种信号接收电路，其特征在于，包括：抗干扰模块，其第一端用于耦接cc引脚，通过所述cc引脚接收待处理信号，所述待处理信号包括bmc信号以及非bmc信号；所述抗干扰模块用于对接收到的bmc信号进行第一处理，并输出相应的第一电压信号，其中，所述第一处理包括去噪处理以及消除直流偏移处理；第一单刀双掷开关，其第一活动端用于接收一高电平信号，第二活动端用于接收所述第一电压信号，其控制端接收第一控制信号，以控制所述第一单刀双掷开关的固定端接第一活动端或接第二活动端；比较器，其第一端与所述第一单刀双掷开关的固定端耦接，其第二端用于接收一参考电压；所述比较器用于根据其第一端接收的信号与第二端的参考电压，输出输出信号；时序控制模块，用于对所述抗干扰模块的第一端的状态进行监测，并依据监测情况至少输出所述第一控制信号，其中：若所述抗干扰模块的第一端插入cc引脚，则所述第一控制信号控制所述第一单刀双掷开关的固定端接第一活动端，以使得所述比较器的第一端输入所述高电平信号，以对所述比较器进行信号校准；若所述待处理信号为bmc信号，则所述第一控制信号控制所述第一单刀双掷开关的固定端接第二活动端，以使得所述比较器的第一端输入所述第一电压信号，实现对bmc信号的解码；若所述待处理信号为非bmc信号，则所述第一控制信号控制所述第一单刀双掷开关的固定端接第一活动端，以使得所述比较器的第一端输入所述高电平信号，实现所述比较器在非bmc传输阶段的信号恢复。2.根据权利要求1所述的信号接收电路，其特征在于，所述时序控制模块还依据监测情况输出第二控制信号；所述第一电压信号包括第一信号以及第二信号；所述抗干扰模块包括低通滤波器、高通滤波器以及第二开关模块；其中：所述低通滤波器的输入端用于耦接所述cc引脚，所述低通滤波器的输出端分别耦接至所述高通滤波器的输入端以及所述第二开关模块的第一端，所述高通滤波器的输出端耦接所述第二开关模块的第二端，所述第二开关模块的第三端耦接至所述第一单刀双掷开关的第二活动端，所述第二开关模块的控制端耦接至所述时序控制模块，用以接收所述第二控制信号；其中：所述低通滤波器用于滤除所述待处理信号中的高频干扰以及直流偏移，以形成所述第一信号；所述高通滤波器用于滤除所述第一信号中的低频干扰，以形成所述第二信号；所述第二控制信号用于控制所述第二开关模块的第三端耦接所述第二开关模块的第一端或第二端，以使得所述抗干扰模块输出所述第一信号或所述第二信号。3.根据权利要求2所述的信号接收电路，其特征在于，所述第一控制信号以及所述第二控制信号均包括第一电平信号以及第二电平信号；所述时序控制模块依据监测情况输出第一控制信号以及第二控制信号，以控制所述比较器的第一端接收的信号，具体为：当所述第一控制信号为第一电平信号时，所述第一单刀双掷开关的固定端接第一活动端，所述比较器的第一端输入所述高电平信号；当所述第一控制信号为第二电平信号，且所述第二控制信号为第一电平信号时，所述
第一单刀双掷开关的固定端接第二活动端，所述第二开关模块的第三端耦接所述第二开关模块的第一端；所述比较器的第一端输入所述第一信号；当所述第一控制信号为第二电平信号，且所述第二控制信号为第二电平信号时，所述第一单刀双掷开关的固定端接第二活动端，所述第二开关模块的第三端耦接所述第二开关模块的第二端；所述比较器的第一端输入所述第二信号。4.根据权利要求3所述的信号接收电路，其特征在于，所述第二开关模块包括第二单刀双掷开关，其中：所述第二单刀双掷开关的第一活动端耦接至所述低通滤波器的输出端，其第二活动端耦接至所述高通滤波器的输出端，其固定端耦接至所述第一单刀双掷开关的第二活动端，其控制端接收所述第二控制信号；其中：在所述第二控制信号为第一电平信号时，所述第二控制信号控制所述第二单刀双掷开关的固定端接其第一活动端，使得所述比较器的第一端输入所述第一信号；在所述第二控制信号为第二电平信号时，所述第二控制信号控制所述第二单刀双掷开关的固定端接其第二活动端，使得所述比较器的第一端输入所述第二信号。5.根据权利要求3所述的信号接收电路，其特征在于，所述第二开关模块包括第二开关以及第三开关，其中：所述第二开关的第一端耦接至所述低通滤波器的输出端，其第二端耦接至所述第一单刀双掷开关的第二活动端，其控制端耦接至所述第二控制信号；所述第三开关的第一端耦接至所述高通滤波器的输出端，其第二端耦接至所述第一单刀双掷开关的第二活动端，其控制端耦接至所述第二控制信号；其中：在所述第二控制信号为第一电平信号时，所述第二控制信号控制所述第二开关导通、所述第三开关断开，使得所述比较器的第一端输入所述第一信号；在所述第二控制信号为第二电平信号时，所述第二控制信号控制所述第二开关断开、所述第三开关导通，使得所述比较器的第一端输入所述第二信号。6.根据权利要求1所述的信号接收电路，其特征在于，所述抗干扰模块包括：第一低通滤波器、第二低通滤波器以及差分放大器；其中：所述第一低通滤波器的输入端耦接至所述cc引脚，所述第一低通滤波器的输出端分别耦接至所述第二低通滤波器的输入端以及所述差分放大器的第一输入端；所述第二低通滤波器的输出端耦接至所述差分放大器的第二输入端；所述差分放大器的输出端耦接至所述第一单刀双掷开关的第二活动端；其中：所述第一低通滤波器用于滤除所述待处理信号中的第一高频干扰，以形成第三信号；所述第二低通滤波器用于滤除所述第三信号中的第二高频干扰，以形成第四信号；所述差分放大器用于对所述第三信号与所述第四信号进行差分放大，以输出所述第一电压信号。7.根据权利要求6所述的信号接收电路，其特征在于，所述第一控制信号包括第一电平信号以及第二电平信号；其中：当所述第一控制信号为第一电平信号时，所述第一单刀双掷开关的固定端接第一活动端；所述比较器的第一端输入所述高电平信号；当所述第一控制信号为第二电平信号时，所述第一单刀双掷开关的固定端接第二活动
端；所述比较器的第一端输入所述第一电压信号。8.根据权利要求1所述的信号接收电路，其特征在于，所述时序控制模块包括第一输入端以及第二输入端；所述时序控制模块的第一输入端耦接至所述抗干扰模块的第一端，其第二输入端用于接收所述输出信号；所述时序控制模块被配置为：依据所述抗干扰模块的第一端的状态以及所述输出信号至少输出所述第一控制信号；其中：所述抗干扰模块的第一端的状态用于判断所述抗干扰模块的第一端是否插入cc引脚；所述输出信号用于判断所述待处理信号为bmc信号或非bmc信号。9.根据权利要求8所述的信号接收电路，其特征在于，所述时序控制模块包括信号检测单元、插入检测单元以及时序控制单元；所述插入检测单元的第一端耦接至所述抗干扰模块的第一端，其第二端耦接至所述时序控制单元的第一输入端；所述信号检测单元的第一端接收所述输出信号，其第二端耦接至所述时序控制单元的第二输入端；所述时序控制单元的输出端耦接至所述第一单刀双掷开关的控制端；其中：所述插入检测单元用于对所述抗干扰模块的第一端的状态进行监测，并将检测到的所述抗干扰模块的第一端的状态发送至所述时序控制单元；所述信号检测单元被配置为用于：依据所述输出信号，判断所述待处理信号为bmc信号或非bmc信号，并将判断结果发送至所述时序控制单元；所述时序控制单元被配置为：依据所述抗干扰模块的第一端的状态以及所述待处理信号的判断结果至少输出所述第一控制信号。10.根据权利要求1-9任一项所述的信号接收电路，其特征在于，所述高电平信号为所述非bmc信号，所述第一单刀双掷开关的第一活动端耦接至所述cc引脚。11.根据权利要求1所述的信号接收电路，其特征在于，所述比较器为滞回比较器。12.根据权利要求11所述的信号接收电路，其特征在于，所述参考电压的取值为所述第一电压信号的中心值正负偏移1～1.5v之间。13.一种信号接收电路的控制方法，其特征在于，用于对权利要求1-12任一项所述的信号接收电路进行控制，该方法包括：对所述待处理信号进行监测，并依据所述待处理信号的情况生成所述第一控制信号，并执行以下步骤：若所述抗干扰模块的第一端插入cc引脚，则所述第一控制信号控制所述第一单刀双掷开关的固定端接第一活动端，以使得所述比较器的第一端输入所述高电平信号，以对所述比较器进行信号校准；若所述待处理信号为bmc信号，则所述第一控制信号控制所述第一单刀双掷开关的固定端接第二活动端，以使得所述比较器的第一端输入所述第一电压信号，实现对bmc信号的解码；若所述待处理信号为非bmc信号，则所述第一控制信号控制所述第一单刀双掷开关的固定端接第一活动端，以使得所述比较器的第一端输入所述高电平信号，实现所述比较器在非bmc传输阶段的信号恢复。14.一种电子设备，其特征在于，包括如权利要求1-12任一项所述的信号接收电路。

技术总结
本发明提供了一种信号接收电路、控制方法及电子设备，其抗干扰模块通过CC引脚接收待处理信号，并对接收到的BMC信号进行去噪处理以及消除直流偏移处理，输出相应的第一电压信号；第一单刀双掷开关的第一活动端接收一高电平信号，第二活动端接收第一电压信号，其控制端接收第一控制信号；比较器的第一端与第一单刀双掷开关的固定端耦接，其第二端接收一参考电压，并输出输出信号；时序控制模块对抗干扰模块的第一端的状态进行监测，并依据监测情况至少输出第一控制信号的方式，从而在抗干扰模块插入CC引脚时，对所述比较器进行信号校准，并依据待处理信号的类型实现对BMC信号的解码以及在非BMC传输阶段的信号恢复，以准确地进行数字解码。行数字解码。行数字解码。


技术研发人员：柯鑫 李元 金萌
受保护的技术使用者：华源智信半导体（深圳）有限公司
技术研发日：2023.07.10
技术公布日：2023/10/15