一种三维芯片封装结构及其制造方法与流程

1.本发明属于半导体技术领域，特别涉及一种三维芯片封装结构及其制造方法。


背景技术：

2.随着系统io(输入/输出)数量不断增加，二维封装结构已无法满足要求，需要更高密度的三维堆叠封装结构。但目前三维芯片封装结构受限于封装工艺，无法满足高密度io的需求。且随着封装的io密度不断增加，需要芯片系统结构不断集成，单位面积的系统功耗大为增加，芯片内部由于功能不同，各自的散热功耗不同，导致出现局部区域温度过高的现象，影响封装结构的安全性。


技术实现要素：

3.本发明的目的在于提供一种三维芯片封装结构及其制造方法，通过本发明提供的三维芯片封装结构及其制造方法，能够实现芯片在三维方向集成，减小封装尺寸，系统集成提高。在保证高密度互联的情况下，有效的提高了系统的散热特性。
4.为解决上述技术问题，本发明提供一种三维芯片封装结构，至少包括：
5.第一芯片，包括多个第一信号区域和多个热点区域；
6.第二芯片，包括多个第二信号区域，所述第二信号区域与所述第一信号区域对应设置；
7.第一连接焊盘，设置在所述第一信号区域和所述第二信号上；
8.第二连接焊盘，设置在所述热点区域以及与所述热点区域对应的所述第二芯片上；
9.信号连接柱，设置在所述第一芯片内，并与所述第一连接焊盘连接；以及
10.散热单元，设置在所述第二芯片上，所述散热单元包括散热连接柱，所述散热连接柱设置在所述第二芯片内，并与所述第二连接焊盘连接。
11.在本发明一实施例中，所述第一芯片上的第一连接焊盘与所述第二芯片上的所述第一连接焊盘电连接。
12.在本发明一实施例中，所所述第一芯片上的第二连接焊盘与所述第二芯片上的所述第二连接焊盘电连接。
13.在本发明一实施例中，所所述第二芯片和所述第一芯片之间填充塑封基体，将所述第一芯片和所述第二芯片的相对面完全塑封在所述塑封基体内。
14.在本发明一实施例中，所所述三维芯片封装结构还包括金属层和焊球，所述金属层设置在所述信号连接柱远离所述第一连接焊盘的一端，所述焊球设置在所述金属层远离所述信号连接柱的一侧。
15.在本发明一实施例中，所所述散热单元还包括导热层，所述导热层连续设置在所述散热连接柱和所述第二芯片远离所述第二连接焊盘的一侧。
16.在本发明一实施例中，所所述散热单元还包括散热片，所述散热片设置在所述导
热层远离所述第二芯片远离的一侧。
17.在本发明一实施例中，所所述导热层和所述散热连接柱包括金属材料。
18.发明还提供一种三维芯片封装结构的制造方法，至少包括以下步骤：
19.提供一第一芯片，所述第一芯片包括多个第一信号区域和多个热点区域；
20.提供一第二芯片，所述第二芯片包括多个第二信号区域，所述第二信号区域与所述第一信号区域对应设置；
21.在所述第一信号区域和所述第二信号上形成第一连接焊盘；
22.在所述热点区域以及与所述热点区域对应的所述第二芯片上形成第二连接焊盘；
23.在所述第一芯片内形成信号连接柱，所述信号连接柱与所述第一连接焊盘连接；以及
24.在所述第二芯片上形成散热单元，所述散热单元包括散热连接柱，所述散热连接柱设置在所述第二芯片内，并与所述第二连接焊盘连接。
25.在本发明一实施例中，在形成所述散热连接柱时，同步在所述第二芯片远离所述第一芯片的一侧形成导热层。
26.综上所述，本发明提供一种三维芯片封装结构及其制造方法，能够将芯片组集中封装在一个封装体内，实现芯片在三维方向集成，减小封装尺寸，系统集成提高。采用晶圆级的封装形式，提高生产效率，三维芯片封装结构的成本优势提高。能够降低芯片信号传输的路径，能够满足高频高速的要求。散热单元的散热路径较短，能够有效的降低散热路径。且散热单元的导热系数系数较佳，能够满足高功耗散热的要求。采用芯片面对面直接键合的方式，在保证高密度互联的情况下，有效的提高了系统的散热特性。
27.当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
28.为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
29.图1为本发明一实施例中第一芯片和第二芯片的示意图。
30.图2为本发明一实施例中第一芯片和第二芯片塑封示意图。
31.图3为本发明一实施例中减薄第一芯片的示意图。
32.图4为本发明一实施例中形成第一通孔的示意图。
33.图5为本发明一实施例中形成信号连接柱的示意图。
34.图6为本发明一实施例中在第一芯片上形成金属层和焊球的示意图。
35.图7为本发明一实施例中减薄第二芯片的示意图。
36.图8为本发明一实施例中形成第二通孔的示意图。
37.图9为本发明一实施例中形成散热连接柱和导热层的示意图。
38.图10为本发明一实施例中形成的三维芯片封装结构的示意图。
39.标号说明：
40.100、第一芯片；200、第二芯片；11、第一连接焊盘；12、第二连接焊盘；13、热点区
域；14、塑封基体；15、第一光阻层；151、第一开口；16、第一通孔；17、信号连接柱；18、金属层；19、焊球；20、第二光阻层；201、第二开口；21、第二通孔；22、散热连接柱；23、导热层；24、散热片；241、散热翅；242、散热槽。
具体实施方式
41.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
42.需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
43.在本发明中，需要说明的是，如出现术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等，其所指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，如出现术语“第一”、“第二”仅用于描述和区分目的，而不能理解为指示或暗示相对重要性。
44.请参阅图10所示，本发明提供一种三维芯片封装结构，包括第一芯片100和第二芯片200。其中，第一芯片100和第二芯片200的信号区域对应位置设置多个第一连接焊盘11，第一连接焊盘11分别设置在第一芯片100和第二芯片200的信号区域，以连接第一芯片100和第二芯片200的信号区域。能够芯片组集中封装在一个封装体内，体积减小。通过将芯片在三维方向集成，保证封装尺寸减小，系统集成提高，器件性能更加优越。第一芯片100中包括多个热点区域13，热点区域13上设置第二连接焊盘12，且在第二芯片200与热点区域13相应的位置设置第二连接焊盘12，第二连接焊盘12相互连接，再与散热单元连接，有效的提高了系统的散热特性。具体的，本技术的三维芯片封装结构的具体结构及三维芯片封装结构的制造方法如图1至图10所示。通过本技术提供的三维芯片封装结构及其制造方法，能够提高系统的集成化，可广泛应用于人工智能、自动驾驶、5g网络或物联网等领域。
45.请参阅图1所示，在本发明一实施例中，提供第一芯片100，第一芯片100包括多个第一信号区域(图中未显示)和多个热点区域13，第一芯片100的表面上设置多个第一连接焊盘11，第一连接焊盘11设置在第一芯片100上的第一信号区域上。第一芯片100的表面上设置多个第二连接焊盘12，第二连接焊盘12设置在第一芯片100上的热点区域13上，以防止局部温度过高的现象。其中，第二连接焊盘12和第一连接焊盘11设置在第一芯片100的同一表面。在本实施例中，第一芯片100例如为逻辑芯片、电源芯片或控制芯片等，在其他实施例中，第一芯片100可根据使用需求进行选择。
46.请参阅图1所示，在本发明一实施例中，本发明还提供第二芯片200，第二芯片200包括多个第二信号区域(图中未显示)，第二信号区域与第一信号区域对应设置。第二芯片200的表面上设置多个第一连接焊盘11，第一连接焊盘11设置在第二芯片200上的第二信号区域上，第一连接焊盘11在第一芯片100和第二芯片200上的设置在对应位置，在封装时，第
一芯片100和第二芯片200上的第一连接焊盘11能够进行对应连接。第二芯片200的表面上设置多个第二连接焊盘12，第二连接焊盘12设置在与第一芯片100上的热点区域13对应的位置，在封装时，第二芯片200和第一芯片100上的第二连接焊盘12能够进行对应连接。其中，第二连接焊盘12和第一连接焊盘11设置在第二芯片200的同一表面。在本实施例中，第二芯片200例如为记忆芯片、cpu芯片或gup芯片等，在其他实施例中，第二芯片200可根据使用需求进行选择。
47.请参阅图1所示，在本发明一实施例中，第一连接焊盘11用于信号的传输，选择导电材料，又例如选择铜、铝或钨等导电材料或合金。第二连接焊盘12用于热量传递，例如选择高导热性能的材料，又例如选择铜、铝或铟等。其中，第一连接焊盘11和第二连接焊盘12例如通过光刻显影电镀工艺制作，且第一连接焊盘11和第二连接焊盘12的形状例如为圆形、方形或矩形等。本发明并不限制第一连接焊盘11和第二连接焊盘12的具体数量，依据芯片上的信号区域和热点区域进行设置，本发明也不限制第一连接焊盘11和第二连接焊盘12的形状和材料。在本实施例中，第二芯片200和第一芯片100上的第一连接焊盘11和第二连接焊盘12的数量相等，第一连接焊盘11和第二连接焊盘12的形状和材料可以相同，也可以不同。
48.请参阅图2所示，在本发明一实施例中，将第一芯片100与第二芯片200上带有连接焊盘的一面，相对放置进行键合，其中，将第一芯片100上的第一连接焊盘11与第二芯片200上的第一连接焊盘11进行电连接，将第一芯片100上的第二连接焊盘12与第二芯片200上的第二连接焊盘12进行电连接。在其他实施例中，键合方式也可以是晶圆对晶圆或芯片对晶圆的键合。第一芯片100与第二芯片200键合后，在第二芯片200和第一芯片100之间填充塑封基体14，将第一芯片100和第二芯片200的相对面完全塑封在塑封基体14内。其中，塑封基体14包括环氧树脂、有机硅型封装胶或聚氨酯型封装胶等。通过将第一芯片100和第二芯片200键合封装，将芯片组集中封装在一个封装体内，即实现芯片在三维方向集成，减小封装尺寸，系统集成化程度提高。即本技术采用晶圆级的封装形式，提高生产效率，三维芯片封装结构的成本优势提高。
49.请参阅图2至图3所示，在本发明一实施例中，形成塑封基体14后，在第一芯片100远离塑封基体14的一面，对第一芯片100的衬底进行减薄，其中，第一芯片100的衬底例如为硅衬底，依据芯片种类的不同，也可以选择其他种类的衬底。在本实施例中，例如通过研磨进行减薄，又例如通过化学机械研磨(chemical mechanical polish，cmp)进行减薄。本发明并不限制衬底减薄的厚度，依据后续第一通孔的制作要求，确保衬底剩余厚度满足制作要求即可。在本实施例中，第一芯片100减薄后的衬底厚度例如为50μm～100μm，在减薄的第一芯片100上形成第一光阻层15，第一光阻层15设置在第一芯片100远离塑封基体14的一面。通过曝光显影等工艺，在第一光阻层15上形成多个第一开口151，以定位第一通孔的位置。
50.请参阅图3至图4所示，在本发明一实施例中，在形成第一开口151后，以第一光阻层15为掩膜，通过干法刻蚀、湿法刻蚀或干法刻蚀和湿法刻蚀相结合的工艺刻蚀第一芯片100，形成第一通孔16，第一通孔16的尺寸依据制作要求进行选择，又例如小于第一连接焊盘11的尺寸。在本实施例中，第一通孔16的开口尺寸例如为5μm～10μm，且例如通过干法刻蚀形成第一通孔16，且刻蚀气体例如为含氟气体。其中，第一通孔16设置在第一连接焊盘11
上，并暴露部分第一连接焊盘11。第一通孔16在第一连接焊盘11上的位置不作具体限定，又例如位于第一连接焊盘11的中心位置。
51.请参阅图4至图5所示，在本发明一实施例中，在形成第一通孔16后，在第一通孔16内沉积导电材料，形成信号连接柱17，以将第一芯片100与第二芯片200的信号引到第一芯片100相对于第一连接焊盘11的一面。其中，导电材料例如通过电镀等方式形成，且导电材料例如为铜、铝或钨等导电材料或合金，又例如和第一连接焊盘11的材料相同，以降低接触电阻。在导电材料的沉积过程中，会在第一芯片100上沉积部分导电材料，因此，在导电材料沉积后，通过研磨或刻蚀等方法去除第一芯片100上的导电材料，只保留第一通孔16内的导电材料，以形成信号连接柱17。
52.请参阅图5至图6所示，在本发明一实施例中，在形成信号连接柱17后，在信号连接柱17远离第一连接焊盘11的一端形成金属层18，在金属层18远离信号连接柱17的一侧形成焊球19。具体的，例如通过原子层沉积(ald)或物理气相沉积等工艺在第一芯片100的衬底和信号连接柱17上沉积金属，且沉积的金属例如为铜或铝等，并与信号连接柱17适配电连接。再通过刻蚀，仅保留信号连接柱17及两侧的金属，形成金属层18，用以将芯片上的信号区域的信号连接出来，且金属层18的中心与信号连接柱17的中心对应。再在金属层18上形成焊球19，焊球19例如选择锡银球等，以用于三维芯片封装结构与后续的基板进行连接。其中，焊球19位于金属层18的中心位置，且焊球19与金属层18间呈一一对应。在本实施例中，通过焊球19、金属层18、信号连接柱17和第一连接焊盘11的适配电连接，用于传输芯片信号，且互联长度短，能够满足高频高速的要求。
53.请参阅图6至图7所示，在本发明一实施例中，在形成焊球19后，整个结构进行翻转，例如第二芯片200位于上方，第一芯片100位于下方，以利于对第二芯片200的工艺加工。然后对第二芯片200远离塑封基体14一侧的衬底进行减薄，其中，第二芯片200的衬底例如为硅衬底，依据芯片种类的不同，也可以选择其他种类的衬底。在本实施例中，例如通过研磨进行减薄，又例如通过化学机械研磨进行减薄。本发明并不限制衬底减薄的厚度，依据后续第二通孔的制作要求，确保衬底剩余厚度满足制作要求即可。在本实施例中，第二芯片200减薄后衬底的厚度例如为40μm～60微米，且在减薄的第二芯片200上形成第二光阻层20，第二光阻层20设置在第二芯片200远离塑封基体14的一面。通过曝光显影等工艺，在第二光阻层20上形成多个第二开口201，以定位第二通孔的位置。
54.请参阅图7至图8所示，在本发明一实施例中，在形成第二开口201后，以第二光阻层20为掩膜，通过干法刻蚀、湿法刻蚀或干法刻蚀和湿法刻蚀相结合的工艺刻蚀第二芯片200，形成第二通孔21，第二通孔21的尺寸依据制作要求进行选择，又例如小于第二连接焊盘12的尺寸。在本实施例中，第二通孔21的开孔尺寸例如为25μm～35μm，且例如通过干法刻蚀形成第二通孔21，且刻蚀气体例如为含氟气体。其中，第二通孔21设置在第二连接焊盘12上，并暴露部分第二连接焊盘12。第二通孔21在第二连接焊盘12上的位置不作具体限定，又例如位于第二连接焊盘12的中心位置。
55.请参阅图8至图9所示，在本发明一实施例中，在形成第二通孔21后，在第二通孔21内沉积导热材料，形成散热连接柱22，以将第一芯片100的热点区域13产生的热量，通过散热连接柱22从第二芯片200远离第一芯片100的一面进行散热。其中，导热材料例如通过电镀等方式形成，导热材料例如包括金属材料，金属材料又例如为铜、铝或铟等高导热材料，
又例如和第二连接焊盘12的材料相同，也可以和第二连接焊盘12的材料不同，依据散热要求进行选择。在导热材料的沉积过程中，会在第二芯片200上沉积导热材料，直至完全填充第二通孔21并覆盖第二芯片200的表面。在导热材料沉积后，通过研磨或刻蚀等方法平坦化第二芯片200上的导电材料，保留第二通孔21内的导热材料，以形成散热连接柱22，保留第二芯片200和散热连接柱22上的导热材料，以形成连续的导热层23，以便于与后续导热片进行连接。
56.请参阅图9至图10所示，在本发明一实施例中，在形成导热层23后，在导热层23远离第二芯片200的一侧形成散热片24，散热片24的底部例如通过导热层23固定装配于第二芯片200上，例如通过焊接或胶接等进行连接。其中，散热片24包括多个散热翅241，导热层23相邻散热翅241之间通过散热槽242隔开。在本实施例中，将散热连接柱22、导热层23以及散热片24定义为散热单元，以满足封装结构的散热需求。在本技术中，散热片24也可以选择其他结构的散热结构进行替代，满足散热需求即可。
57.请参阅图10所示，在本发明一实施例中，通过金属材料的散热连接柱22与第二连接焊盘12连接，将第一芯片100上的热点区域13产生的热量进行传输，相对于衬底，提高的热传导的效率。散热连接柱22和第二芯片上设置导热层23，能够分散由散热连接柱22传导的热量，达到快速传热的目的。在导热层23上，设置上散热片24，利用散热翅241与散热槽242的间隔交替分布的形式，可以实现高效的散热需求。且本技术的散热路径较短，能够有效的降低散热路径。且散热单元的导热系数系数较佳，能够满足高功耗散热的要求。即本技术中设置局部散热的结构，通过在热点区域上设置具有高导热性能的第二连接焊盘，并与第一芯片进行键合。第一芯片通过散热连接柱进行热传导到第二芯片背面，再由散热片进行最后的散热。本发明采用芯片面对面直接键合的方式，在保证高密度互联的情况下，有效的提高了系统的散热特性。
58.综上所述，本发明提供一种三维芯片封装结构及其制造方法，通过将芯片组集中封装在一个封装体内，实现芯片在三维方向集成，减小封装尺寸，系统集成提高。通过采用晶圆级的封装形式，提高生产效率，三维芯片封装结构的成本优势提高。能够降低芯片信号传输的路径，能够满足高频高速的要求。通过局部散热，散热路径较短，能够有效的降低散热路径。且散热单元的导热系数系数较佳，能够满足高功耗散热的要求。通过采用芯片面对面直接键合的方式，在保证高密度互联的情况下，有效的提高了系统的散热特性。
59.以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

技术特征：
1.一种三维芯片封装结构，其特征在于，至少包括：第一芯片，包括多个第一信号区域和多个热点区域；第二芯片，包括多个第二信号区域，所述第二信号区域与所述第一信号区域对应设置；第一连接焊盘，设置在所述第一信号区域和所述第二信号上；第二连接焊盘，设置在所述热点区域以及与所述热点区域对应的所述第二芯片上；信号连接柱，设置在所述第一芯片内，并与所述第一连接焊盘连接；以及散热单元，设置在所述第二芯片上，所述散热单元包括散热连接柱，所述散热连接柱设置在所述第二芯片内，并与所述第二连接焊盘连接。2.根据权利要求1所述的三维芯片封装结构，其特征在于，所述第一芯片上的第一连接焊盘与所述第二芯片上的所述第一连接焊盘电连接。3.根据权利要求1所述的三维芯片封装结构，其特征在于，所述第一芯片上的第二连接焊盘与所述第二芯片上的所述第二连接焊盘电连接。4.根据权利要求1所述的三维芯片封装结构，其特征在于，所述第二芯片和所述第一芯片之间填充塑封基体，将所述第一芯片和所述第二芯片的相对面完全塑封在所述塑封基体内。5.根据权利要求1所述的三维芯片封装结构，其特征在于，所述三维芯片封装结构还包括金属层和焊球，所述金属层设置在所述信号连接柱远离所述第一连接焊盘的一端，所述焊球设置在所述金属层远离所述信号连接柱的一侧。6.根据权利要求1所述的三维芯片封装结构，其特征在于，所述散热单元还包括导热层，所述导热层连续设置在所述散热连接柱和所述第二芯片远离所述第二连接焊盘的一侧。7.根据权利要求6所述的三维芯片封装结构，其特征在于，所述散热单元还包括散热片，所述散热片设置在所述导热层远离所述第二芯片远离的一侧。8.根据权利要求6所述的三维芯片封装结构，其特征在于，所述导热层和所述散热连接柱包括金属材料。9.一种三维芯片封装结构的制造方法，其特征在于，至少包括以下步骤：提供一第一芯片，所述第一芯片包括多个第一信号区域和多个热点区域；提供一第二芯片，所述第二芯片包括多个第二信号区域，所述第二信号区域与所述第一信号区域对应设置；在所述第一信号区域和所述第二信号上形成第一连接焊盘；在所述热点区域以及与所述热点区域对应的所述第二芯片上形成第二连接焊盘；在所述第一芯片内形成信号连接柱，所述信号连接柱与所述第一连接焊盘连接；以及在所述第二芯片上形成散热单元，所述散热单元包括散热连接柱，所述散热连接柱设置在所述第二芯片内，并与所述第二连接焊盘连接。10.根据权利要求9所述的三维芯片封装结构的制造方法，其特征在于，在形成所述散热连接柱时，同步在所述第二芯片远离所述第一芯片的一侧形成导热层。

技术总结
本发明公开了一种三维芯片封装结构及其制造方法，属于半导体技术领域。所述封装结构包括：第一芯片，包括多个第一信号区域和多个热点区域；第二芯片，包括多个第二信号区域，第二信号区域与第一信号区域对应设置；第一连接焊盘，设置在第一信号区域和第二信号上；第二连接焊盘，设置在所述热点区域以及与所述热点区域对应的所述第二芯片上；信号连接柱，设置在所述第一芯片内，并与所述第一连接焊盘连接；散热单元，设置在所述第二芯片上，所述散热单元包括散热连接柱，所述散热连接柱设置在所述第二芯片内，并与所述第二连接焊盘连接。通过本发明提供的三维芯片封装结构及其制造方法，提高三维芯片封装结构的系统集成和散热特性。性。性。


技术研发人员：徐健 田陌晨 温德鑫 祝俊东
受保护的技术使用者：奇异摩尔（上海）集成电路设计有限公司
技术研发日：2023.07.03
技术公布日：2023/10/15