基于真值表译码的同时多线程轮询方法

1.本发明涉及处理器技术领域，尤其涉及一种基于真值表译码的同时多线程轮询方法。


背景技术：

2.硬件多线程轮询机制是一种通过硬件实现的并发处理器技术，它的出现与高性能计算、多核处理器、轮询技术的发展密切相关。在高性能计算应用场景中，需要处理大量的数据和运算，高性能的计算能力和并发处理能力成为了计算性能的瓶颈。随着多核处理器的普及，处理器上的物理核心数量增加，但是单个线程的性能并没有得到大幅度提升。因此，需要利用多核处理器的并发处理能力，将任务分配到多个线程上并行执行，以提高系统的处理性能。轮询机制是一种计算机常用技术，用于实现并发处理，其通过不断查询多个任务状态，从而实现对多个任务的并发处理。而硬件多线程轮询机制就是将轮询技术应用于处理器硬件中，以实现多个线程的并发处理。
3.在集成电路开发中，电路设计的复杂程度影响着电路的面积和功耗。而现有的同时多线程轮询机制较复杂，导致基于现有的同时多线程轮询机制所开发的芯片电路结构较为复杂，电路结构面积和功耗较大，且并发处理效率不高。


技术实现要素：

4.为解决上述现有技术中存在的部分或全部技术问题，本发明提供一种基于真值表译码的同时多线程轮询方法。
5.本发明的技术方案如下：
6.第一方面，提供了一种基于真值表译码的同时多线程轮询方法，包括：
7.获取当前时刻多个线程的请求信号和多个线程的令牌获得信号；
8.根据当前时刻多个线程的请求信号和多个线程的令牌获得信号，利用真值表译码方式，确定下一时刻多个线程的令牌获得信号。
9.在一些可能的实现方式中，设定线程的数量为n，根据当前时刻多个线程的请求信号和多个线程的令牌获得信号，利用真值表译码方式，确定下一时刻多个线程的令牌获得信号，包括：
10.若第n个线程的令牌获得信号有效，第n+1个至第n个线程的请求信号无效，第1个线程的请求信号有效，n为2,3,...,n-1中的一个；或者，当前时刻第1个线程的令牌获得信号有效，第2个至第n个线程的请求信号无效；或者，当前时刻第1个线程的请求信号有效，第3个至第n个线程的请求信号无效，第1个线程的令牌获得信号无效；或者，当前时刻第n个线程的令牌获得信号有效，第1个线程的请求信号有效；
11.则下一时刻第1个线程的令牌获得信号有效。
12.在一些可能的实现方式中，根据当前时刻多个线程的请求信号和多个线程的令牌获得信号，利用真值表译码方式，确定下一时刻多个线程的令牌获得信号，还包括：
13.若当前时刻第m个线程的令牌获得信号有效，第m+1个至第n个线程的请求信号无效，第1个至第i-1个线程的请求信号无效，第i个线程的请求信号有效，m为i+1,i+2,...,n-1中的一个；或者，当前时刻第m个线程的令牌获得信号有效，第m+1个至第i-1个线程的请求信号无效，第i个线程的请求信号有效，m为1,2,
…
,i-2中的一个；或者，当前时刻第i个线程的令牌获得信号有效，第1个至第i-1个线程的请求信号无效，第i+1个至第n个线程的请求信号无效；或者，当前时刻第i个线程的请求信号有效，第1个至第i-1个线程的请求信号无效，第i+2个至第n个线程的请求信号无效，第i个线程的令牌获得信号无效；或者，第i-1个线程的令牌获得信号有效，第i个线程的请求信号有效；
14.则下一时刻第i个线程的令牌获得信号有效，i＝2,3,...,n-1。
15.在一些可能的实现方式中，根据当前时刻多个线程的请求信号和多个线程的令牌获得信号，利用真值表译码方式，确定下一时刻多个线程的令牌获得信号，还包括：
16.若当前时刻第n个线程的令牌获得信号有效，第n+1个至第n-1个线程的请求信号无效，第n个线程的请求信号有效，n为1,2,...,n-2中的一个；或者，当前时刻第n个线程的令牌获得信号有效，第1个至第n-1个线程的请求信号无效；或者，当前时刻第n个线程的请求信号有效，第2个至第n-1个线程的请求信号无效，第n个线程的令牌获得信号无效；或者，当前时刻第n-1个线程的令牌获得信号有效，第n个线程的请求信号有效；
17.则下一时刻第n个线程的令牌获得信号有效。
18.第二方面，还提供了一种基于真值表译码的同时多线程轮询装置，包括：
19.信号获取模块，用于获取当前时刻多个线程的请求信号和多个线程的令牌获得信号；
20.令牌确定模块，与所述信号获取模块连接，用于根据当前时刻多个线程的请求信号和多个线程的令牌获得信号，利用真值表译码方式，确定下一时刻多个线程的令牌获得信号。
21.在一些可能的实现方式中，设定线程的数量为n，根据当前时刻多个线程的请求信号和多个线程的令牌获得信号，利用真值表译码方式，确定下一时刻多个线程的令牌获得信号，包括：
22.若第n个线程的令牌获得信号有效，第n+1个至第n个线程的请求信号无效，第1个线程的请求信号有效，n为2,3,...,n-1中的一个；或者，当前时刻第1个线程的令牌获得信号有效，第2个至第n个线程的请求信号无效；或者，当前时刻第1个线程的请求信号有效，第3个至第n个线程的请求信号无效，第1个线程的令牌获得信号无效；或者，当前时刻第n个线程的令牌获得信号有效，第1个线程的请求信号有效；
23.则下一时刻第1个线程的令牌获得信号有效。
24.在一些可能的实现方式中，根据当前时刻多个线程的请求信号和多个线程的令牌获得信号，利用真值表译码方式，确定下一时刻多个线程的令牌获得信号，还包括：
25.若当前时刻第m个线程的令牌获得信号有效，第m+1个至第n个线程的请求信号无效，第1个至第i-1个线程的请求信号无效，第i个线程的请求信号有效，m为i+1,i+2,...,n-1中的一个；或者，当前时刻第m个线程的令牌获得信号有效，第m+1个至第i-1个线程的请求信号无效，第i个线程的请求信号有效，m为1,2,
…
,i-2中的一个；或者，当前时刻第i个线程的令牌获得信号有效，第1个至第i-1个线程的请求信号无效，第i+1个至第n个线程的请求
信号无效；或者，当前时刻第i个线程的请求信号有效，第1个至第i-1个线程的请求信号无效，第i+2个至第n个线程的请求信号无效，第i个线程的令牌获得信号无效；或者，第i-1个线程的令牌获得信号有效，第i个线程的请求信号有效；
26.则下一时刻第i个线程的令牌获得信号有效，i＝2,3,...,n-1。
27.在一些可能的实现方式中，根据当前时刻多个线程的请求信号和多个线程的令牌获得信号，利用真值表译码方式，确定下一时刻多个线程的令牌获得信号，还包括：
28.若当前时刻第n个线程的令牌获得信号有效，第n+1个至第n-1个线程的请求信号无效，第n个线程的请求信号有效，n为1,2,...,n-2中的一个；或者，当前时刻第n个线程的令牌获得信号有效，第1个至第n-1个线程的请求信号无效；或者，当前时刻第n个线程的请求信号有效，第2个至第n-1个线程的请求信号无效，第n个线程的令牌获得信号无效；或者，当前时刻第n-1个线程的令牌获得信号有效，第n个线程的请求信号有效；
29.则下一时刻第n个线程的令牌获得信号有效。
30.本发明技术方案的主要优点如下：
31.本发明的基于真值表译码的同时多线程轮询方法及装置的处理过程简单，处理量少，可实现多线程的高效并发处理，能够显著降低对应电路的设计复杂性，降低电路结构面积和功耗的开销，提高处理器硬件资源的利用率。
附图说明
32.此处所说明的附图用来提供对本发明实施例的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
33.图1为本发明一实施例的基于真值表译码的同时多线程轮询方法的流程图；
34.图2为本发明一实施例的基于真值表译码的同时多线程轮询装置的结构示意图。
具体实施方式
35.为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明具体实施例及相应的附图对本发明技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
36.以下结合附图，详细说明本发明实施例提供的技术方案。
37.参考图1，第一方面，本发明一实施例提供了一种基于真值表译码的同时多线程轮询方法，该方法包括以下步骤s1-s2：
38.步骤s1，获取当前时刻多个线程的请求信号和多个线程的令牌获得信号。
39.本发明一实施例中，线程的请求信号表示对应线程是否发出申请令牌的请求。若线程的请求信号有效，则表示对应线程已经准备好被调度，且已发出申请令牌的请求；若线程的请求信号无效，则表示对应线程未发出申请令牌的请求。
40.本发明一实施例中，线程的令牌获得信号表示对应线程是否获得令牌。若线程的令牌获得信号有效，则表示对应线程获得令牌；若线程的令牌获得信号无效，则表示对应线程未获得令牌。当线程获得令牌，则可以执行该线程对应的任务。
41.步骤s2，根据当前时刻多个线程的请求信号和多个线程的令牌获得信号，利用真值表译码方式，确定下一时刻多个线程的令牌获得信号。
42.本发明一实施例中，设定线程的数量为n，根据当前时刻多个线程的请求信号和多个线程的令牌获得信号，利用真值表译码方式，确定下一时刻多个线程的令牌获得信号，进一步包括：
43.若第n个线程的令牌获得信号有效，第n+1个至第n个线程的请求信号无效，第1个线程的请求信号有效，n为2,3,...,n-1中的一个；或者，当前时刻第1个线程的令牌获得信号有效，第2个至第n个线程的请求信号无效；或者，当前时刻第1个线程的请求信号有效，第3个至第n个线程的请求信号无效，第1个线程的令牌获得信号无效；或者，当前时刻第n个线程的令牌获得信号有效，第1个线程的请求信号有效；
44.则下一时刻第1个线程的令牌获得信号有效。
45.其中，除上述条件外，下一时刻第1个线程的令牌获得信号无效。
46.通过上述方式可以确定下一时刻多个线程中第1个线程的令牌获得信号。
47.进一步地，设定线程的数量为n，根据当前时刻多个线程的请求信号和多个线程的令牌获得信号，利用真值表译码方式，确定下一时刻多个线程的令牌获得信号，还包括：
48.若当前时刻第m个线程的令牌获得信号有效，第m+1个至第n个线程的请求信号无效，第1个至第i-1个线程的请求信号无效，第i个线程的请求信号有效，m为i+1,i+2,...,n-1中的一个；或者，当前时刻第m个线程的令牌获得信号有效，第m+1个至第i-1个线程的请求信号无效，第i个线程的请求信号有效，m为1,2,
…
,i-2中的一个；或者，当前时刻第i个线程的令牌获得信号有效，第1个至第i-1个线程的请求信号无效，第i+1个至第n个线程的请求信号无效；或者，当前时刻第i个线程的请求信号有效，第1个至第i-1个线程的请求信号无效，第i+2个至第n个线程的请求信号无效，第i个线程的令牌获得信号无效；或者，第i-1个线程的令牌获得信号有效，第i个线程的请求信号有效；
49.则下一时刻第i个线程的令牌获得信号有效，i＝2,3,...,n-1。
50.其中，除上述条件外，下一时刻第i个线程的令牌获得信号无效。
51.通过上述方式可以确定下一时刻多个线程中第2个线程至第n-1个线程的令牌获得信号。
52.进一步地，设定线程的数量为n，根据当前时刻多个线程的请求信号和多个线程的令牌获得信号，利用真值表译码方式，确定下一时刻多个线程的令牌获得信号，还包括：
53.若当前时刻第n个线程的令牌获得信号有效，第n+1个至第n-1个线程的请求信号无效，第n个线程的请求信号有效，n为1,2,...,n-2中的一个；或者，当前时刻第n个线程的令牌获得信号有效，第1个至第n-1个线程的请求信号无效；或者，当前时刻第n个线程的请求信号有效，第2个至第n-1个线程的请求信号无效，第n个线程的令牌获得信号无效；或者，当前时刻第n-1个线程的令牌获得信号有效，第n个线程的请求信号有效；
54.则下一时刻第n个线程的令牌获得信号有效。
55.其中，除上述条件外，下一时刻第n个线程的令牌获得信号无效。
56.通过上述方式可以确定下一时刻多个线程中第n个线程的令牌获得信号。
57.本发明一实施例提供的基于真值表译码的同时多线程轮询方法的处理过程简单，处理量少，可实现多线程的高效并发处理，能够显著降低对应电路的设计复杂性，降低电路
结构面积和功耗的开销，提高处理器硬件资源的利用率。
58.以下结合具体实施例对本发明一实施例提供的基于真值表译码的同时多线程轮询方法进行具体说明：
59.实施例1
60.该实施例中，线程的数量为4个，当前时刻4个线程的请求信号表示为req[0:3]，req[i]＝1表示第i+1个线程的请求信号有效，req[i]＝0表示第i+1个线程的请求信号无效，req[i]＝//表示req[i]的值可能取0或1，对译码输出没有影响，在确定令牌获得信号时无需将此考虑在内。当前时刻4个线程的令牌获得信号表示为token[0:3]，token[i]＝1表示第i+1个线程的令牌获得信号有效，token[i]＝0表示第i+1个线程的令牌获得信号无效，token[i]＝//表示token[i]的值可能取0或1，对译码输出没有影响，在确定令牌获得信号时无需将此考虑在内。下一时刻4个线程的令牌获得信号表示为token_d[0:3]，token_d[i]＝1表示第i+1个线程的令牌获得信号有效，token_d[i]＝0表示第i+1个线程的令牌获得信号无效。
[0061]
参见下表1，当满足以下4个条件中一个条件时，下一时刻第1个线程的令牌获得信号有效(token_d[0]＝1)，即第1个线程获得令牌，可以执行该线程对应的任务：
[0062]
(1)token[2]＝1，req[0]＝1，req[3]＝0；(2)token[0]＝1，req[1]＝0，req[2]＝0，req[3]＝0；(3)token[0]＝0，req[0]＝1，req[2]＝0，req[3]＝0；(4)token[3]＝1，req[0]＝1。
[0063]
当满足以下4个条件中一个条件时，下一时刻第2个线程的令牌获得信号有效(token_d[1]＝1)，即第2个线程获得令牌，可以执行该线程对应的任务：
[0064]
(1)token[3]＝1，req[1]＝1，req[0]＝0；(2)token[1]＝1，req[2]＝0，req[3]＝0，req[0]＝0；(3)token[1]＝0，req[1]＝1，req[3]＝0，req[0]＝0；(4)token[0]＝1，req[1]＝1。
[0065]
当满足以下4个条件中一个条件时，下一时刻第3个线程的令牌获得信号有效(token_d[2]＝1)，即第3个线程获得令牌，可以执行该线程对应的任务：
[0066]
(1)token[0]＝1，req[2]＝1，req[1]＝0；(2)token[2]＝1，req[3]＝0，req[0]＝0，req[1]＝0；(3)token[2]＝0，req[2]＝1，req[0]＝0，req[1]＝0；(4)token[1]＝1，req[2]＝1。
[0067]
当满足以下4个条件中一个条件时，下一时刻第4个线程的令牌获得信号有效(token_d[2]＝1)，即第4个线程获得令牌，可以执行该线程对应的任务：
[0068]
(1)token[1]＝1，req[3]＝1，req[2]＝0；(2)token[3]＝1，req[0]＝0，req[1]＝0，req[2]＝0；(3)token[3]＝0，req[3]＝1，req[1]＝0，req[2]＝0；(4)token[2]＝1，req[3]＝1。
[0069]
表1 4线程轮询的译码真值表
[0070][0071]
参考图2，第二方面，本发明一实施例还提供了一种基于真值表译码的同时多线程轮询装置，该装置包括：
[0072]
信号获取模块100，用于获取当前时刻多个线程的请求信号和多个线程的令牌获得信号；
[0073]
令牌确定模块200，与信号获取模块连接，用于根据当前时刻多个线程的请求信号和多个线程的令牌获得信号，利用真值表译码方式，确定下一时刻多个线程的令牌获得信号。
[0074]
本发明一实施例所提供的一种基于真值表译码的同时多线程轮询装置，能够实现上述任一实施例所述的基于真值表译码的同时多线程轮询方法的所有流程，装置中的各个模块的作用以及实现的技术效果分别与上述实施例所述的基于真值表译码的同时多线程轮询方法的作用以及实现的技术效果对应相同，这里不再赘述。
[0075]
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。此外，本文中“前”、“后”、“左”、“右”、“上”、“下”均以附图中表示的放置状态为参照。
[0076]
最后应说明的是：以上实施例仅用于说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

技术特征：
1.一种基于真值表译码的同时多线程轮询方法，其特征在于，包括：获取当前时刻多个线程的请求信号和多个线程的令牌获得信号；根据当前时刻多个线程的请求信号和多个线程的令牌获得信号，利用真值表译码方式，确定下一时刻多个线程的令牌获得信号。2.根据权利要求1所述的基于真值表译码的同时多线程轮询方法，其特征在于，设定线程的数量为n，根据当前时刻多个线程的请求信号和多个线程的令牌获得信号，利用真值表译码方式，确定下一时刻多个线程的令牌获得信号，包括：若第n个线程的令牌获得信号有效，第n+1个至第n个线程的请求信号无效，第1个线程的请求信号有效，n为2,3,...,n-1中的一个；或者，当前时刻第1个线程的令牌获得信号有效，第2个至第n个线程的请求信号无效；或者，当前时刻第1个线程的请求信号有效，第3个至第n个线程的请求信号无效，第1个线程的令牌获得信号无效；或者，当前时刻第n个线程的令牌获得信号有效，第1个线程的请求信号有效；则下一时刻第1个线程的令牌获得信号有效。3.根据权利要求2所述的基于真值表译码的同时多线程轮询方法，其特征在于，根据当前时刻多个线程的请求信号和多个线程的令牌获得信号，利用真值表译码方式，确定下一时刻多个线程的令牌获得信号，还包括：若当前时刻第m个线程的令牌获得信号有效，第m+1个至第n个线程的请求信号无效，第1个至第i-1个线程的请求信号无效，第i个线程的请求信号有效，m为i+1,i+2,...,n-1中的一个；或者，当前时刻第m个线程的令牌获得信号有效，第m+1个至第i-1个线程的请求信号无效，第i个线程的请求信号有效，m为1,2,
…
,i-2中的一个；或者，当前时刻第i个线程的令牌获得信号有效，第1个至第i-1个线程的请求信号无效，第i+1个至第n个线程的请求信号无效；或者，当前时刻第i个线程的请求信号有效，第1个至第i-1个线程的请求信号无效，第i+2个至第n个线程的请求信号无效，第i个线程的令牌获得信号无效；或者，第i-1个线程的令牌获得信号有效，第i个线程的请求信号有效；则下一时刻第i个线程的令牌获得信号有效，i＝2,3,...,n-1。4.根据权利要求3所述的基于真值表译码的同时多线程轮询方法，其特征在于，根据当前时刻多个线程的请求信号和多个线程的令牌获得信号，利用真值表译码方式，确定下一时刻多个线程的令牌获得信号，还包括：若当前时刻第n个线程的令牌获得信号有效，第n+1个至第n-1个线程的请求信号无效，第n个线程的请求信号有效，n为1,2,...,n-2中的一个；或者，当前时刻第n个线程的令牌获得信号有效，第1个至第n-1个线程的请求信号无效；或者，当前时刻第n个线程的请求信号有效，第2个至第n-1个线程的请求信号无效，第n个线程的令牌获得信号无效；或者，当前时刻第n-1个线程的令牌获得信号有效，第n个线程的请求信号有效；则下一时刻第n个线程的令牌获得信号有效。5.一种基于真值表译码的同时多线程轮询装置，其特征在于，包括：信号获取模块，用于获取当前时刻多个线程的请求信号和多个线程的令牌获得信号；令牌确定模块，与所述信号获取模块连接，用于根据当前时刻多个线程的请求信号和多个线程的令牌获得信号，利用真值表译码方式，确定下一时刻多个线程的令牌获得信号。6.根据权利要求5所述的基于真值表译码的同时多线程轮询装置，其特征在于，设定线
程的数量为n，根据当前时刻多个线程的请求信号和多个线程的令牌获得信号，利用真值表译码方式，确定下一时刻多个线程的令牌获得信号，包括：若第n个线程的令牌获得信号有效，第n+1个至第n个线程的请求信号无效，第1个线程的请求信号有效，n为2,3,...,n-1中的一个；或者，当前时刻第1个线程的令牌获得信号有效，第2个至第n个线程的请求信号无效；或者，当前时刻第1个线程的请求信号有效，第3个至第n个线程的请求信号无效，第1个线程的令牌获得信号无效；或者，当前时刻第n个线程的令牌获得信号有效，第1个线程的请求信号有效；则下一时刻第1个线程的令牌获得信号有效。7.根据权利要求6所述的基于真值表译码的同时多线程轮询装置，其特征在于，根据当前时刻多个线程的请求信号和多个线程的令牌获得信号，利用真值表译码方式，确定下一时刻多个线程的令牌获得信号，还包括：若当前时刻第m个线程的令牌获得信号有效，第m+1个至第n个线程的请求信号无效，第1个至第i-1个线程的请求信号无效，第i个线程的请求信号有效，m为i+1,i+2,...,n-1中的一个；或者，当前时刻第m个线程的令牌获得信号有效，第m+1个至第i-1个线程的请求信号无效，第i个线程的请求信号有效，m为1,2,
…
,i-2中的一个；或者，当前时刻第i个线程的令牌获得信号有效，第1个至第i-1个线程的请求信号无效，第i+1个至第n个线程的请求信号无效；或者，当前时刻第i个线程的请求信号有效，第1个至第i-1个线程的请求信号无效，第i+2个至第n个线程的请求信号无效，第i个线程的令牌获得信号无效；或者，第i-1个线程的令牌获得信号有效，第i个线程的请求信号有效；则下一时刻第i个线程的令牌获得信号有效，i＝2,3,...,n-1。8.根据权利要求7所述的基于真值表译码的同时多线程轮询装置，其特征在于，根据当前时刻多个线程的请求信号和多个线程的令牌获得信号，利用真值表译码方式，确定下一时刻多个线程的令牌获得信号，还包括：若当前时刻第n个线程的令牌获得信号有效，第n+1个至第n-1个线程的请求信号无效，第n个线程的请求信号有效，n为1,2,...,n-2中的一个；或者，当前时刻第n个线程的令牌获得信号有效，第1个至第n-1个线程的请求信号无效；或者，当前时刻第n个线程的请求信号有效，第2个至第n-1个线程的请求信号无效，第n个线程的令牌获得信号无效；或者，当前时刻第n-1个线程的令牌获得信号有效，第n个线程的请求信号有效；则下一时刻第n个线程的令牌获得信号有效。

技术总结
本发明公开了一种基于真值表译码的同时多线程轮询方法及装置，该方法包括：获取当前时刻多个线程的请求信号和多个线程的令牌获得信号；根据当前时刻多个线程的请求信号和多个线程的令牌获得信号，利用真值表译码方式，确定下一时刻多个线程的令牌获得信号。本发明的基于真值表译码的同时多线程轮询方法及装置的处理过程简单，处理量少，可实现多线程的高效并发处理，能够显著降低对应电路的设计复杂性，降低电路结构面积和功耗的开销，提高处理器硬件资源的利用率。理器硬件资源的利用率。理器硬件资源的利用率。


技术研发人员：温家辉 赵杨 王会权 张光达
受保护的技术使用者：中国人民解放军军事科学院国防科技创新研究院
技术研发日：2023.06.06
技术公布日：2023/10/15