像素电路及其控制方法、像素电路结构以及图像传感器与流程

1.本发明涉及图像传感器领域，特别是涉及一种像素电路及其控制方法、像素电路结构以及包含该像素电路结构的cmos图像传感器。


背景技术：

2.随着智能化时代的日新月异，摄像头对于消费者来说已经是耳熟能详的名词，而拍照性能的高低与cmos图像传感器(cis)芯片具有直接的关系。其中，飞行时间传感器time-of-flight(tof)，顾名思义，是一种利用光飞行时间的技术，tof向场景中发射近红外光，利用光的飞行时间信息，能够捕获目标物体的三维(3d)距离信息，获得3d图像；广泛应用在行为分析、监控、汽车自动驾驶、人工智能、机器视觉感知和图像3d增强等领域。
3.飞行时间传感器可以采用直接的方法(dtof)获得光的旅行时间，也可以采用间接的方法(itof)获得光的旅行时间，dtof会在单帧测量时间内发射和接收n次光信号，然后对记录的n次飞行时间做直方图统计，其中出现频率最高的飞行时间t用来计算待测物体的深度，dtof的原理看起来虽然很简单，但是实际能达到较高的精度很困难；itof是向场景中发射存储后的红外光信号，再由传感器接收场景中待测物体反射回来的光信号，根据曝光(积分)时间内的累计电荷计算发射信号和接收信号之间的相位差，从而获取目标物体的深度。然而，现有的图像传感器在信号传输过程中难以实现产生的电荷的有效输出。


技术实现要素：

4.有鉴于此，本发明提供一种像素电路及其控制方法、像素电路结构以及包含该像素电路结构的cmos图像传感器。
5.本发明提供了一种像素电路，包括：
6.光电转换元件，配置为接收光信号以产生电荷；
7.电荷存储转移电路，电荷存储转移电路的输入端与光电转换元件连接，其中，电荷存储转移电路配置为根据电荷转移信号对电荷进行存储以生成积分电荷信号，并根据控制选择信号将积分电荷信号输出；
8.读出电路，与电荷存储转移电路的输出端相连接，配置为根据积分电荷信号输出电信号；
9.其中，电荷存储转移电路包括电荷转移晶体管、电荷传输晶体管以及位于二者之间的电荷储存单元，电荷存储单元上设置有控制栅，控制栅接入可变电压，以在积分电荷信号输出过程中，在电荷转移晶体管与电荷存储单元之间形成电荷转移驱动电势，且至少在电荷存储单元与电荷传输晶体管之间形成信号输出驱动电势以输出积分电荷信号。
10.本发明还提供了一种上述像素电路的控制方法，在积分电荷信号传输过程中：当在控制栅上施加可变电压时，控制可变电压，以基于可变电压在电荷转移晶体管与电荷存储单元之间形成电荷转移驱动电势，并基于可变电压在电荷存储单元与电荷传输晶体管之间形成信号输出驱动电势以输出积分电荷信号。
11.本发明还提供了一种适用于上述像素电路的或者适用于上述像素电路的控制方法的像素电路结构，包括：
12.半导体衬底，具有相对的第一面和第二面；
13.光电转换区，自第一面延伸至半导体衬底中，以形成光电转换元件；
14.电荷转移晶体管栅极及电荷传输晶体管栅极，均位于第一面，电荷转移晶体管栅极布置在光电转换区外围且与电荷传输晶体管栅极之间具有间距；
15.电荷存储单元，自第一面延伸至半导体衬底中，且对应位于电荷转移晶体管栅极和电荷传输晶体管栅极之间，并同时形成电荷转移晶体管及电荷传输晶体管；其中，电荷存储单元至少延伸至电荷转移晶体管栅极正下方；
16.控制栅，位于电荷存储单元表面，且布置在电荷转移晶体管栅极及电荷传输晶体管栅极之间，并与二者具有间距。
17.本发明还提供了一种包含上述像素电路结构的cmos图像传感器。
18.与现有技术相比，本发明至少具有如下突出的优点之一：
19.本发明根据实际应用的需求，在积分电荷信号输出过程中，形成从电荷转移晶体管到电荷存储单元再到电荷传输晶体管的电荷流通路径，减少电荷传输过程中电荷的残留，例如，可以通过使电荷存储单元上的控制栅分时段接入不同电压实现，有效的改善像素电路中的电子传输效率。
附图说明
20.为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
21.图1为本发明提供的实施例中一种像素电路的结构示意图；
22.图2为本发明提供的实施例中一种像素电路的局部俯视图；
23.图3为本发明提供的实施例中一种像素电路的具体结构示意图；
24.图4为本发明提供的实施例中另一种像素电路的结构示意图；
25.图5为本发明提供的实施例中又一种像素电路的结构示意图；
26.图6为本发明提供的实施例中另一种像素电路的具体结构示意图；
27.图7为控制图6所示像素电路具体结构的一种时序信号图；
28.图8为本发明提供的实施例中一种像素电路的控制方法流程图；
29.图9为图2所示像素电路沿a-a’的局部剖面示意图。
具体实施方式
30.为使本发明的上述目的、特征和优点能够更为明显易懂，下面将结合附图和实施例对本发明做进一步说明。
31.需要说明的是，在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
32.图1为本发明提供的实施例中一种像素电路的结构示意图，如图1所示，像素电路
包括：光电转换元件11，配置为接收光信号以产生电荷，其中，光电转换元件11可以为设置于衬底内的光电二极管，其用以响应入射在光电二极管上的光线而累积电荷；电荷存储转移电路12，电荷存储转移电路12的输入端与光电转换元件11连接，其中，电荷存储转移电路12配置为根据电荷转移信号对电荷进行存储以生成积分电荷信号，并根据控制选择信号将积分电荷信号输出；读出电路14，与电荷存储转移电路12的输出端相连接，读出电路14配置为根据积分电荷信号输出电信号。在一种实施方式中，光电二极管的阳极接地，电荷存储转移电路12的输入端连接至光电二极管的阴极。
33.进一步的，结合参考图1、2，图2为本发明提供的实施例中一种像素电路版图的局部俯视图。电荷存储转移电路12包括电荷转移晶体管pg、电荷传输晶体管tx以及位于二者之间的电荷储存单元sn，其中，电荷存储单元sn上设置有控制栅sg。在一种实施方式中，控制栅sg接入可变电压，以在积分电荷信号输出过程中，基于可变电压在电荷转移晶体管pg与电荷存储单元sn之间形成电荷转移驱动电势，并基于可变电压至少在电荷传输晶体管tx与电荷储存单元sn之间形成信号输出驱动电势以输出积分电荷信号。
34.可以理解的，基于可变电压形成电荷转移驱动电势指的是调节位于电荷存储单元sn上的控制栅sg的电压，使得电荷存储单元sn的存储单元电势与电荷转移晶体管pg的沟道电势之间具有电势差，并形成电荷的转移方向，而基于可变电压形成信号输出驱动电势以输出积分电荷信号指的是调节位于电荷存储单元sn上的控制栅sg的电压，使得电荷存储单元sn的存储单元电势与电荷传输晶体管tx的沟道电势之间具有电势差，并形成信号输出驱动电势将积分电荷信号输出。
35.为更好的理解本发明，以图3所示的一种像素电路的具体结构示意图作为示例来描述，并结合参考图1、2。具体的，电荷传输晶体管tx的栅极端连接至控制选择信号控制线，以作为控制选择信号输入端；电荷转移晶体管pg的栅极端连接至电荷转移信号控制线，以作为电荷转移信号的输入端；控制栅sg连接至电压控制线，以作为控制栅电压输入端，例如上述可变电压输入端。
36.具体的，电荷转移晶体管pg的源极端连接至光电转换元件pd的输出端，电荷传输晶体管tx的漏极端作为电荷存储转移电路12的积分电荷信号输出端，电荷转移晶体管pg的漏极端与电荷传输晶体管tx的源极端连接至电荷存储单元sn。
37.具体的，读出电路14包括复位晶体管rst、源跟随晶体管sf；其中，复位晶体管rst的源极以及源跟随晶体管sf的栅极共同耦接至电荷存储转移电路12的输出端，以作为读出电路14的输入端；复位晶体管rst的栅极连接至复位信号控制线，以作为复位控制信号的输入端；复位晶体管rst的漏极连接至第一电源，源跟随晶体管sf的漏极连接至第二电源，可选的，第一电源及第二电源可以如图3所示为相同电源vdd，也可以为不同的电源，在此不作限定。
38.进一步可选的，源跟随晶体管sf的源极与像素选择晶体管rs的漏极连接，像素选择晶体管rs的栅极连接至像素选择信号控制线，像素选择晶体管rs的源极连接至读出电路14的输出端；或者，源跟随晶体管sf的源极作为读出电路14的输出端；上述两种读出方式，像素电路均基于读出电路14的输出端输出电信号。
39.通过调节电荷存储单元sn上控制栅sg的电压，积分电荷信号输出阶段中电荷存储单元sn的存储单元电势相较于积分电荷生成阶段中电荷存储单元sn的存储单元电势下降
了，但积分电荷信号输出阶段中的电荷存储单元sn的存储单元电势依旧大于电荷转移晶体管pg的沟道电势，进而形成电荷的转移驱动电势，使得电荷存储单元sn中的积分电荷自电荷转移晶体管pg向电荷传输晶体管tx的方向移动，可以驱使电荷存储单元sn控制栅与电荷转移晶体管pg栅极之间的区域对应的电荷存储单元sn中的电子朝向电荷传输晶体管tx的方向移动，从而可以改善电子传输残留，使得在电荷存储单元sn中的积分电荷不会向电荷转移晶体管pg的方向回流；同时，电荷传输晶体管tx开启后，电荷存储单元sn的存储单元电势小于电荷传输晶体管tx的沟道电势，形成信号输出驱动电势使积分电荷从电荷传输晶体管tx输出。
40.因此，在本发明实施例中，通过在积分电荷信号输出过程中，形成从电荷转移晶体管pg到电荷存储单元sn再到电荷传输晶体管tx的电荷流通路径，减少电荷传输过程中电荷的残留，从而有效地改善光电转换元件中的电子传输效率。
41.在一些实施例中，如图3和4所示，图4为本发明提供的实施例中另一种像素电路的结构示意图。像素电路还包括抗电荷串扰晶体管15，抗电荷串扰晶体管15一端与光电转换元件11的输出端以及电荷存储转移电路12的输入端连接，另一端连接控制电源，如vdd，配置为至少根据抗电荷串扰控制信号清除光电转换元件11中的电荷，可以提高图像信号的获取精度。
42.在一些实施例中，本发明所提供的像素电路可用于飞行时间传感器中，其中，光信号为调制光波，光电转换元件用以响应入射在光电二极管上的调制光波而累积电荷。具体的，调制光波由可调制光源接收电荷转移信号后发送并经目标物体反射至光电二极管，且可调制光源将接收到的电荷转移信号反馈至像素阵列；电荷存储转移电路根据电荷转移信号对光电转换元件基于调制光波产生电荷并进行调制存储以生成积分电荷信号；像素电路基于读出电路输出的电信号以获取飞行时间。像素电路包括至少两个并联连接的电荷存储转移电路，以用于生成对应调制光波不同相位的不同积分电荷信号，并对应输出不同的电信号，以基于不同的电信号获取飞行时间。
43.以可调制光源发出正弦连续光波为例，像素电路需要采集正弦连续光波的四个相位信号：0度、90度、180度和270度，进而推算出时间信息。其中，图5为本发明提供的实施例中又一种像素电路的结构示意图。如图5所示，像素电路包括第一电荷存储转移电路131、第二电荷存储转移电路132、第三电荷存储转移电路133及第四电荷存储转移电路134，分别用于生成对应调制光波四个相位的四个积分电荷信号，且四个相位中相邻两个相位的相位差为90度。
44.具体的，图6为本发明提供的实施例中另一种像素电路的具体结构示意图。如图6所示，第一电荷存储转移电路131，与光电转换元件11连接，配置为根据第一电荷调制信号调制调制光波的第一相位对应的电荷，以生成第一积分电荷信号，并根据第一控制选择信号将第一积分电荷信号输出；
45.第二电荷存储转移电路132，与光电转换元件11连接，配置为根据第二电荷调制信号调制调制光波的第二相位对应的电荷，以生成第二积分电荷信号，并根据第二控制选择信号将第二积分电荷信号输出；
46.第三电荷存储转移电路133，与光电转换元件11连接，配置为根据第三电荷调制信号调制调制光波的第三相位对应的电荷，以生成第三积分电荷信号，并根据第三控制选择
信号将第三积分电荷信号输出；
47.第四电荷存储转移电路134，与光电转换元件11连接，配置为根据第四电荷调制信号调制调制光波的第四相位对应的电荷，以生成第四积分电荷信号，并根据第四控制选择信号将第四积分电荷信号输出。
48.在一些实施例中，至少两个并联连接的电荷存储转移电路共享一个所述读出电路。继续参考图6，第一电荷存储转移电路131、第二电荷存储转移电路132、第三电荷存储转移电路133及第四电荷存储转移电路134共享一个读出电路14。即读出电路14，与第一电荷存储转移电路131的输出端、第二电荷存储转移电路132的输出端、第三电荷存储转移电路133的输出端以及第四电荷存储转移电路134的输出端连接，配置为根据第一积分电荷信号输出第一光电信号，以得到第一计算信号，根据第二积分电荷信号输出第二光电信号，以得到第二计算信号，并根据第三积分电荷信号输出第三光电信号，以得到第三计算信号，根据第四积分电荷信号输出第四光电信号，以得到第四计算信号；
49.其中，基于每个像素单元对应的第一计算信号、第二计算信号、第三计算信号及第四计算信号获取飞行时间。
50.当然，可以理解的，第一电荷存储转移电路131、第二电荷存储转移电路132、第三电荷存储转移电路133及第四电荷存储转移电路134也可以两两共享一个读出电路14，或者分别对应一个读出电路14，在此不做限定。
51.在图6所示的实施例中，四个电荷存储转移电路12还共享一个抗电荷串扰晶体管15，在其他实施例中，四个电荷存储转移电路12也可以分别对应一个抗电荷串扰晶体管15，可根据实际需求来设置，在此不做限定。
52.基于上述实施例中提出的像素电路，本发明实施例还提出一种基于该像素电路的控制方法，该控制方法至少包括步骤20：
53.在积分电荷信号传输过程中：当在控制栅上施加所述可变电压时，控制可变电压，以基于可变电压在电荷转移晶体管与电荷存储单元之间形成电荷转移驱动电势，并基于可变电压至少在电荷存储单元与电荷传输晶体管之间形成信号输出驱动电势。
54.进一步的，积分电荷信号输出过程包括第一输出阶段和位于其后的第二输出阶段，其中，在第一输出阶段，电荷存储单元sn基于可变电压形成第一存储单元电势φ1，电荷转移晶体管pg具有第一沟道电势φ2，且第一存储单元电势φ1大于第一沟道电势φ2以形成电荷转移驱动电势，即电荷从电势低的电荷转移晶体管pg向电势高的电荷存储单元sn的方向移动；在第二输出阶段，电荷存储单元sn基于可变电压形成第二存储单元电势φ3，电荷传输晶体管tx具有第二沟道电势φ4，且第二沟道电势φ4大于第二存储单元电势φ3以形成所述信号输出驱动电势。
55.具体可选的，形成电荷转移驱动电势和信号输出驱动电势的方法有：在第一输出阶段，通过对控制栅sg施加第一电压以形成电荷存储单元sn的第一存储单元电势φ1，通过对电荷转移晶体管tx的栅极施加第二电压以形成电荷转移晶体管的第一沟道电势φ2；在第二输出阶段，通过对控制栅sg施加第三电压以形成电荷存储单元sn的第二存储单元电势φ3，通过对电荷传输晶体管tx的栅极施加第四电压以形成电荷传输晶体管tx的第二沟道电势φ4。
56.在本发明实施例中，积分电荷信号输出过程包括两个输出阶段，可以理解的，在第
一输出阶段中，相比于积分电荷生成阶段，由于控制栅sg上的电压拉低，电荷存储单元sn的存储单元电势也降低了，但电荷存储单元sn的存储单元电势依旧大于电荷转移晶体管pg的沟道电势，使得位于电荷存储单元sn中且靠近电荷转移晶体管pg一侧的边缘区域内的电荷也能够顺着电荷流通路径输出，不会由于电势过低向电荷转移晶体管pg的方向回流而导致电荷残留；而位于其后的第二输出阶段，控制栅sg上的电压进一步拉低，电荷存储单元sn的存储单元电势也进一步降低，此时，电荷传输晶体管tx开启，对应的，电荷传输晶体管tx的沟道电势拉高，位于电荷存储单元sn中的积分电荷向着电势更高的电荷传输晶体管tx流通，从而被最终输出；即本发明通过形成从电荷转移晶体管pg到电荷存储单元sn再到电荷传输晶体管tx的电荷流通路径，减少电荷传输过程中电荷的残留，有效的改善光电转换元件中的电子传输效率。
57.在一些实施例中，积分电荷信号输出还包括位于第一输出阶段和第二输出阶段之间的中间输出阶段，在中间输出阶段，电荷存储单元sn基于可变电压形成中间转移存储单元电势φ5，以使得电荷存储单元sn与电荷转移晶体管pg之间具有第一电势差，电荷传输晶体管tx与电荷存储单元sn之间具有第二电势差，且第二电势差大于第一电势差。即电荷存储单元的存储单元电势与电荷转移晶体管的沟道电势的差值要小于电荷存储单元的存储单元电势与电荷传输晶体管的沟道电势的差值。其中，中间转移存储单元电势φ5小于或等于第一存储单元电势φ1，且大于第二存储单元电势φ3。
58.具体的，可通过在中间输出阶段，对控制栅sg施加第五电压，对电荷转移晶体管pg的栅极施加第六电压，对电荷传输晶体tx的栅极施加第七电压，以形成第一电势差及第二电势差。
59.电势差越大，通过导体横截面的电荷量越多，则在本发明实施例中，从电荷存储单元到电荷传输晶体管的电荷驱动力大于从电荷转移晶体管到电荷存储单元的电荷驱动力，电荷更不容易残留，尽可能使得积分电荷能够输出至读出电路。
60.可选的，在中间输出阶段，电荷存储单元sn依次形成多个位于第一存储单元电势φ1及第二存储单元电势φ3之间的调制电势，且多个调制电势递减；其中，中间转移存储单元电势φ5时序上位于多个递减的调制电势之间且数值上位于最大的调制电势和最小的调制电势之间。可以理解的，中间转移存储单元电势φ5位于多个调制电势之间，并且一同形成多个电势递减的趋势。
61.在本发明实施例中，在中间输出阶段，控制栅sg依次接入多个调制电压，且多个调制电压值递减，使得电荷传输呈现阶梯式的流通路径，改善电子的传输效率。
62.可选的，中间传输阶段的时间为t1，第二传输阶段的时间为t2，其中，t1小于t2。例如，中间传输阶段的时间为50ns，第二传输阶段的时间为150ns。由于位于电荷存储单元sn中且靠近电荷转移晶体管pg一侧边缘的电荷量较少，因此对应的中间传输阶段的时间可以相应减短，待电荷存储单元sn靠近电荷转移晶体管pg一侧无电荷残留，即可进一步将电荷存储单元sn的存储单元电势拉低，使积分电荷从电荷传输晶体管tx输出。
63.需要说明的，不同的传输阶段的时间可根据像素电路的需求来设定，在此不做限定。
64.如图7所示，图7为控制图6所示像素电路具体结构的一种时序信号图。在积分电荷信号传输过程中，向控制栅依次输入第一控制电压和第二控制电压，第一控制电压大于第
二控制电压，可选的，第一控制电压为0v，第二控制电压为-1v。
65.其中，输入第一控制电压的过程又分为第一控制阶段
①
和第二控制阶段
②
，向控制栅输入第二控制电压的过程又分为第三控制阶段
③
和第四控制阶段
④
。
66.其中，在第一控制阶段
①
，输入第三控制电压至电荷传输晶体管的栅极端，以关断电荷传输晶体管并形成电荷驱动电势；在第二控制阶段
②
，输入第四控制电压至电荷传输晶体管的栅极端，第四控制电压大于第一控制电压，以开启电荷传输晶体管；在第三控制阶段
③
，保持输入第四控制电压至电荷传输晶体管的栅极端，向控制栅输入低于第一控制电压的第二控制电压并形成信号输出驱动电势；在第四控制阶段
④
，输入第三控制电压至电荷传输晶体管的栅极端，第三控制电压小于第四控制电压，以再次关断电荷传输晶体管。其中，第四控制电压＞第一控制电压＞第二控制电压≥第三控制电压；可选的，第一控制电压为0v，第二控制电压为-1v，第三控制电压为-1v，第四控制电压为2.8v；可选的，第一控制电压为0v，第二控制电压为-1v，第三控制电压为-1v，第四控制电压为3.3v，。
67.本发明实施例具体描述了在积分电荷传输过程中，电荷存储单元sn与电荷传输晶体管tx之间的电压大小关系以及对应的时序，以便于更充分的理解如何控制电荷的转移趋势。
68.可以理解的，在积分电荷传输的过程中，电荷转移晶体管pg处于关断状态，可选为施加-1v电压至电荷转移晶体管pg的栅极端。
69.具体的，在第一控制阶段
①
，控制栅sg为0v，电荷传输晶体管tx的栅极端为-1v，此时，电荷传输晶体管tx尚未开启，而控制栅sg与电荷转移晶体管pg之间依旧存在电势差，形成电荷转移驱动电势，尽可能使电荷转移晶体管pg处无残留电荷；在第二控制阶段
②
，控制栅sg保持为0v，电荷传输晶体管tx的栅极端为2.8v，此时，由于电荷传输晶体管tx的沟道电势要大于电荷存储单元sn的电势，存储在电荷存储单元sn内的积分电荷向电荷传输晶体管tx的方向转移；在第三控制阶段
③
，控制栅sg为-1v，电荷传输晶体管tx的栅极端保持2.8v，在本阶段，控制栅sg处电势较低，使得电荷存储单元sn处的电势与电荷传输晶体管tx的沟道电势之间的差值进一步拉大，使通过半导体横截面的电荷增加，加快电子的传输效率；在第四控制阶段
④
，控制栅sg保持为-1v，电荷传输晶体管tx的栅极端为-1v，积分电荷传输完成，电荷传输晶体管tx关断，积分电荷输出阶段基本完毕。
70.在一些实施例中，如图8所示，图8为本发明提供的实施例中一种像素电路的控制方法流程图。在步骤20之前还包括步骤10：积分电荷信号生成的过程，步骤10包括步骤101和步骤102。步骤101：调制生成阶段，控制电荷转移晶体管交替进行开启状态及关闭至第一调制电压状态；步骤102：调制晶体管控制阶段，控制电荷转移晶体管关闭至第二调制电压状态；且第二调制电压低于第一调制电压。可选的，第一调制电压为0v，第二调制电压为-1v。在积分电荷生成过程中，电荷转移晶体管pg的栅极上交替施加电压1.2v到0v或者交替施加电压1.5v到0v，使得电荷转移晶体管pg交替进行开启与关闭，加快的积分电荷生成速度，而在后续积分电荷传输阶段，电荷转移晶体管pg的栅极上施加-1v的电压，使得电荷转移晶体管pg完全关闭。
71.在一些实施例中，继续参考图8，步骤10之前还包括步骤00：电荷复位阶段；步骤00包括步骤001和步骤002。
72.步骤001：传输晶体管在第一时刻由第一传输复位电压降低至第二传输复位电压；
73.步骤002：控制栅在第二时刻由第一复位控制电压升高至第二复位控制电压；
74.其中，第二时刻位于第一时刻之后。进一步减少像素电路中电荷的残留。
75.在一些实施例中，当像素电路存在抗电荷串扰晶体管时，在步骤002阶段，抗电荷串扰晶体管在第二时刻由第一抗串扰控制电压降低至第二抗串扰控制电压，减少光电转换元件和电荷存储单元中的电荷残留。
76.在一些实施例中，在积分电荷信号生成的过程中，复位晶体管始终处于开启状态，进而减少光电转换元件到浮动扩散点的电荷串扰。
77.图9为图2所示像素电路沿a-a’的局部剖面示意图。为了便于说明，仅示出了与本发明实施例相关的部分，详述如下：
78.像素电路结构100包括：半导体衬底101，半导体衬底101具有相对的第一面x和第二面y；光电转换区102，自第一面x延伸至半导体衬底101中，以形成光电转换元件110；电荷转移晶体管栅极121及电荷传输晶体管栅极124，均位于第一面x，电荷转移晶体管栅极121布置在光电转换区110外围且与电荷传输晶体管栅极124之间具有间距。
79.需要解释的，电荷转移晶体管栅极121布置在光电转换区110外围指的是电荷转移晶体管栅极121位于光电转换区110的边缘，且与光电转换区110有交叠。
80.像素电路结构100还包括电荷存储单元123，电荷存储单元123自第一面x延伸至半导体衬底中，且对应位于电荷转移晶体管栅极121和传输晶体管栅极124之间，并同时形成电荷转移晶体管pg及电荷传输晶体管tx；其中，电荷存储单元123至少延伸至电荷转移晶体管栅极121正下方。
81.像素电路结构100还包括控制栅122，控制栅122位于电荷存储单元123表面，且布置在电荷转移晶体管栅极121及传输晶体管栅极124之间，并与二者具有间距。
82.当然，像素电路结构100还可以包括如图9所示的浮动扩散区130。
83.可选的，电荷存储单元延伸至电荷转移晶体管栅极正下方的距离介于100-300nm之间，例如，可以是120nm、150nm、180nm；可以理解的，电荷存储单元延伸至电荷转移晶体管栅极正下方的距离指的是电荷存储单元延伸至电荷转移晶体管栅极正下方的最大距离。
84.本发明具体描述了一种像素电路结构的实施例，电荷存储单元123至少延伸至电荷转移晶体管栅极121正下方即电荷存储单元123与电荷转移晶体管栅极121至少部分交叠，在电荷转移晶体管栅极121上施加1.2v或者1.5v电压时，与电荷转移晶体管栅极121交叠的电荷存储单元123边缘区域电势较高，有利于光电转换元件11中的电荷传输至电荷存储单元中。而这也使得在电荷转移晶体管栅极121上施加-1v电压时，部分电荷会残留在电荷转移晶体管的栅极与电荷存储单元的控制栅之间所对应的电荷存储单元区域中，进而，通过在电荷存储单元123表面以及电荷转移晶体管栅极121及电荷传输晶体管栅极124之间设置可调控输入电压的控制栅，通过在控制栅上施加电压，使电荷传输路径的势垒降低，上述电荷存储单元123边缘区域中残留电荷也能从电荷传输晶体管输出，改善了电荷传输效率。
85.本发明实施例还提供一种cmos图像传感器，包含上述任一实施例中描述的一种像素电路。
86.以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在
不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

技术特征：
1.一种像素电路，其特征在于，所述像素电路包括：光电转换元件，配置为接收光信号以产生电荷；电荷存储转移电路，所述电荷存储转移电路的输入端与所述光电转换元件连接，所述电荷存储转移电路配置为根据电荷转移信号对所述电荷进行存储以生成积分电荷信号，并根据控制选择信号将所述积分电荷信号输出；读出电路，与所述电荷存储转移电路的输出端相连接，所述读出电路配置为根据所述积分电荷信号输出电信号；其中，所述电荷存储转移电路包括电荷转移晶体管、电荷传输晶体管以及位于二者之间的电荷存储单元，且所述电荷存储单元上设置有控制栅，在所述积分电荷信号输出过程中，在所述电荷转移晶体管与所述电荷存储单元之间形成电荷转移驱动电势，且至少在所述电荷存储单元与所述电荷传输晶体管之间形成信号输出驱动电势以输出所述积分电荷信号。2.如权利要求1所述的像素电路，其特征在于，所述控制栅接入可变电压，以基于所述可变电压在所述电荷转移晶体管与所述电荷存储单元之间形成所述电荷转移驱动电势，并基于所述可变电压至少在所述电荷存储单元与所述电荷传输晶体管之间形成所述信号输出驱动电势。3.如权利要求1所述的像素电路，其特征在于，所述电荷转移晶体管的栅极端连接至电荷转移信号控制线，以作为所述电荷转移信号的输入端；所述电荷传输晶体管的栅极端连接至控制选择信号控制线，以作为所述控制选择信号输入端；所述控制栅连接至电压控制线，以作为控制栅电压输入端。4.如权利要求1所述的像素电路，其特征在于，所述像素电路还包括抗电荷串扰晶体管，所述抗电荷串扰晶体管的第一端耦接在所述光电转换元件的输出端以及所述电荷存储转移电路的输入端之间，另一端耦接至控制电源，配置为至少根据抗电荷串扰控制信号清除所述光电转换元件中的残留电荷。5.如权利要求1所述的像素电路，其特征在于，所述读出电路至少包括复位晶体管、源跟随晶体管，其中：所述复位晶体管的源极以及所述源跟随晶体管的栅极共同耦接至所述电荷存储转移电路的输出端，并作为所述读出电路的输入端；所述复位晶体管的栅极连接至复位信号控制线，以作为复位控制信号的输入端；所述复位晶体管的漏极连接至第一电源；所述源跟随晶体管的漏极连接至第二电源，所述第一电源及所述第二电源为相同或不同的电源；所述源跟随晶体管的源极与像素选择晶体管的漏极连接，所述像素选择晶体管的栅极连接至像素选择信号控制线，所述像素选择晶体管的源极作为所述读出电路输出端；或者，所述源跟随晶体管的源极作为所述读出电路输出端；以基于所述读出电路的输出端输出所述电信号。6.如权利要求1-5中任意一项所述的像素电路，其特征在于，所述光信号为调制光波；所述电荷存储转移电路根据所述电荷转移信号对所述光电转换元件基于所述调制光
波产生电荷进行调制存储以生成所述积分电荷信号；且基于所述读出电路输出的所述电信号获取飞行时间；其中，所述像素电路包括至少两个并联连接的所述电荷存储转移电路，以分别用于生成对应所述调制光波不同相位的不同的所述积分电荷信号，并对应输出不同的所述电信号，以基于不同的所述电信号获取所述飞行时间。7.如权利要求6所述的像素电路，其特征在于，其中，至少两个并联连接的所述电荷存储转移电路包括第一电荷存储转移电路、第二电荷存储转移电路、第三电荷存储转移电路及第四电荷存储转移电路，分别用于生成对应所述调制光波四个相位的四个所述积分电荷信号，且四个相位中相邻两个相位的相位差为90度。8.如权利要求6所述的像素电路，其特征在于，至少两个并联连接的所述电荷存储转移电路共享一个所述读出电路。9.一种如权利要求1-8中任意一项所述的像素电路的控制方法，其特征在于，在所述积分电荷信号传输过程中：当在所述控制栅上施加所述可变电压时，控制所述可变电压，以基于所述可变电压在所述电荷转移晶体管与所述电荷存储单元之间形成所述电荷转移驱动电势，并基于所述可变电压至少在所述电荷存储单元与所述电荷传输晶体管之间形成所述信号输出驱动电势。10.如权利要求9所述的控制方法，其特征在于，所述积分电荷信号输出包括第一输出阶段和位于所述第一输出阶段之后的第二输出阶段：在所述第一输出阶段，所述电荷存储单元基于所述可变电压形成第一存储单元电势，且所述电荷转移晶体管具有第一沟道电势，所述第一存储单元电势大于所述第一沟道电势以形成所述电荷转移驱动电势；在所述第二输出阶段，所述电荷存储单元基于所述可变电压形成第二存储单元电势，且所述电荷传输晶体管具有第二沟道电势，所述第二沟道电势大于所述第二存储单元电势以形成所述信号输出驱动电势。11.如权利要求10所述的控制方法，其特征在于，在所述第一输出阶段，通过对所述控制栅施加第一电压以形成所述第一存储单元电势，通过对所述电荷转移晶体管的栅极施加第二电压以形成所述第一沟道电势；在所述第二输出阶段，通过对所述控制栅施加第三电压以形成所述第二存储单元电势，通过对所述电荷传输晶体管的栅极施加第四电压以形成所述第二沟道电势。12.如权利要求10所述的控制方法，其特征在于，所述积分电荷信号输出还包括位于所述第一输出阶段和所述第二输出阶段之间的中间输出阶段：在所述中间输出阶段，所述电荷存储单元基于所述可变电压形成中间转移存储单元电势，以使得所述电荷存储单元与所述电荷转移晶体管之间形成第一电势差，且所述电荷存储单元与所述电荷传输晶体管之间形成第二电势差，其中，所述第二电势差大于所述第一电势差。13.如权利要求12所述的控制方法，其特征在于，通过对所述控制栅施加第五电压，对所述电荷转移晶体管的栅极施加第六电压，对所述电荷传输晶体管的栅极施加第七电压，以形成所述第一电势差及所述第二电势差。14.如权利要求12所述的控制方法，其特征在于，所述中间转移存储单元电势小于或等
于所述第一存储单元电势，且大于所述第二存储单元电势。15.如权利要求12所述的控制方法，其特征在于，在所述中间输出阶段，所述电荷存储单元依次形成多个位于所述第一存储单元电势及所述第二存储单元电势之间的调制电势，且多个所述调制电势递减；其中，所述中间转移存储单元电势时序上位于多个递减的所述调制电势之间且数值上位于最大的所述调制电势和最小的所述调制电势之间。16.如权利要求12所述的控制方法，其特征在于，控制所述中间传输阶段的时长为t1，所述第二输出阶段的时长为t2，其中，t1小于t2。17.根据权利要求9所述的控制方法，其特征在于，所述积分电荷信号生成包括调制生成阶段及调制晶体管控制阶段，其中：在所述调制生成阶段，控制所述电荷转移晶体管交替进行开启状态及关闭至第一调制电压状态；在所述调制晶体管控制阶段，控制所述电荷转移晶体管关闭至第二调制电压状态，且所述第二调制电压低于所述第一调制电压。18.根据权利要求9所述的控制方法，其特征在于，所述积分电荷信号生成之前还包括电荷复位阶段，在所述电荷复位阶段：所述电荷传输晶体管在第一时刻由第一传输复位电压降低至第二传输复位电压，所述控制栅在第二时刻由第一复位控制电压升高至第二复位控制电压以进入所述光电转换元件曝光阶段，所述第二时刻位于所述第一时刻之后。19.根据权利要求18所述的控制方法，其特征在于，当存在抗电荷串扰晶体管时，所述抗电荷串扰晶体管在所述第二时刻由第一抗串扰控制电压降低至第二抗串扰控制电压，其中，所述抗电荷串扰晶体管基于所述第一抗串扰控制电压清除残留电荷。20.根据权利要求9所述的控制方法，其特征在于，当存在所述复位晶体管时，在所述积分电荷信号生成过程中，所述复位晶体管始终处于开启状态。21.如权利要求9-20中任意一项所述的控制方法，其特征在于，在所述积分电荷信号传输过程中，向所述控制栅依次输入第一控制电压和第二控制电压，所述第一控制电压大于所述第二控制电压，输入所述第一控制电压的过程分为第一控制阶段和第二控制阶段，向所述控制栅输入第二控制电压的过程分为第三控制阶段和第四控制阶段，其中：在所述第一控制阶段，向所述电荷传输晶体管的栅极端输入第三控制电压，以关断所述电荷传输晶体管并形成所述电荷转移驱动电势；在所述第二控制阶段，向所述电荷传输晶体管的栅极端输入第四控制电压，所述第四控制电压大于所述第一控制电压，以开启所述电荷传输晶体管；在所述第三控制阶段，保持输入所述第四控制电压至所述电荷传输晶体管的栅极端，向所述控制栅输入所述第二控制电压，并形成所述信号输出驱动电势；在所述第四控制阶段，输入所述第三控制电压至所述电荷传输晶体管的栅极端，以再次关断所述电荷传输晶体管。22.根据权利要求21所述的控制方法，其特征在于，所述第四控制电压≥所述第一控制电压＞所述第二控制电压≥所述第三控制电压。23.一种适用于如权利要求1-8中任意一项所述的像素电路的或者适用于如权利要求9-22中任意一项所述的像素电路的控制方法的像素电路结构，其特征在于，所述像素电路结构包括：半导体衬底，具有相对的第一面和第二面；
光电转换区，自所述第一面延伸至所述半导体衬底中，以形成所述光电转换元件；电荷转移晶体管栅极及电荷传输晶体管栅极，均位于所述第一面，所述电荷转移晶体管栅极布置在所述光电转换区外围，且所述电荷传输晶体管栅极位于所述电荷转移晶体管栅极远离所述光电转换区的一侧；电荷存储单元，自所述第一面延伸至所述半导体衬底中，对应位于所述电荷转移晶体管栅极和所述电荷传输晶体管栅极之间，且所述电荷转移晶体管及所述电荷传输晶体管均基于所述电荷存储单元形成；其中，所述电荷存储单元至少延伸至所述电荷转移晶体管栅极正下方；控制栅，位于所述电荷存储单元表面，布置在所述电荷转移晶体管栅极及所述电荷传输晶体管栅极之间，且所述控制栅与所述电荷转移晶体管栅极及所述电荷传输晶体管栅极之间均具有间距。24.如权利要求23所述的像素电路结构，其特征在于，所述电荷存储单元延伸至所述电荷转移晶体管栅极正下方的距离介于100-300nm之间。25.一种cmos图像传感器，其特征在于，包含如权利要求23-24中任意一项所述的像素电路结构。

技术总结
本发明描述了一种像素电路，包括：光电转换元件、电荷存储转移电路和读出电路；电荷存储转移电路包括电荷转移晶体管、电荷传输晶体管以及位于二者之间的电荷存储单元，电荷存储单元上设置有控制栅，以在积分电荷信号输出过程中，在电荷转移晶体管与电荷存储单元之间形成电荷转移驱动电势，并在电荷存储单元与电荷传输晶体管之间形成信号输出驱动电势以输出积分电荷信号。本发明还包括上述像素电路的操作方法、结构以及一种CMOS图像传感器。本发明通过在积分电荷信号输出过程中，形成从电荷转移晶体管到电荷存储单元再到电荷传输晶体管的电荷流通路径，减少电荷传输过程中电荷的残留，有效的改善光电转换元件中的电子传输效率。率。率。


技术研发人员：王倩
受保护的技术使用者：思特威（上海）电子科技股份有限公司
技术研发日：2021.12.25
技术公布日：2023/7/11