一种高PSRR的基准电路及其控制方法与流程

一种高psrr的基准电路及其控制方法
技术领域
1.本发明属于电源管理芯片技术领域，涉及一种具有高电源抑制比(power supply rejection ratio，称psrr)的基准电路及其控制方法。


背景技术：

2.请参阅图1，图1所示为一种传统的带隙基准电路的示意图。如图1所示，该电路可以包含启动电路模块、第一级基准模块、预稳压低压差线性稳压器和第二级基准模块。启动电路模块用于基于输入电压和使能信号，输出第一启动电压；第一级基准模块用于基于所述输入电压、所述第一启动电压、所述使能信号和第一电压信号，输出第一级基准电压和第二启动电压；预稳压低压差线性稳压器用于基于所述输入电压、所述第一级基准电压和所述使能信号，输出第二电压信号；第二级基准模块用于基于所述第二电压信号、所述第二启动电压和所述使能信号，输出所述第一电压信号和第二级基准电压；其中，第一级基准电压的精度小于第二级基准电压的精度。
3.所述启动电路模块包括可以包括启动主电路，用于基于所述输入电压和所述使能信号，产生初始启动电流，用于建立所述第一启动电压；钳位电路，用于对所述第一启动电压进行电压值钳位；第一使能控制单元，用于响应第三电压信号，控制所述启动电路模块的开启或是关断；所述第三电压信号与所述使能信号的相位相反。
4.所述第一级基准模块可以包括第二使能控制单元和第三使能控制单元，用于根据所述使能信号控制所述第一级基准模块的开启或是关断；第一启动控制单元，用于响应所述第一启动电压，在所述第一级基准模块开启时传导启动电流，在电路稳定后，控制启动电流退出；电流模构架的第一基准电路，用于响应所述第二使能控制单元、所述第三使能控制单元和所述第一启动控制单元的控制，基于所述输入电压，输出第一级基准电压；第二基准模块的启动电路，用于响应所述第二使能控制单元、所述第三使能控制单元和所述第一启动控制单元的控制，基于所述输入电压和所述第一电压信号，输出所述第二启动电压。
5.所述预稳压低压差线性稳压器可以包括误差放大器；所述误差放大器的使能端输入所述使能信号，电源端输入所述输入电压，负相输入端通过第三电阻连接输出端，该输出端输出所述第二电压信号，负相输入端还通过第四电阻接地，正相输入端输入所述第一级基准电压。
6.所述第二级基准模块可以包括第二启动控制单元，用于响应所述第二启动电压，在电路启动时传导启动电流，在电路稳定后，控制启动电流退出；第四使能控制单元，用于响应所述使能信号，控制所述第二级基准模块的开启和关断；两级运放电路，用于响应所述第四使能控制单元和所述第二启动控制单元的控制，基于所述第二电压信号，钳位第一端和第二端的电压；补偿单元，用于提高所述两级运放电路的稳定性；电压模构架的第二基准电路，用于响应所述第四使能控制单元和所述第二启动控制单元的控制，基于所述第二电压信号，输出所述第一电压信号和所述第二级基准电压。
7.上述电路的控制原理为：在带隙基准电路启动后，通过启动电路模块对第一级基
准模块注入初始电流，使得第一级基准模块摆脱零状态；通过所述第一级基准模块产生第一级基准电压，作为预稳压低压差线性稳压器的输入参考电压，通过所述第一级基准模块为第二级基准模块提供摆脱零状态的第二启动电压；预稳压低压差线性稳压器基于第一级基准电压，产生能够抑制电源噪声的第二电压信号，通过所述第二电压信号为所述第二级基准模块供电，使得所述第二级基准模块产生第二级基准电压；其中，所述第一级基准电压的精度小于所述第二级基准电压的精度；也就是说，所述带隙基准电路的控制通过低精度基准产生内部电源，内部电源产生高精度基准电压。
8.然而，上述带隙基准电路及其控制方法具有如下不足：
9.①
、所述第二电压信号的抑制电源噪声的能力有限，部分受制于第一基准电压的精度；
10.②
、所述整个电路包括启动电路、两级基准电路和一个ldo模块，电路多且复杂，版图面积大


技术实现要素：

11.为解决的上述技术问题，本发明提出一种高psrr的基准电路，具有对电源呈现高噪声抑制能力的技术方案。
12.为实现上述目的，本发明的技术方案如下：
13.一种高psrr的基准电路，其包括外部电源输入端vin、电路输出端vbg和控制端；其还包括偏置模块、多路选择器、低压差线性稳压器ldo和基准模块；其中，
14.所述偏置模块的输入端接所述外部电源输入端vin，输出端连接所述多路选择器的输入端；用于产生低于所述外部电源输入端vin电压的固定偏置电压；
15.所述多路选择器的输入端接收所述固定偏置电压、所述基准模块的基准电压vbg和control信号；所述多路选择器基于所述control信号，选择所述偏置电压或所述基准电压vbg作为所述多路选择器的输入信号，所述多路选择器产生输出信号vr；所述输出信号vr作为低压差线性稳压器ldo的输入参考电压；其中，所述偏置电压小于所述基准电压vbg的电压值；
16.所述低压差线性稳压器ldo由所述外部电源输入端vin供电，基于所述输出信号vr产生低于所述外部电源输入端vin的内部电源信号vcca，用于给所述基准模块供电；所述输出信号vr作为所述低压差线性稳压器ldo的输入参考电压，所述内部电源信号vcca电压高于所述参考电压；其中，所述电压vcca的psrr与所述输出信号vr的psrr正相关；
17.所述基准模块基于所述内部电源信号vcca，用于输出所述control信号和所述基准信号vbg；在所述基准模块启动期间，所述基准模块没有输出所述基准电压vbg，仅输出默认的所述control信号，使所述多路选择器的输出信号vr为偏置电压；当所述基准模块完成启动，工作并输出所述基准电压后vbg，所述基准模块输出与默认的所述control信号相反的信号，使所述多路选择器的输出信号vr为基准电压vbg；其中，所述基准模块工作以后，与默认的所述control信号相反的信号的状态在基准模块正常工作时不会再改变。
18.进一步地，所述偏置模块包括电阻r1和nmos晶体管m1，所述电阻r1连接所述外部电源输入端vin和所述nmos晶体管m1的漏极进行限流；所述nmos晶体管m1的栅极和漏极相连，始终处于饱和区；所述偏置电压大小为所述nmos晶体管m1的栅极电压。
19.进一步地，所述多路选择器包括一个反相器、nmos晶体管m3和nmos晶体管m4，所述反相器的输入端接所述control信号和所述nmos晶体管m4的栅极，所述反相器的输出端接所述nmos晶体管m3的栅极，所述nmos晶体管m3的源极接所述偏置电压，所述nmos晶体管m4的源极接所述基准电压vbg，所述nmos晶体管m3和nmos晶体管m4的漏极相连，输出所述输出信号vr；两个nmos晶体管的栅极分别接所述control信号和所述control信号经所述反相器反相后的信号，如果所述nmos晶体管m3栅极接低电平信号，则所述nmos晶体管m3关断，所述nmos晶体管m4导通；如果所述nmos晶体管m4栅极接低电平信号，则所述nmos晶体管m4关断，所述nmos晶体管m3导通。
20.进一步地，所述多路选择器包括一个反相器、第一传输门和第二传输门；所述反相器的输入端接所述control信号和所述第二传输门的开关，所述反相器的输出端接所述第一传输门的开关，所述第一传输门的输入端接所述偏置电压，所述第二传输门的输入端接所述基准电压vbg；两个传输门分别接所述control信号和所述control信号经所述反相器反相后的信号，如果所述第一传输门接低电平信号，则所述第一传输门关断，所述第二传输门导通；如果所述第二传输门接低电平信号，则所述第二传输门关断，所述第一传输门导通。
21.为实现上述目的，本发明又一技术方案如下：
22.一种采用上述的高psrr的基准电路的控制方法，其包括如下步骤：
23.步骤s1：所述偏置模块、多路选择器和低压差线性稳压器ldo接所述外部电源输入端vin上电，所述偏置模块产生低于所述外部电源输入端vin电压的固定偏置电压，所述低压差线性稳压器ldo接收所述多路选择器输出的输出信号vr，输出所述内部电源信号vcca给所述基准模块；当所述基准模块在上电启动一预定时间期间，没有产生所述基准电压vbg，仅输出默认的所述control信号给所述多路选择器，所述多路选择器输出所述固定偏置电压给所述低压差线性稳压器ldo，所述低压差线性稳压器ldo输出具有第一psrr值的所述内部电源信号vcca；
24.步骤s2：所述基准模块在完成上电启动后，进入工作状态并输出所述基准电压vbg后，所述基准模块输出与默认的所述control信号相反的信号，使所述多路选择器的输出信号vr切换为基准电压vbg，所述低压差线性稳压器ldo输出具有第二psrr值的所述内部电源信号vcca；所述内部电源信号vcca的psrr提高，所述内部电源信号vcca作为基准模块的电源信号，则所述基准电压的psrr提高，所述基准电压vbg和所述内部电源信号vcca形成自循环，形成高电源抑制比的所述内部电源vcca和高电源抑制比基准电压的良性循环，获得高电源抑制比的基准电压；其中，所述第二psrr值高于第一psrr值。
25.从上述技术方案可以看出，本发明提出的高psrr的基准电路，具有如下有益效果：
26.①
、通过基准电压和内部电源的自循环，提高基准电压的psrr；
27.②
、提高内部电源的psrr，进一步提升基准电压的psrr；
28.③
、基准电压启动以后，由于电路模块相对较少，功耗就较低；
29.④
、减小了一个基准模块，版图面积减小。
附图说明
30.图1所示为一种传统的带隙基准电路的示意图
31.图2所示为本发明的高psrr的基准电路的模块示意图
32.图3所示为本发明实施例中偏置模块的示意图
33.图4所示为本发明高psrr的基准电路一较佳实施例的示意图
34.图5所示为本发明高psrr的基准电路另一较佳实施例的示意图
35.图6所示为本发明的电源抑制比效果图示意图
具体实施方式
36.下面结合附图2-6对本发明的具体实施方式作进一步的详细说明。
37.请查阅图2，图2所示为本发明的高psrr的基准电路的模块示意图。如图2所示，该高psrr的基准电路可以包括外部电源输入端vin、电路输出端vbg和控制端；其还可以包括偏置模块、多路选择器、低压差线性稳压器ldo和基准模块等。
38.在本发明的实施例中，所述偏置模块的输入端接所述外部电源输入端vin，输出端连接所述多路选择器的输入端；用于产生低于所述外部电源输入端vin电压的固定偏置电压。
39.所述多路选择器的输入端接收所述固定偏置电压、所述基准模块的基准电压vbg和control信号；所述多路选择器基于所述control信号，选择所述偏置电压或所述基准电压vbg作为所述多路选择器的输入信号，所述多路选择器产生输出信号vr；所述输出信号vr作为低压差线性稳压器ldo的输入参考电压。其中，所述偏置电压小于所述基准电压vbg的电压值。
40.所述基准模块基于所述内部电源信号vcca，用于输出所述control信号和所述基准信号vbg；在所述基准模块启动期间，所述基准模块没有输出所述基准电压vbg，仅输出默认的所述control信号，使所述多路选择器的输出信号vr为偏置电压；当所述基准模块完成启动，工作并输出所述基准电压后vbg，所述基准模块输出与默认的所述control信号相反的信号，使所述多路选择器的输出信号vr为基准电压vbg。其中，所述基准模块工作以后，与默认的所述control信号相反的信号的状态在基准模块正常工作时不会再改变。
41.请查阅图3，图3所示为本发明实施例中偏置模块的示意图。所述偏置模块包括电阻r1和nmos晶体管m1，所述电阻r1连接所述外部电源输入端vin和所述nmos晶体管m1的漏极进行限流；所述nmos晶体管m1的栅极和漏极相连，始终处于饱和区；所述偏置电压大小为所述nmos晶体管m1的栅极电压。
42.所述低压差线性稳压器ldo由所述外部电源输入端vin供电，基于所述输出信号vr产生低于所述外部电源输入端vin的内部电源信号vcca，用于给所述基准模块供电；所述输出信号vr作为所述低压差线性稳压器ldo的输入参考电压，所述低压差线性稳压器ldo产生高于所述参考电压的电压vcca；其中，所述电压vcca的psrr与所述输出信号vr的psrr正相关。
43.请参阅图4，图4所示为本发明高psrr的基准电路一较佳实施例的示意图，如图4所示，该高psrr的基准电路中的所述多路选择器可以包括一个反相器、nmos晶体管m3和nmos晶体管m4，所述反相器的输入端接所述control信号和所述nmos晶体管m4的栅极，所述反相器的输出端接所述nmos晶体管m3的栅极，所述nmos晶体管m3的源极接所述偏置电压，所述nmos晶体管m4的源极接所述基准电压vbg，所述nmos晶体管m3和nmos晶体管m4的漏极相连，
输出所述输出信号vr；两个nmos晶体管的栅极分别接所述control信号和所述control信号经所述反相器反相后的信号，如果所述nmos晶体管m3栅极接低电平信号，则所述nmos晶体管m3关断，所述nmos晶体管m4导通；如果所述nmos晶体管m4栅极接低电平信号，则所述nmos晶体管m4关断，所述nmos晶体管m3导通。
44.请参阅图5，图5所示为本发明高psrr的基准电路另一较佳实施例的示意图。如图5所示，该高psrr的基准电路中的所述多路选择器可以包括一个反相器、第一传输门和第二传输门；所述反相器的输入端接所述control信号和所述第二传输门的开关，所述反相器的输出端接所述第一传输门的开关，所述第一传输门的输入端接所述偏置电压，所述第二传输门的输入端接所述基准电压vbg；两个传输门分别接所述control信号和所述control信号经所述反相器反相后的信号，如果所述第一传输门接低电平信号，则所述第一传输门关断，所述第二传输门导通；如果所述第二传输门接低电平信号，则所述第二传输门关断，所述第一传输门导通。
45.在本发明的实施例中，采用上述的高psrr的基准电路的控制方法，其包括如下步骤：
46.步骤s1：所述偏置模块、多路选择器和低压差线性稳压器ldo接所述外部电源输入端vin上电，所述偏置模块产生低于所述外部电源输入端vin电压的固定偏置电压，所述低压差线性稳压器ldo接收所述多路选择器输出的输出信号vr，输出所述内部电源信号vcca给所述基准模块；当所述基准模块在上电启动一预定时间期间，没有产生所述基准电压vbg，仅输出默认的所述control信号给所述多路选择器，所述多路选择器输出所述固定偏置电压给所述低压差线性稳压器ldo，所述低压差线性稳压器ldo输出具有第一psrr值的所述内部电源信号vcca；
47.步骤s2：所述基准模块在完成上电启动后，进入工作状态并输出所述基准电压vbg后，所述基准模块输出与默认的所述control信号相反的信号，使所述多路选择器的输出信号vr切换为基准电压vbg，所述低压差线性稳压器ldo输出具有第二psrr值的所述内部电源信号vcca；所述内部电源信号vcca的psrr提高，所述内部电源信号vcca作为基准模块的电源信号，则所述基准电压的psrr提高，所述基准电压vbg和所述内部电源信号vcca形成自循环，形成高电源抑制比的所述内部电源vcca和高电源抑制比基准电压的良性循环，获得高电压源抑制比的基准电压；其中，所述第二psrr值高于第一psrr值。
48.也就是说，上述电路的控制原理为：
49.通过将所述多路选择器的输出信号vr由偏置电压切换为高psrr基准电压vbg，实现所述内部电源信号vcca与高psrr基准电压vbg正相关，高psrr基准电压vbg与所述内部电源信号vcca正相关，如此这般，高psrr的所述内部电源信号和高psrr的基准电压vbg互相促进，形成良性循环，最终产生高psrr的基准电压vbg。
50.请查阅图6，图6所示为本发明实施例中电源抑制比效果图示意图。如图6所示，纵轴代表psrr的值，单位db，横轴为频率，单位hz；如果psrr的值越大，代表抑制电源噪声的能力越强，电路经常使用的为频率1khz。本发明在1khz时，基准电压vbg的psrr为128db，抑制外部电源噪声的能力很强。
51.也就是说，本发明在基准模块正常工作以后，所述基准电压vbg和所述内部电源信号vcca形成自循环，形成高电源抑制比的内部电源和高电源抑制比基准电压的良性循环，
实现高电压抑制比的基准电压。
52.以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

技术特征：
1.一种高psrr的基准电路，包括外部电源输入端vin、电路输出端vbg和控制端；其特征在于，还包括偏置模块、多路选择器、低压差线性稳压器ldo和基准模块；其中，所述偏置模块的输入端接所述外部电源输入端vin，输出端连接所述多路选择器的输入端；用于产生低于所述外部电源输入端vin电压的固定偏置电压；所述多路选择器的输入端接收所述固定偏置电压、所述基准模块的基准电压vbg和control信号；所述多路选择器基于所述control信号，选择所述偏置电压或所述基准电压vbg作为所述多路选择器的输入信号，所述多路选择器产生输出信号vr；所述输出信号vr作为低压差线性稳压器ldo的输入参考电压；其中，所述偏置电压小于所述基准电压vbg的电压值。所述低压差线性稳压器ldo由所述外部电源输入端vin供电，基于所述输出信号vr产生低于所述外部电源输入端vin的内部电源信号vcca，用于给所述基准模块供电；所述输出信号vr作为所述低压差线性稳压器ldo的输入参考电压，所述内部电源信号vcca电压高于所述参考电压；其中，所述电压vcca的psrr与所述输出信号vr的psrr正相关；所述基准模块基于所述内部电源信号vcca，用于输出所述control信号和所述基准信号vbg；在所述基准模块启动期间，所述基准模块没有输出所述基准电压vbg，仅输出默认的所述control信号，使所述多路选择器的输出信号vr为偏置电压；当所述基准模块完成启动，工作并输出所述基准电压后vbg，所述基准模块输出与默认的所述control信号相反的信号，使所述多路选择器的输出信号vr为基准电压vbg；其中，所述基准模块工作以后，与默认的所述control信号相反的信号的状态在基准模块正常工作时不会再改变。2.根据权利要求1所述的高psrr的基准电路；其特征在于，所述偏置模块包括电阻r1和nmos晶体管m1，所述电阻r1连接所述外部电源输入端vin和所述nmos晶体管m1的漏极进行限流；所述nmos晶体管m1的栅极和漏极相连，始终处于饱和区；所述偏置电压大小为所述nmos晶体管m1的栅极电压。3.根据权利要求1所述的高psrr的基准电路，其特征在于，所述多路选择器包括一个反相器、nmos晶体管m3和nmos晶体管m4，所述反相器的输入端接所述control信号和所述nmos晶体管m4的栅极，所述反相器的输出端接所述nmos晶体管m3的栅极，所述nmos晶体管m3的源极接所述偏置电压，所述nmos晶体管m4的源极接所述基准电压vbg，所述nmos晶体管m3和nmos晶体管m4的漏极相连，输出所述输出信号vr；两个nmos晶体管的栅极分别接所述control信号和所述control信号经所述反相器反相后的信号，如果所述nmos晶体管m3栅极接低电平信号，则所述nmos晶体管m3关断，所述nmos晶体管m4导通；如果所述nmos晶体管m4栅极接低电平信号，则所述nmos晶体管m4关断，所述nmos晶体管m3导通。4.根据权利要求1所述的高psrr的基准电路，其特征在于，所述多路选择器包括一个反相器、第一传输门和第二传输门；所述反相器的输入端接所述control信号和所述第二传输门的开关，所述反相器的输出端接所述第一传输门的开关，所述第一传输门的输入端接所述偏置电压，所述第二传输门的输入端接所述基准电压vbg；两个传输门分别接所述control信号和所述control信号经所述反相器反相后的信号，如果所述第一传输门接低电平信号，则所述第一传输门关断，所述第二传输门导通；如果所述第二传输门接低电平信号，则所述第二传输门关断，所述第一传输门导通。5.一种采用如权利要求1-4任一项所述的高psrr的基准电路的控制方法，其特征在于，
包括如下步骤：步骤s1：所述偏置模块、多路选择器和低压差线性稳压器ldo接所述外部电源输入端vin上电，所述偏置模块产生低于所述外部电源输入端vin电压的固定偏置电压，所述低压差线性稳压器ldo接收所述多路选择器输出的输出信号vr，输出所述内部电源信号vcca给所述基准模块；当所述基准模块在上电启动一预定时间期间，没有产生所述基准电压vbg，仅输出默认的所述control信号给所述多路选择器，所述多路选择器输出所述固定偏置电压给所述低压差线性稳压器ldo，所述低压差线性稳压器ldo输出具有第一psrr值的所述内部电源信号vcca；步骤s2：所述基准模块在完成上电启动后，进入工作状态并输出所述基准电压vbg后，所述基准模块输出与默认的所述control信号相反的信号，使所述多路选择器的输出信号vr切换为基准电压vbg，所述低压差线性稳压器ldo输出具有第二psrr值的所述内部电源信号vcca；所述内部电源信号vcca的psrr提高，所述内部电源信号vcca作为基准模块的电源信号，则所述基准电压的psrr提高，所述基准电压vbg和所述内部电源信号vcca形成自循环，形成高电源抑制比的所述内部电源vcca和高电源抑制比基准电压的良性循环，获得高电源抑制比的基准电压；其中，所述第二psrr值高于第一psrr值。

技术总结
一种高PSRR的基准电路及其控制方法，该电路包括外部电源输入端VIN、电路输出端Vbg和控制端、偏置模块、多路选择器、低压差线性稳压器LDO和基准模块；当所述基准模块在上电启动一预定时间期间，没有产生基准电压Vbg，仅输出默认的control信号给多路选择器，多路选择器输出固定偏置电压给低压差线性稳压器LDO，低压差线性稳压器LDO输出具有第一PSRR值的内部电源信号VCCA；基准模块在完成上电启动后，进入工作状态并输出基准电压Vbg后，基准模块输出与默认的control信号相反的信号，使多路选择器的输出信号VR切换为基准电压Vbg，低压差线性稳压器LDO输出具有第二PSRR值的所述内部电源信号VCCA；其中，所述第二PSRR值高于第一PSRR值，因此，本发明通过基准电压Vbg和内部电源信号VCCA的自循环，提高基准电压Vbg的PSRR。提高基准电压Vbg的PSRR。提高基准电压Vbg的PSRR。


技术研发人员：蒋丽 蒋永恒 赵天临
受保护的技术使用者：无锡裕芯电子科技有限公司
技术研发日：2023.05.18
技术公布日：2023/7/7