一种发光元件的制备方法及发光元件与流程

1.本发明涉及半导体技术领域，尤其涉及一种发光元件的制备方法及发光元件。


背景技术：

2.micro-led显示是一种新型的由微米级led组成的阵列显示技术，与现有的主流显示技术(lcd、oled等)相比，具有自发光、高效率、低功耗、可柔性、高透明、可集成、可交互、高稳定性、全天候工作的优点，被认为是具备全功能和全应用领域的显示技术。但同时面临良率低、成本高、可量产性差的现状，具体面临的挑战体现在led芯片尺寸达到微米级发光的一致性和效率下降、micro-led芯片高速巨量转移、micro-led芯片与驱动芯片或背板键合、全彩化显示、高光提取效率和高对比度、低功耗驱动技术、检测和修复、以及如何实现大尺寸显示屏的拼接技术问题。
3.目前micro led显示模组，主要采用micro led芯片与驱动背板进行键合后实现电性互连，也就是巨量转移，驱动背板包含玻璃衬底ltps/ltpo驱动背板或硅基cmos驱动背板或柔性pet/pi衬底驱动背板，micro led芯片与驱动背板完成供电后即可进行点亮显示动态画面。
4.但是现有的巨量转移加工顺序一般为micro led与驱动背板键合金属制备、像素隔离柱制备、倒装键合、激光剥离micro led衬底、清洗残留金属镓、薄膜封装，后面则进行模组封装。高能激光照射易损伤外延层，激光键解残留的镓离子难以去除干净，湿法去除残留镓离子过程易损伤外延层。


技术实现要素：

5.本发明的主要目的是提供一种发光元件的制备方法及发光元件，旨在改善现有技术中，高能激光照射易损伤外延层，激光键解残留的镓离子难以去除干净，湿法去除残留镓离子过程易损伤外延层的技术问题。
6.为实现上述目的，本发明提供一种发光元件的制备方法，包括如下步骤：
7.在衬底上依次生长出缓冲层、n型半导体层、量子阱层、p型半导体层；
8.刻蚀穿透所述p型半导体层和所述量子阱层，以使得单颗led芯片中各led像素芯粒在所述量子阱层断开，以形成独立的led像素芯粒；
9.在所述p型半导体层上沉积电流扩展层；
10.在所述电流扩展层上沉积电流阻挡层；
11.将led芯片转移至驱动电路基板上，并完成封装。
12.可选地，将led芯片转移至驱动电路基板上，并完成封装包括如下步骤：
13.采用真空蒸镀法镀p型电极、n型电极以及led键合金属；
14.对所述n型半导体层、所述量子阱层、所述p型半导体层、所述电流扩展层、p型电极进行侧壁保护；
15.采用光刻法在所述led像素芯粒的间隙中填充黑色矩阵层；
16.驱动背板采用真空蒸镀法镀驱动背板键合金属in或insn或ausn柱；
17.采用光刻法，制作驱动背板键合金属间绝缘隔离柱
18.采用倒装键合冷压焊技术将led芯片与驱动背板进行焊接。
19.可选地，对所述n型半导体层、所述量子阱层、所述p型半导体层、所述电流扩展层、p型电极进行侧壁保护的步骤包括：
20.采用peald原子层沉积al2o3薄膜封装层；
21.采用电感耦合等离子体刻蚀al2o3，将led键合金属裸露出来。
22.可选地，在所述p型半导体层上沉积电流扩展层的步骤包括：
23.采用磁控溅射工艺在所述p型半导体层的表面沉积ito层；
[0024][0025]
控制所述ito层的沉积厚度为以在退火后形成p型欧姆接触。
[0026]
可选地，在所述电流扩展层上沉积电流阻挡层的步骤包括：
[0027]
使用等离子体增强型气相沉积法在200℃-400℃下，在所述电流扩展层上沉积sio2镀膜。
[0028]
此外，为实现上述目的，本发明还提出一种发光元件，包括衬底、n型半导体层、量子阱层、p型半导体层、电流扩展层、电流阻挡层、薄膜封装层、led键合金属、p型电极、n型电极、黑色矩阵层、驱动背板键合金属、驱动背板像素电极、驱动背板共电极、绝缘隔离柱、驱动背板焊盘；
[0029]
其中，每颗led芯片通过所述led键合金属与所述驱动背板键合金属连接。
[0030]
可选地，每颗led芯片通过所述p型半导体层与所述驱动背板像素电极连接，每颗led通过所述n型半导体层与所述驱动背板共电极连接，以形成回路。
[0031]
可选地，每颗led芯片共用所述n型半导体层，通过所述n型电极与所述led键合金属连接。
[0032]
可选地，每颗led芯片独用所述p型半导体层，通过所述p型电极与所述led键合金属连接。
[0033]
在本发明提供的技术方案中，针对巨量转移后复杂的加工工艺及加工难度，提出一种micro led结构及其制备方法，可以取消激光剥离衬底、去除残留金属镓、薄膜封装led芯粒以及后续模组封装中的盖板点胶真空贴合等加工步骤，大大降低工程实施难度。
附图说明
[0034]
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
[0035]
图1为本发明提供的发光元件一实施例的结构示意图；
[0036]
图2为本发明提供的发光元件的制备方法的一实施例的流程示意图；
[0037]
图3为本发明提供的发光元件的制备方法的一实施例的流程示意图；
[0038]
图4为本发明提供的发光元件量子阱层的结构示意图；
[0039]
图5为本发明提供的发光元件的俯视图。
[0040]
附图标号说明：
[0041]
标号名称标号名称100发光元件111p型电极101衬底112电流扩展层102量子阱层113黑色矩阵层103n型半导体层114n型电极104led键合金属115p型半导体层105驱动背板像素电极116薄膜封装层106绝缘隔离柱
ꢀꢀ
107驱动背板键合金属
ꢀꢀ
108驱动背板共电极
ꢀꢀ
109驱动背板焊盘
ꢀꢀ
110电流阻挡层
ꢀꢀ
[0042]
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
[0043]
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0044]
以下，将参照附图来描述本发明的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。在下面的详细描述中，为便于解释，阐述了许多具体的细节以提供对本发明实施例的全面理解。然而，明显地，一个或多个实施例在没有这些具体细节的情况下也可以被实施。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
[0045]
在此使用的术语仅仅是为了描述具体实施例，而并非意在限制本发明。在此使用的术语“包括”、“包含”等表明了所述特征、步骤、操作和/或部件的存在，但是并不排除存在或添加一个或多个其他特征、步骤、操作或部件。
[0046]
在此使用的所有术语(包括技术和科学术语)具有本领域技术人员通常所理解的含义，除非另外定义。应注意，这里使用的术语应解释为具有与本说明书的上下文相一致的含义，而不应以理想化或过于刻板的方式来解释。
[0047]
在使用类似于“a、b和c等中至少一个”这样的表述的情况下，一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释(例如，“具有a、b和c中至少一个的系统”应包括但不限于单独具有a、单独具有b、单独具有c、具有a和b、具有a和c、具有b和c、和/或具有a、b、c的系统等)。在使用类似于“a、b或c等中至少一个”这样的表述的情况下，一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释(例如，“具有a、b或c中至少一个的系统”应包括但不限于单独具有a、单独具有b、单独具有c、具有a和b、具有a和c、具有b和c、和/或具有a、b、c的系统等)。
[0048]
需要说明，若本发明实施例中有涉及方向性指示，则该方向性指示仅用于解释在某一特定姿态下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
[0049]
另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，全文中出现的“和/或”的含义，包括三个并列的方案，以“a和/或b”为例，包括a方案、或b方案、或a和b同时满足的方案。还有就是，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
[0050]
在本发明的描述中，需要说明的是，术语“上”、“下”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
[0051]
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
[0052]
此外，在本发明的描述中，除非另有说明，“多个”、“多根”、“多组”的含义是两个或两个以上。
[0053]
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0054]
现有的巨量转移加工顺序一般为micro led与驱动背板键合金属制备、像素隔离柱制备、倒装键合、激光剥离micro led衬底、清洗残留金属镓、薄膜封装，后面则进行模组封装。但是，高能激光照射易损伤外延层，激光键解残留的镓离子难以去除干净，湿法去除残留镓离子过程易损伤外延层等缺陷。
[0055]
鉴于此，本发明提供一种发光元件的制备方法及发光元件，旨在解决上述问题。参见图1-图5，图2为本发明发光元件的制备方法一实施例的流程示意图，在一实施例中，发光元件的制备方法包括如下步骤：
[0056]
步骤s10：在衬底101上依次生长出缓冲层、n型半导体层103、量子阱层102、p型半导体层115。
[0057]
步骤s20：刻蚀穿透所述p型半导体层115和所述量子阱层102，以使得单颗led芯片中各led像素芯粒在所述量子阱层102断开，以形成独立的led像素芯粒。
[0058]
步骤s30：在所述p型半导体层115上沉积电流扩展层112。
[0059]
步骤s40：在所述电流扩展层112上沉积电流阻挡层110。
[0060]
步骤s50：将led芯片转移至驱动电路基板上，并完成封装。
[0061]
半导体器件的衬底材料也称为基片材料，外延层都是在衬底材料上生长获得的。led衬底材料有多种，在本实施例中采用的是蓝宝石衬底，其优点是化学稳定性好，不吸收可见光，透光性好。在蓝宝石衬底上通过金属有机化合物化学气相沉积技术(metal organic chemicalvapor deposition)生长出缓冲层和发光结构。发光结构包括依次形成的n型半导体层103、量子阱层102、p型半导体层115，构成芯片的外延层。
[0062]
将整片外延片通过电感耦合等离子体刻蚀到n型半导体层103，制作独立的led像素芯粒。具体刻蚀深度依据不同外延片生长厚度，一般在2-15um，刻蚀穿透p型半导体层115及量子阱层102，使单颗led芯片中各led像素芯粒在量子阱层102隔断开来，形成可各自独立发光的led像素芯粒。
[0063]
上述矩阵式led发光元件结构，通常采用单颗led像素芯粒通过一颗一颗重复的共晶键合、激光剥离衬底、清洗残余镓离子、uv点胶及盖板玻璃封装保护，完成led像素芯粒转移至驱动背板，其中特别是激光剥离衬底易损伤外延层，造成发光元件电性或光学特性损伤，通过上述发光元件结构及制备方案可取消激光剥离衬底、uv点胶及盖板封装等工序，有效降低工艺难度及成本。
[0064]
进一步地，在本实施例中，在步骤s50包括如下步骤：
[0065]
步骤s501：采用真空蒸镀法镀p型电极111、n型电极114以及led键合金属104。
[0066]
步骤s502：对所述n型半导体层103、所述量子阱层102、所述p型半导体层115、所述电流扩展层112、p型电极进111行侧壁保护。
[0067]
步骤s503：采用光刻法在所述led像素芯粒的间隙中填充黑色矩阵层113。
[0068]
步骤s504：采用真空蒸镀法镀驱动背板键合金属107in柱或键合金属insn柱或键合金属ausn柱。
[0069]
步骤s505：采用光刻法制作驱动背板键合金属107间的绝缘隔离柱106。
[0070]
步骤s506：采用倒装键合冷压焊技术将led芯片与驱动背板进行焊接。
[0071]
可以理解的是，键合将两片表面清洁、原子级平整的同质或异质半导体材料经表面清洗和活化处理，在一定条件下直接结合，通过范德华力、分子力甚至原子力使晶片键合成为一体的技术。真空蒸发镀膜是在真空条件下，用蒸发器加热蒸发物质，使之升华，蒸发粒子流直接射向基片，并在基片上沉积形成固态薄膜，或加热蒸发镀膜材料的真空镀膜方法。
[0072]
在本实施例中，采用真空蒸镀法镀p型电极111、n型电极114以及led键合金属104。p型电极111、n型电极114成分以au为主，沉积厚度1um～10um，led键合金属104成分以in或insn或ausn为主，沉积厚度2um～8um。
[0073]
采用光刻法在led像素芯粒间隙填充黑色矩阵层113，膜层厚度3um～6um，从而达到led量子阱层102通电发光后避免光串扰作用。驱动背板采用真空蒸镀法镀驱动背板键合金属107in或insn或ausn柱，沉积厚度3um～6um。采用光刻法，制作驱动背板键合金属107间的绝缘隔离柱106。需要说明的是，黑色矩阵层113(blackmatrix)是黑色光刻胶，材料本身呈黑色，黑色材料可吸收各种波段可见光，被黑色矩阵层材料隔开的相邻led，通电后的相邻led芯粒发光后从而不会产生光串扰。
[0074]
绝缘隔离柱106将键合后led像素芯粒分隔开，隔离柱本身用绝缘光刻胶材料制备，故起绝缘作用。in或insn或ausn柱分别是led像素芯粒及驱动背板顶层金属焊盘，上述
结构作为倒装键合冷压焊接材料使用。
[0075]
采用倒装键合冷压焊技术将led芯片与驱动背板进行焊接，焊接温度为100℃～120℃，键合压力3kg～30kg。
[0076]
进一步地，在本实施例中，步骤s502包括如下步骤：
[0077]
步骤s5021：采用等离子增强原子层沉积al2o3薄膜封装层116。
[0078]
步骤s5022：采用电感耦合等离子体刻蚀al2o3，将led键合金属104裸露出来。
[0079]
在本实施例中，等离子增强原子层沉积(peald)是用等离子化的气态原子替代水作为氧化物来增强ald性能的先进方法。
[0080]
在本实施例中，等离子体增强原子层沉积设备(peald)通过将气态前驱体三甲基铝脉冲交替地通入反应器并在等离子体下增强反应物活性，最终反前驱体采用化学吸附并在一定温度下反应而形成单原子层al2o膜，沉积在led芯片表层上，起到薄膜封装覆盖led芯粒作用，特别是led像素芯粒侧壁间隙有良好的覆盖绝缘保护作用。采用电感耦合等离子体设备通过利用等离子体激活的反应气体，反应气体与al2o3产生化学反应，最终被去除，此处将led键合金属104位置处覆盖的al2o3膜去除。
[0081]
进一步地，在本实施例中，步骤s30包括如下步骤：
[0082]
步骤s301：采用磁控溅射工艺在所述p型半导体层115的表面沉积ito层。
[0083]
步骤s302：控制所述ito层的沉积厚度为以在退火后形成p型欧姆接触。
[0084]
在本实施例中，在步骤s30中，采用磁控溅射工艺在所述p型半导体层115的表面沉积ito层，沉积的厚度为电流扩展层112沉积在所述p型半导体层115的表面，退火后形成p型欧姆接触。ito主要成分为氧化铟锡，是半导体透明导电膜，可同时具有低电阻率及高光穿透率的特性，符合了导电性及透光性良好的要求；ito作用是使电极与外延层形成很好的欧姆接触，使电流在电极表面扩散，更好地通到电极里面，降低电压。
[0085]
进一步地，在本实施例中，步骤s40包括如下步骤：
[0086]
步骤s401：使用等离子体增强型气相沉积法在200℃-400℃下，在所述电流扩展层上沉积sio2镀膜。
[0087]
在本实施例中，使用等离子体增强型气相沉积法在200℃-500℃的温度下沉积电流阻挡层110，电流阻挡层110使用sio2沉积镀膜，沉积厚度
[0088][0089]
此外，为了实现上述发明目的，参见图1和图5，本发明还提供一种发光元件，发光元件包括衬底101、n型半导体层103、量子阱层102、p型半导体层115、电流扩展层112、电流阻挡层110、薄膜封装层116、led键合金属104、p型电极111、n型电极114、黑色矩阵层113、驱动背板键合金属107、驱动背板像素电极105、驱动背板共电极108、绝缘隔离柱106、驱动背板焊盘109；其中，每颗led芯片通过led键合金属104与驱动背板键合金属107连接。需要说明的是，这里主要是利用欧姆接触作用。金属与半导体形成欧姆接触是指在接触处是一个纯电阻，而且该电阻越小越好，使得组件操作时，大部分的电压降在活动区(active region)而不在接触面。因此，其i-v特性是线性关系，斜率越大接触电阻越小，接触电阻的
大小直接影响器件的性能指标。欧姆接触在金属处理中应用广泛，实现的主要措施是在半导体表面层进行高掺杂或者引入大量复合中心。
[0090]
更进一步地，在本实施例中，每颗led芯片通过p型半导体层115与驱动背板像素电极105连接，每颗led芯片通过n型半导体层103与驱动背板共电极108连接，以形成回路。需要说明的是，驱动背板共电极108，即n电极与led n电极电性互连。
[0091]
更进一步地，在本实施例中，每颗led芯片共用n型半导体层103，通过n型电极114与led键合金属104连接，以电性互连，实现欧姆接触作用。
[0092]
更进一步地，在本实施例中，每颗led芯片独用p型半导体层115，通过p型电极111与led键合金属104连接，以电性互连，实现欧姆接触作用。
[0093]
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

技术特征：
1.一种发光元件的制备方法，其特征在于，包括如下步骤：在衬底上依次生长出缓冲层、n型半导体层、量子阱层、p型半导体层；刻蚀穿透所述p型半导体层和所述量子阱层，以使得单颗led芯片中各led像素芯粒在所述量子阱层断开，以形成独立的led像素芯粒；在所述p型半导体层上沉积电流扩展层；在所述电流扩展层上沉积电流阻挡层；将led芯片转移至驱动电路基板上，并完成封装。2.如权利要求1所述的发光元件的制备方法，其特征在于，将led芯片转移至驱动电路基板上，并完成封装包括如下步骤：采用真空蒸镀法镀p型电极、n型电极以及led键合金属；对所述n型半导体层、所述量子阱层、所述p型半导体层、所述电流扩展层、p型电极进行侧壁保护；采用光刻法在所述led像素芯粒的间隙中填充黑色矩阵层；采用真空蒸镀法镀驱动背板键合金属in或insn或ausn柱；采用光刻法制作驱动背板键合金属间的绝缘隔离柱；采用倒装键合冷压焊技术将led芯片与驱动背板进行焊接。3.如权利要求2所述的发光元件的制备方法，其特征在于，对所述n型半导体层、所述量子阱层、所述p型半导体层、所述电流扩展层、p型电极进行侧壁保护的步骤包括：采用等离子增强原子层沉积al2o3薄膜封装层；采用电感耦合等离子体刻蚀al2o3，将led键合金属裸露出来。4.如权利要求1所述的发光元件的制备方法，其特征在于，在所述p型半导体层上沉积电流扩展层的步骤包括：采用磁控溅射工艺在所述p型半导体层的表面沉积ito层；控制所述ito层的沉积厚度为以在退火后形成p型欧姆接触。5.如权利要求1所述的发光元件的制备方法，其特征在于，在所述电流扩展层上沉积电流阻挡层的步骤包括：使用等离子体增强型气相沉积法在200℃-400℃下，在所述电流扩展层上沉积sio2镀膜。6.一种发光元件，其特征在于，包括衬底、n型半导体层、量子阱层、p型半导体层、电流扩展层、电流阻挡层、薄膜封装层、led键合金属、p型电极、n型电极、黑色矩阵层、驱动背板键合金属、驱动背板像素电极、驱动背板共电极、绝缘隔离柱、驱动背板焊盘；其中，每颗led芯片通过所述led键合金属与所述驱动背板键合金属连接。7.如权利要求6所述的发光元件，其特征在于，每颗led芯片通过所述p型半导体层与所述驱动背板像素电极连接，每颗led芯片通过所述n型半导体层与所述驱动背板共电极连接，以形成回路。8.如权利要求6所述的发光元件，其特征在于，每颗led芯片共用所述n型半导体层，通过所述n型电极与所述led键合金属连接。9.如权利要求6所述的发光元件，其特征在于，每颗led芯片独用所述p型半导体层，通
过所述p型电极与所述led键合金属连接。

技术总结
本发明提供了一种发光元件的制备方法，涉及半导体技术领域，方法步骤包括：在衬底上依次生长出缓冲层、N型半导体层、量子阱层、P型半导体层；刻蚀穿透所述P型半导体层和所述量子阱层，以使得LED芯粒在所述量子阱层完全隔断，以形成独立的LED像素芯粒；在所述P型半导体层上沉积电流扩展层；在所述电流扩展层上沉积电流阻挡层；将LED芯片转移至驱动电路基板上，并完成封装。本发明提供的技术方案，可以取消MicroLED巨量转移技术中激光剥离衬底、去除残留金属镓、薄膜封装LED芯粒以及后续模组封装中的盖板点胶真空贴合等加工步骤，大大降低工程实施难度。程实施难度。程实施难度。


技术研发人员：瞿俊杰 杜治新 徐威 孙雷蒙
受保护的技术使用者：华引芯（武汉）科技有限公司
技术研发日：2023.03.31
技术公布日：2023/7/12