本振信号产生电路、产生方法及无线通信系统与流程

1.本发明涉及无线通信领域，特别是涉及一种本振信号产生电路、产生方法及无线通信系统。


背景技术：

2.随着通信技术的发展，人们对于数据传输速率的要求越来越高，芯片内部的时钟频率也越来越高，这对时钟源的相位噪声提出了更高的要求。lc-vco(电感电容压控振荡器，通过电感电容形成反馈回路，放大产生振荡并输出时钟信号)因其卓越的相位噪声性能，越来越多地被采用在高性能时钟频率综合器里。同时，半导体工艺日新月异，芯片集成度越来越高，各种无线射频通信系统集成了大量的高功率器件，比如功率放大器、混频器等。这些高功率器件基于性能考虑会在芯片内部集成电感和电容，在工作的时候会向空间辐射电磁能量。当他们与lc-vco集成在一起而工作频率又非常接近时，lc-vco因其结构上也含有电感和电容，非常容易受到空间辐射的影响导致其振荡频率被牵引(当一个频率信号影响或注入到另一个频率接近的振荡电路中时，振荡电路的振荡频率会被拉向所注入的频率，往复拉锯，影响频率稳定度)，相位噪声恶化以及产生杂散频率。
3.工程上的解决办法是让lc-vco的振荡频率远离高功率器件的频率，但是目前的办法要么不能有效降低射频高功率器件对振荡器的频率牵引，要么不适用于低功耗系统。因此，如何在有效降低频率牵引的同时适用于低功耗系统，已成为本领域技术人员亟待解决的技术问题之一。
4.应该注意，上面对技术背景的介绍只是为了方便对本技术的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本技术的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。


技术实现要素：

5.鉴于以上所述现有技术的缺点，本发明的目的在于提供一种本振信号产生电路、产生方法及无线通信系统，用于解决现有技术中振荡器的频率易被牵引的问题。
6.为实现上述目的及其他相关目的，本发明提供一种本振信号产生电路，所述本振信号产生电路至少包括：
7.振荡器，用于产生占空比为50％的差分时钟信号；
8.分频器，连接于所述振荡器的输出端，对差分的时钟信号进行半整数分频，并将半整数分频后的信号作为本振信号。
9.可选地，所述本振信号产生电路还包括占空比校准模块，所述占空比校准模块连接于所述分频器的输出端，用于调整所述本振信号的占空比。
10.可选地，所述振荡器为lc-vco。
11.更可选地，所述分频器包括第一分频单元、第二分频单元及倍频单元；
12.所述第一分频单元及所述第二分频单元均包括依次级联的第一三态门及第二三
态门，各三态门的控制端分别接收差分的时钟信号，且两个三态门的时钟信号相反；所述第一分频单元中的第一三态门与所述第二分频单元中的第一三态门的时钟信号相反；
13.所述倍频单元的第一输入端连接所述第一分频单元的输出端，第二输入端连接所述第二分频单元的输出端，输出端输出半整数分频后的信号并连接所述第一分频单元与所述第二分频单元的输入端。
14.更可选地，所述第一分频单元及所述第二分频单元还均包括连接于所述第二三态门输出端的m个传输模块，m为大于等于1的自然数，各传输模块依次级联；各传输模块均包括第三三态门及连接于所述第三三态门输出端的反相器，所述第三三态门的控制端接收差分的时钟信号；
15.所述第一分频单元中各级三态门的时钟信号依次相反，所述第二分频单元中各级三态门的时钟信号依次相反。
16.更可选地，所述倍频单元为与非逻辑单元。
17.更可选地，所述分频器还包括缓冲单元，所述缓冲单元连接于所述倍频单元的输出端，用于提高所述本振信号的驱动能力。
18.为实现上述目的及其他相关目的，本发明还提供一种本振信号产生方法，所述本振信号产生方法至少包括：
19.获取占空比为50％的差分时钟信号，对差分的时钟信号进行半整数分频，将半整数分频后的信号作为本振信号。
20.可选地，所述本振信号产生方法还包括对半整数分频后的信号进行占空比调整，以使得所述本振信号的占空比为50％。
21.为实现上述目的及其他相关目的，本发明还提供一种无线通信系统，所述无线通信系统至少包括：
22.天线、接收通路、发射通路以及上述本振信号产生电路；
23.所述本振信号产生电路用于提供本振信号；
24.所述接收通路连接所述天线及所述本振信号产生电路的输出端，基于所述本振信号对所述天线接收的射频信号进行下变频；
25.所述发射通路连接所述本振信号产生电路的输出端及所述天线，基于所述本振信号对基带信号进行上变频，得到射频信号并通过所述天线发射出去。
26.如上所述，本发明的本振信号产生电路、产生方法及无线通信系统，具有以下有益效果：
27.1、本发明的本振信号产生电路、产生方法及无线通信系统对振荡器输出的时钟信号进行半整数分频，以此作为本振信号参与混频，可使振荡器的频率避开高功率器件的频率，从而降低对振荡器输出的时钟信号的频率牵引，减少噪声。
28.2、本发明的分频器结构简单、面积小、功耗低、可拓展性强。
29.3、本发明的分频器基于cmos工艺实现，成本低，集成度好，功耗低。
30.4、本发明的本振信号产生电路适用于蓝牙、wi-fi等任意需要本振信号的射频前端电路，适用范围广。
附图说明
31.图1显示为一种发射机的结构示意图。
32.图2显示为发射机中发生频率牵引的原理示意图。
33.图3显示为采用分频技术避免频率牵引的发射机结构示意图。
34.图4显示为采用整数分频后仍存在频率牵引的原理示意图。
35.图5显示为采用电容电感的小数分频器的结构示意图。
36.图6显示为本发明的本振信号产生电路的一种结构示意图。
37.图7显示为本发明的分频器实现1.5分频的结构示意图。
38.图8显示为本发明的分频器实现2.5分频的结构示意图。
39.图9显示为本发明的本振信号产生电路的另一种结构示意图。
40.图10显示为图7的分频器各节点波形示意图。
41.图11显示为图8的分频器各节点波形示意图。
42.图12显示为本发明的无线通信系统的结构示意图。
43.元件标号说明
44.1发射机
45.具体实施方式
46.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
47.请参阅图1～图12。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
48.如图1所示为一种无线通信系统的发射机1，采用直接上变频架构(基带信号直接上变频为射频信号)。频率综合器11(作为示例，采用锁相环结构，包括振荡器111、分频器112及鉴相滤波单元113)产生的时钟信号被直接用作发射机的本振信号lo；基带信号i、q经混频器12上变频后得到射频信号rf；射频信号rf被送入预放大器13和射频功率放大器14中放大；最后经天线15发射出去。由于采用的是直接上变频架构，混频器12、预放大器13、射频功率放大器14以及天线15的工作频率位于本振频率附近，它们的功率信号便会通过各种耦合路径跑到频率综合器11的振荡器111内部，从而牵引振荡器111的振荡频率，也即牵引本振信号lo的频率。如图2所示，本振信号与基带信号混频后得到射频信号，由于本振信号本身就是高频信号，其与射频信号的频率是比较接近的；因此，射频信号会牵引本振信号，使得本振信号的频率在原频率的两侧往复变化，受到频率牵引的本振信号与基带信号混频后最终表现在输出端就是射频信号的噪声变大，产生不需要的杂散成分，信噪比变差。
49.如图3所示，采用倍频技术可避免频率牵引，即将振荡器111输出的时钟信号经过分频器16分频后作为本振信号lo使用，这样功率器件的工作频率便会远离振荡器111的频率，规避了直接频率牵引。
50.其中，若分频器16为整数倍分频，分频比为n，则射频信号的n倍谐波又会与振荡器频率接近，依然存在倍频谐波频率牵引振荡器基频的问题。如图4所示，振荡器输出信号经过n分频后得到本振信号，本振信号与基带信号混频得到射频信号，此时振荡器输出信号的频率远离射频信号，即射频信号本身不会对振荡器输出信号产生频率牵引；但是射频信号的n倍谐波与振荡器输出信号的频率接近，即射频信号的n倍谐波会牵引振荡器输出信号，振荡器输出信号n分频后得到的本振信号也就会受到频率牵引的影响，最终输出的射频信号也就会存在信噪比变差的问题。
51.若分频器16为小数分频，则可以有效地避免倍频谐波频率牵引，只要小数分频比选取恰当，射频信号几乎不存在小数倍高阶谐波。射频系统中产生小数分频的方法是采用混频器对具有一定关系的两个或多个时钟信号混频，然后再经过选频网络选出需要的频率成分。如图5所示，分频单元161产生m分频的时钟信号，分频单元162产生n分频的时钟信号，根据分频系数的不同组合，混频器163可以产生各种不同的小数频率成分，选频网络164选出需要的频率成分作为本振信号lo。混频器163结构复杂、功耗巨大，低功耗的系统里不适用。选频网络164为达到特定的选择特性往往需要集成的电感l和电容c，占用较大的芯片面积，在低成本项目里不适用。此外，当本振频率发生变化，或工艺发生变化时，采用混频器163和选频网络164的电路，其工艺迁移能力和拓展性也会受到挑战。
52.基于上述原因，本发明提供一种基于cmos工艺的本振信号产生电路、产生方法及无线通信系统，可有效降低射频高功率器件对振荡器的频率牵引，且本发明的半整数分频器具有结构简单、面积小、功耗低以及可拓展性强等优点。
53.如图6所示，本发明提供一种本振信号产生电路2，所述本振信号产生电路2包括：
54.振荡器21及分频器22。
55.如图6所示，所述振荡器21用于产生占空比为50％的差分时钟信号clkp和clkn。
56.具体地，所述振荡器21用于产生时钟信号；在本实施例中，所述振荡器21为lc-vco。作为示例，所述振荡器21设置于频率综合器11内，如图1及图3所示，振荡器21的输出经过采集进入分频器112进行分频，分频后的信号和基准信号clk_rf同时输入鉴相滤波单元113，通过鉴相比较得到两个信号(反馈信号和基准信号)的频率差，然后经过滤波输出一个直流脉冲电压控制振荡器21的频率，经过多次反馈调整，振荡器21的输出就会稳定于期望值。锁相环电路简单，具备宽带跟踪、窄带滤波的特性，并有许多通用的集成电路可供选择，成本低、体积小，可优选为频率综合器11；在实际使用中，任意能基于振荡器产生时钟信号的电路结构均适用于所述频率综合器11，不以本实施例为限。
57.如图6所示，所述分频器22连接于所述振荡器21的输出端，对差分的时钟信号进行半整数分频，并将半整数分频后的信号作为本振信号lo。
58.具体地，所述分频器22用于半整数分频，分频比包括但不限于1.5、2.5、3.5、4.5，在此不一一赘述。此时，所述振荡器21输出的时钟信号的频率为所述本振信号lo频率的半整数倍，本振信号混频得到的射频信号的谐波远离振荡器输出信号的频率，也就避免了频率牵引的发生。
59.具体地，如图7所示，作为一示例，所述分频器22包括第一分频单元22a、第二分频单元22b及倍频单元22c。所述第一分频单元22a及所述第二分频单元22b均包括依次级联的第一三态门221及第二三态门222，各三态门的控制端分别接收差分的时钟信号，且两个三态门(所述第一三态门221与所述第二三态门222)的时钟信号相反；所述第一分频单元22a中的第一三态门与所述第二分频单元22b中的第一三态门的时钟信号相反。所述倍频单元22c的第一输入端连接所述第一分频单元22a的输出端，第二输入端连接所述第二分频单元22b的输出端，输出端输出半整数分频后的信号并连接所述第一分频单元22a与所述第二分频单元22b的输入端。本示例的分频器22可用于实现1.5倍分频。
60.更具体地，如图7所示，所述第一分频单元22a中第一三态门221的输入端作为所述第一分频单元22a的输入端，第一三态门221的输出端连接于第二三态门222的输入端，第二三态门222的输出端作为所述第一分频单元22a的输出端。各三态门均包括两个pmos管及两个nmos管，输出有高电平、低电平和保持三种状态；其中，第一pmos管p1的源极连接电源电压，栅极作为三态门第一控制端，漏极连接第二pmos管p2的源极；第二pmos管p2的栅极与第一nmos管n1的栅极连接在一起作为三态门的输入端；第二pmos管p2的漏极与第一nmos管n1的漏极连接在一起作为三态门的输出端；第一nmos管n1的源极连接第二nmos管n2的漏极；第二nmos管n2的栅极作为三态门的第二控制端，源极接地；三态门的第一控制端与第二控制端接收反相的时钟信号。在本示例中，所述第一分频单元22a中第一三态门221的第一控制端接收时钟信号clkp，第二控制端接收时钟信号clkn；第二三态门222的时钟信号与第一三态门221反相，即，第二三态门222的第一控制端接收时钟信号clkn，第二控制端接收时钟
信号clkp。所述第二分频单元22b中的第一三态门及第二三态门的连接关系与所述第一分频单元22a中相同，在此不一一赘述；不同之处在于，所述第二分频单元22b中第一三态门的第一控制端接收时钟信号clkn，第二控制端接收时钟信号clkp；第二三态门的第一控制端接收时钟信号clkp，第二控制端接收时钟信号clkn。
61.更具体地，如图7所示，所述倍频单元22c采用与非逻辑单元实现，所述与非逻辑单元包括但不限于与非门，任意能实现与非逻辑的电路结构均适用，不以本实施例为限。
62.更具体地，如图7所示，作为本发明的另一种实现方式，所述分频器22还包括缓冲单元22d，所述缓冲单元22d连接于所述倍频单元22c的输出端，用于提高所述本振信号lo的驱动能力。
63.具体地，作为另一示例，所述第一分频单元22a及所述第二分频单元22b还均包括m个传输模块223，m为大于等于1的自然数；各传输模块223均包括第三三态门2231及连接于所述第三三态门2231输出端的反相器2232。如图8所示，在本示例中，m设定为1；则所述第一分频单元22a及所述第二分频单元22b中均增加一级传输模块223。在所述第一分频单元22a中，传输模块223的输入端连接于第二三态门222的输出端，传输模块223的输出端作为所述第一分频单元22a的输出端；第三三态门2231的第一控制端接收时钟信号clkp，第二控制端接收时钟信号clkn。所述第二分频单元22b中传输模块的连接关系与所述第一分频单元22a中相同，在此不一一赘述；不同之处在于，所述第二分频单元22b中第三三态门的第一控制端接收时钟信号clkn，第二控制端接收时钟信号clkp。
64.需要说明的是，图8的方案中m设置为1，用于实现2.5分频。当需要增大分频比时调整m的取值即可，例如m＝2时分频比为3.5，m＝3时分频比为4.5，依次类推，通过增加传输模块的数量拓展出更高半整数分频比的分频器，在此不一一赘述。当m大于等于2时，各传输模块依次级联，所述第一分频单元22a中各级三态门的时钟信号依次相反，所述第二分频单元22b中各级三态门的时钟信号依次相反，此时，所述第一分频单元22a与所述第二分频单元22b中对应级三态门的时钟信号相反，在此不一一赘述。一般，半整数分频比为1.5、2.5、3.5和4.5，继续增大半整数分频比会进一步降低频率牵引的能量(谐波越高阶能量越弱)，但是当本振信号的频率确定后，半整数分频比越大则振荡器频率越高，相应的振荡器面积越大、电路越复杂，因此，可综合考量频率牵引的能量和振荡器面积，以确定合适的半整数分频比，不以本实施例为限。
65.如图9所示，作为本发明的另一种实现方式，所述本振信号产生电路2还包括占空比校准模块23，所述占空比校准模块23连接于所述分频器22的输出端，用于调整所述本振信号lo的占空比，调整后的信号作为本振信号lo提供给混频器。
66.具体地，所述占空比校准模块23用于对本振信号lo的占空比进行调节，以满足后续系统对时钟占空比的要求，在本示例中，将所述本振信号lo的占空比调整为50％。作为示例，所述占空比校准模块23包括占空比检测单元及占空比校正单元。所述占空比检测单元采用积分器和比较器对所述分频器22输出信号的占空比进行检测(理想的时钟信号占空比为50％，可以认为它的直流分量为高低电平的平均值；当占空比小于50％时，直流分量小于平均值；反之，直流分量大于平均值；因此可以用积分器和比较器来实现占空比检测的功能)。所述占空比校正单元固定上升沿(或下降沿)，基于所述占空比检测单元的输出信号调节下降沿(或上升沿)的延时，以此来达到调节占空比的目的。在实际使用中，任意能实现占
空比调整的电路结构均适用于本发明，不以本实施例为限。
67.本发明还提供一种本振信号产生方法，所述本振信号产生方法包括：获取占空比为50％的差分时钟信号，对差分的时钟信号进行半整数分频，将半整数分频后的信号作为本振信号。作为另一示例，所述本振信号产生方法还包括对半整数分频后的信号进行占空比调整，以使得所述本振信号的占空比为50％；调整后的占空比也可根据实际系统需要设置，不以本实施例为限。
68.所述本振信号产生方法可基于软件、硬件或软硬件结合的方式实现，在本实施例中，所述本振信号产生方法基于上述本振信号产生电路2实现。具体地，如图6～图9所示，所述振荡器21产生占空比为50％的差分时钟信号clkp和clkn，所述分频器22对差分时钟信号clkp和clkn进行半整数分频，半整数分频后的时钟信号作为本振信号lo，或者对半整数分频后的时钟信号进行占空比调整后输出作为本振信号lo。
69.如图7及图10所示，基于图7的分频器实现1.5分频时，电路节点q1和q2，q3和q4分别是对输入的时钟信号clkp和clkn进行3分频的正交时钟信号，将一对正交时钟信号送到与非门即可实现时钟频率加倍。3分频的正交信号经过倍频后在电路节点q5输出除1.5的分频时钟，电路节点q5的信号经过适当的缓冲单元后即可作为本振时钟使用。本发明充分利用了cmos工艺的互补特性以及电路节点的寄生电容，q1，q2，q3和q4在各自三态门关闭后依然可以保持电荷，从而保持状态不发生变化。这极大简化了电路设计，提高了分频器的运行速度，减小了电路面积，降低了电流消耗。
70.如图8及图11所示，基于图8的分频器实现2.5分频时，电路节点q1和q2，q3和q4，q6和q7分别是对输入的时钟信号clkp和clkn进行5分频的正交时钟信号，通过正交时钟倍频后在电路节点q8得到固定的除2.5的分频时钟。
71.如图12所示，本发明还提供一种无线通信系统，所述无线通信系统包括：
72.本振信号产生电路2、天线3、接收通路4以及发射通路5。
73.如图12所示，所述本振信号产生电路2用于提供本振信号lo，所述本振信号产生电路2的结构及工作原理参见上文，在此不一一赘述。
74.如图12所示，所述接收通路4连接所述天线3及所述本振信号产生电路2的输出端，基于所述本振信号lo对所述天线3接收的射频信号进行下变频。
75.具体地，作为示例，所述接收通路4包括低噪声放大器、连接于所述低噪声放大器输出端的滤波器，以及连接于所述滤波器输出端的混频器；该混频器接收所述本振信号，实现下变频功能。任意能基于所述本振信号对射频信号进行下变频的电路结构均适用于本发明的接收通路4，不以本实施例为限。
76.如图12所示，所述发射通路5连接所述本振信号产生电路2的输出端及所述天线3，基于所述本振信号lo对基带信号进行上变频，得到射频信号并通过所述天线3发射出去。
77.具体地，作为示例，所述发射通路5包括混频器、连接于混频器输出端的预放大器，以及连接于预放大器输出端的功率放大器；该混频器接收所述本振信号，实现上变频功能。任意能基于所述本振信号对基带信号进行上变频的电路结构均适用于本发明的发射通路5，不以本实施例为限。
78.如图12所示，在本实施例中，所述接收通路4与所述发射通路5通过时分复用共用同一天线3，所述天线3根据需要切换(图中未显示切换开关)不同的通路实现接收或发射的
功能。
79.本发明的无线通信系统可有效降低射频高功率器件对振荡器的频率牵引，且结构简单、成本低、功耗小、可拓展性强。
80.综上所述，本发明提供一种本振信号产生电路、产生方法及无线通信系统，包括：振荡器，用于产生占空比为50％的差分时钟信号；分频器，连接于所述振荡器的输出端，对差分的时钟信号进行半整数分频，并将半整数分频后的信号作为本振信号。本发明的本振信号产生电路、产生方法及无线通信系统对振荡器输出的时钟信号进行半整数分频，以此作为本振信号参与混频，可使振荡器的频率避开高功率器件的频率，从而降低对振荡器输出的时钟信号的频率牵引，减少噪声；本发明的分频器结构简单、面积小、功耗低、可拓展性强；本发明的分频器基于cmos工艺实现，成本低，集成度好，功耗低；本发明的本振信号产生电路适用于蓝牙、wi-fi等任意需要本振信号的射频前端电路，适用范围广。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
81.上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

技术特征：
1.一种本振信号产生电路，其特征在于，所述本振信号产生电路至少包括：振荡器，用于产生占空比为50％的差分时钟信号；分频器，连接于所述振荡器的输出端，对差分的时钟信号进行半整数分频，并将半整数分频后的信号作为本振信号。2.根据权利要求1所述的本振信号产生电路，其特征在于：所述本振信号产生电路还包括占空比校准模块，所述占空比校准模块连接于所述分频器的输出端，用于调整所述本振信号的占空比。3.根据权利要求1所述的本振信号产生电路，其特征在于：所述振荡器为lc-vco。4.根据权利要求1-3任意一项所述的本振信号产生电路，其特征在于：所述分频器包括第一分频单元、第二分频单元及倍频单元；所述第一分频单元及所述第二分频单元均包括依次级联的第一三态门及第二三态门，各三态门的控制端分别接收差分的时钟信号，且两个三态门的时钟信号相反；所述第一分频单元中的第一三态门与所述第二分频单元中的第一三态门的时钟信号相反；所述倍频单元的第一输入端连接所述第一分频单元的输出端，第二输入端连接所述第二分频单元的输出端，输出端输出半整数分频后的信号并连接所述第一分频单元与所述第二分频单元的输入端。5.根据权利要求4所述的本振信号产生电路，其特征在于：所述第一分频单元及所述第二分频单元还均包括连接于所述第二三态门输出端的m个传输模块，m为大于等于1的自然数，各传输模块依次级联；各传输模块均包括第三三态门及连接于所述第三三态门输出端的反相器，所述第三三态门的控制端接收差分的时钟信号；所述第一分频单元中各级三态门的时钟信号依次相反，所述第二分频单元中各级三态门的时钟信号依次相反。6.根据权利要求4所述的本振信号产生电路，其特征在于：所述倍频单元为与非逻辑单元。7.根据权利要求4所述的本振信号产生电路，其特征在于：所述分频器还包括缓冲单元，所述缓冲单元连接于所述倍频单元的输出端，用于提高所述本振信号的驱动能力。8.一种本振信号产生方法，其特征在于，所述本振信号产生方法至少包括：获取占空比为50％的差分时钟信号，对差分的时钟信号进行半整数分频，将半整数分频后的信号作为本振信号。9.根据权利要求8所述的本振信号产生方法，其特征在于：所述本振信号产生方法还包括对半整数分频后的信号进行占空比调整，以使得所述本振信号的占空比为50％。10.一种无线通信系统，其特征在于，所述无线通信系统至少包括：天线、接收通路、发射通路以及如权利要求1-7任意一项所述的本振信号产生电路；所述本振信号产生电路用于提供本振信号；所述接收通路连接所述天线及所述本振信号产生电路的输出端，基于所述本振信号对所述天线接收的射频信号进行下变频；所述发射通路连接所述本振信号产生电路的输出端及所述天线，基于所述本振信号对基带信号进行上变频，得到射频信号并通过所述天线发射出去。

技术总结
本发明提供一种本振信号产生电路、产生方法及无线通信系统，包括：振荡器，用于产生占空比为50％的差分时钟信号；分频器，连接于振荡器的输出端，对差分的时钟信号进行半整数分频，并将半整数分频后的信号作为本振信号。本发明对振荡器输出的时钟信号进行半整数分频，以此作为本振信号参与混频，可使振荡器的频率避开高功率器件的频率，从而降低对振荡器输出的时钟信号的频率牵引，减少噪声；分频器结构简单、面积小、功耗低、可拓展性强；基于CMOS工艺实现，成本低，集成度好，功耗低；适用于蓝牙、Wi-Fi等任意需要本振信号的射频前端电路，适用范围广。用范围广。用范围广。


技术研发人员：陈学辉
受保护的技术使用者：上海物骐微电子有限公司
技术研发日：2023.03.30
技术公布日：2023/7/12