QFN封装结构和射频收发模组结构的制作方法

qfn封装结构和射频收发模组结构
1.本技术要求于2022年09月06日提交中国专利局、申请号为pct/cn2022/117396、申请名称为“一种qfn封装结构、射频收发模组结构及电子设备”的pct国际申请的优先权，其全部内容通过引用结合在本技术中。
技术领域
2.本实用新型涉及封装及模组走线设计技术领域，尤其涉及一种qfn封装结构和射频收发模组结构。


背景技术：

3.目前很多芯片在大发射功率的条件下容易产生辐射超标的问题。一般来说，当芯片支持15dbm的发射功率时，可能超出fcc(federal communications commission，国联邦通信委员会)规定的对谐波辐射的限制20db以上。目前市面上产品为了解决该问题，一般通过额外增加滤波器件，或增加芯片屏蔽罩，但这些方案都会大幅度增加成本或者使得芯片体积增加，因此，如何更低成本地解决辐射超标成为亟待解决的技术问题。


技术实现要素：

4.本实用新型提供一种qfn封装结构和射频收发模组结构，用于解决辐射超标的技术问题。
5.第一方面，本实用新型提供一种qfn封装结构，包括基板、epad焊接区、芯片和qfn封装引脚，所述epad焊接区设置于所述基板的表面，所述芯片设置于所述epad焊接区的表面；
6.所述qfn封装引脚围绕所述epad焊接区并且设置于所述基板的表面；所述qfn封装引脚用于与所述qfn封装结构的外部的器件连接；所述qfn封装引脚与所述芯片连接；
7.所述qfn封装引脚包括qfn封装引脚的射频发射引脚、qfn封装引脚的射频接收引脚、qfn封装引脚的射频发射地引脚以及和qfn封装引脚的射频接收地引脚；
8.所述qfn封装引脚的射频发射引脚分别与所述qfn封装引脚的射频发射地引脚以及所述qfn封装引脚的射频接收引脚相邻；所述qfn封装引脚的射频接收引脚还与所述qfn封装引脚的射频接收地引脚相邻。
9.在一种可能的设计中，所述epad焊接区均匀设有多组通向内层地或底层地的过孔，所述内层地为设置于多层板的中间层的地，所述底层地为设置于双层板的底层的地，所述基板包括所述多层板或所述双层板；所述过孔从所述基板的顶层通向所述基板的底层。
10.第二方面，本实用新型提供一种qfn封装结构，包括基板、epad焊接区、芯片和qfn封装引脚，所述epad焊接区设置于所述基板的表面，所述芯片设置于所述epad焊接区的表面；
11.所述qfn封装引脚围绕所述epad焊接区并且设置于所述基板的表面；所述qfn封装引脚用于与所述qfn封装结构的外部的器件连接；所述qfn封装引脚与所述芯片连接；
12.所述qfn封装引脚包括qfn封装引脚的射频收发引脚、qfn封装引脚的射频发射地引脚以及qfn封装引脚的射频接收地引脚；
13.所述qfn封装引脚的射频收发引脚分别与所述qfn封装引脚的射频发射地引脚和所述qfn封装引脚的射频接收地引脚相邻。在一种可能的设计中，所述epad焊接区均匀设有多组通向内层地或底层地的过孔，所述内层地为设置于多层板的中间层的地，所述底层地为设置于双层板的底层的地，所述基板包括所述多层板或所述双层板；所述过孔从所述基板的顶层通向所述基板的底层。
14.第三方面，本实用新型提供一种射频收发模组结构，包括：匹配网络电路、第一电感以及第一方面提供的任意一种可能的qfn封装结构，天线与所述匹配网络电路第一端连接，所述第一电感的第一端与所述匹配网络电路的第二端连接，所述第一电感的第二端与所述qfn封装引脚的射频接收引脚连接；
15.其中，所述的qfn封装结构的qfn封装引脚用于与所述qfn封装结构的外部的器件连接，包括：所述qfn封装引脚的射频发射引脚与所述匹配网络电路的第二端连接。
16.在一种可能的设计中，所述匹配网络电路包括第一电容、第二电容、第三电容以及第二电感；
17.所述天线与所述匹配网络电路的第一端连接，包括：所述天线与所述第一电容的第一端连接，所述第一电容的第一端为所述匹配网络电路的第一端；
18.所述第一电容的第二端分别连接所述第二电容的第一端与所述第二电感的第一端；所述第二电容的第二端接地；
19.所述qfn封装引脚的射频发射引脚与所述匹配网络电路的第二端连接，包括：所述qfn封装引脚的射频发射引脚分别连接所述第二电感的第二端以及所述第三电容的第一端；
20.所述第一电感的第一端与所述匹配网络电路的第二端连接，包括：所述第一电感的第一端分别连接所述第二电感的第二端以及所述第三电容的第一端；
21.所述第二电感的第二端以及所述第三电容的第一端为所述匹配网络电路的第二端；所述第三电容的第二端接地。
22.在一种可能的设计中，还包括走线，所述走线包括第一走线和第二走线；
23.所述第二走线与所述qfn封装引脚的射频发射地引脚连接；
24.所述第一走线与所述qfn封装引脚的射频接收地引脚连接，所述第一走线均匀设置有多个通向内层地或底层地的过孔；
25.所述第三电容的第二端接地，包括：所述第三电容的第二端与所述第二走线连接，所述第二走线均匀设置有多个通向所述内层地或所述底层地的过孔。
26.在一种可能的设计中，所述走线还包括：第三走线；
27.所述第二电容的第二端接地，包括：所述第二电容的第二端与所述第三走线连接，所述第三走线均匀设置有多个通向所述内层地或所述底层地的过孔；
28.所述走线还包括第四走线；所述第四走线位于所述第三走线远离所述qfn封装引脚的射频发射地引脚的一侧，所述第四走线均匀设置有多个通向所述内层地或所述底层地的过孔。
29.在一种可能的设计中，所述第三电容与所述qfn封装引脚的射频发射引脚所在的
基板的边缘之间的水平距离为1～5mm。
30.在一种可能的设计中，所述走线还包括：第一射频传输线、第二射频传输线以及第三射频传输线；
31.所述第一射频传输线与所述第一走线之间的垂直方向的距离大于所述第三射频传输线与所述第三走线之间的垂直方向的距离；
32.所述第一电感的第二端与所述qfn封装引脚的射频接收引脚连接，包括：
33.所述第一射频传输线连接所述第一电感的第二端和所述qfn封装引脚的射频接收引脚；
34.所述qfn封装引脚的射频发射引脚分别连接所述第二电感的第二端以及所述第三电容的第一端，包括：所述第二射频传输线连接所述第二电感的第二端、所述第三电容的第一端以及所述qfn封装引脚的射频发射引脚；
35.所述第一电感的第一端分别连接所述第二电感的第二端以及所述第三电容的第一端，包括：所述第二射频传输线连接所述第一电感的第一端、所述第二电感的第二端以及所述第三电容的第一端；
36.所述第一电容的第二端分别连接所述第二电容的第一端与所述第二电感的第一端，包括：所述第三射频传输线连接所述第二电感的第一端、所述第二电容的第一端以及所述第一电容的第二端。
37.在一种可能的设计中，所述匹配网络电路还包括第四电容和第五电容；
38.所述第一电容的第二端连接所述第四电容的第一端，所述第四电容的第二端接地；
39.所述第一电感的第一端分别连接所述第二电感的第二端以及所述第三电容的第一端，包括：所述第一电感的第一端连接所述第五电容的第一端，所述第五电容的第二端接地。
40.在一种可能的设计中，所述第一电容的第二端连接所述第四电容的第一端，包括：所述第三射频传输线连接所述第四电容的第一端以及所述第一电容的第二端；
41.所述第四电容的第二端接地，包括：所述第四电容的第二端与所述第三走线连接，所述第三走线均匀设置有多个通向所述内层地或所述底层地的过孔；
42.所述第一电感的第一端连接所述第五电容的第一端，包括：所述第二射频传输线连接所述第一电感的第一端以及所述第五电容的第一端；
43.所述第五电容的第二端接地，包括：所述第五电容的第二端与所述第二走线连接，所述第二走线均匀设置有多个通向所述内层地或所述底层地的过孔。
44.第四方面，本实用新型提供一种射频收发模组结构，包括：匹配网络电路以及第二方面提供的任意一种可能的qfn封装结构；
45.所述的qfn封装结构的qfn封装引脚用于与所述qfn封装结构的外部的器件连接，包括：所述qfn封装引脚的射频收发引脚与所述匹配网络电路的第二端连接，所述匹配网络电路的第一端与天线连接。
46.在一种可能的设计中，所述匹配网络电路包括第一电容、第二电容、第三电容以及第二电感；
47.所述匹配网络电路的第一端与天线连接，包括：所述第一电容的第一端与所述天
线连接，所述第一电容的第一端为所述匹配网络电路的第一端；
48.所述第一电容的第二端分别连接所述第二电容的第一端与所述第二电感的第一端；所述第二电容的第二端接地；
49.所述qfn封装引脚的射频收发引脚与所述匹配网络电路的第二端连接，包括：所述qfn封装引脚的射频收发引脚分别连接所述第二电感的第二端以及所述第三电容的第一端；
50.所述第二电感的第二端和所述第三电容的第一端为所述匹配网络电路的第二端；所述第三电容的第二端接地。
51.在一种可能的设计中，还包括走线，所述走线包括第一走线和第二走线；
52.所述第一走线与所述qfn封装引脚的射频接收地引脚连接，所述第一走线均匀设置有多个通向内层地或底层地的过孔；所述第二走线与所述qfn封装引脚的射频发射地引脚连接。
53.所述第三电容的第二端接地，包括：所述第三电容的第二端与所述第二走线连接，所述第二走线均匀设置有多个通向所述内层地或所述底层地的过孔。
54.在一种可能的设计中，所述走线还包括：第三走线；
55.所述第二电容的第二端接地，包括：所述第二电容的第二端与所述第三走线连接，所述第三走线均匀设置有多个通向所述内层地或所述底层地的过孔；
56.所述走线还包括第四走线；所述第四走线位于所述第三走线远离所述qfn封装引脚的射频发射地引脚的一侧，所述第四走线均匀设置有多个通向所述内层地或所述底层地的过孔。
57.在一种可能的设计中，所述第三电容与所述qfn封装引脚的射频收发引脚所在的基板的边缘之间的水平距离为1～5mm。
58.在一种可能的设计中，所述走线还包括：第二射频传输线和第三射频传输线；
59.所述第三射频传输线与所述第一走线之间的垂直方向的距离大于所述第三射频传输线与所述第三走线之间的垂直方向的距离；
60.所述qfn封装引脚的射频收发引脚分别连接所述第二电感的第二端以及所述第三电容的第一端，包括：所述第二射频传输线连接所述第二电感的第二端、所述第三电容的第一端以及所述qfn封装引脚的射频收发引脚；
61.所述第一电容的第二端分别连接所述第二电容的第一端与所述第二电感的第一端，包括：所述第三射频传输线连接所述第二电感的第一端、所述第二电容的第一端和以及所述第一电容的第二端。
62.在一种可能的设计中，所述匹配网络电路还包括第四电容和第五电容；
63.所述第一电容的第二端连接所述第四电容的第一端，所述第四电容的第二端接地；
64.所述qfn封装引脚的射频收发引脚连接所述第五电容的第一端，所述第五电容的第二端接地。
65.在一种可能的设计中，所述第一电容的第二端连接所述第四电容的第一端，包括：所述第三射频传输线连接所述第四电容的第一端以及所述第一电容的第二端；
66.所述第四电容的第二端接地，包括：所述第四电容的第二端与所述第三走线连接，
所述第三走线均匀设置有多个通向所述内层地或所述底层地的过孔；
67.所述qfn封装引脚的射频收发引脚连接所述第五电容的第一端，包括：所述第二射频传输线连接所述第五电容的第一端以及所述qfn封装引脚的射频收发引脚；
68.所述第五电容的第二端接地，包括：所述第五电容的第二端与所述第二走线连接，所述第二走线均匀设置有多个通向所述内层地或所述底层地的过孔。
69.本实用新型提供一种qfn封装结构和射频收发模组结构，分别在qfn封装结构的qfn封装引脚的射频接收引脚的邻侧，以及qfn封装引脚的射频发射引脚的邻侧设置qfn封装引脚的射频接收地引脚和射频发射地引脚，射频发射引脚的谐波更容易传导到射频发射地引脚和射频接收地引脚，减少了谐波对外的辐射能量。通过在射频发射引脚的上下端用射频接收地引脚和射频发射地引脚进行包围，使得谐波能量可以在qfn封装结构内部通过射频接收地引脚或射频发射地引脚形成的闭合的回路传导，减少对外的辐射，避免造成fcc超标。
附图说明
70.为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
71.图1为本实用新型实施例提供的一种qfn封装结构的示意图；
72.图2为本实用新型实施例提供的一种射频收发模组结构的示意图；
73.图3为本实用新型实施例提供的一种匹配网络电路的示意图；
74.图4为本实用新型实施例提供的另一种匹配网络电路的示意图；
75.图5为本实用新型实施例提供的另一种射频收发模组结构的示意图；
76.图6为本实用新型实施例提供的再一种射频收发模组结构的示意图；
77.图7为本实用新型实施例提供的另一种qfn封装结构的示意图；
78.图8为本实用新型实施例提供的又一种射频收发模组结构的示意图；
79.图9为本实用新型实施例提供的又一种射频收发模组结构的示意图；
80.图10为本实用新型实施例提供的又一种射频收发模组结构的示意图。
具体实施方式
81.这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本实用新型相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本实用新型的一些方面相一致的方法和装置的例子。
82.本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本实用新型的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、
系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
83.以蓝牙的辐射法规为例，不同国家均对2.4ghz以外的谐波的能量有要求，并且该要求日益严苛。以ble(bluetooth of low energy，低功耗蓝牙)芯片为例，目前市面上的ble芯片的辐射能量容易超标，不容易通过国际标准认证。例如，当蓝牙芯片需要发射15dbm功率时，测试得到的辐射超标20db。辐射超标是因为ble芯片本身会因为非线性失真等原因产生带外的干扰，因此容易影响其他设备。简单来说，非线性失真会使得谐波的占比提高，这种现象称之为thd(total harmonic distortion，总谐波失真)。ble芯片的发射功率增加，谐波能量也会增加，因而导致ble芯片的谐波辐射超出规定的谐波辐射限制。
84.针对现有技术中存在的上述问题，本实用新型提供一种qfn封装结构和射频收发模组结构。
85.本实用新型的发明构思在于：在qfn封装引脚的射频接收引脚的邻侧，以及qfn封装引脚的射频发射引脚的邻侧设置qfn封装引脚的射频接收地引脚和射频发射地引脚，在射频发射引脚的上下侧用射频接收地引脚和射频发射地引脚进行包围。当芯片发射功率时，可以使得能量中的谐波在qfn封装结构内部通过射频接收地引脚或射频发射地引脚形成的闭合的回路传导，减少对外的辐射，避免造成fcc超标。
86.本技术实施例的射频收发模组结构可以包括走线、匹配网络电路、第一电感以及qfn封装(quad flat no-leads package，方形扁平无引脚封装)结构。匹配网络可以形成2阶低通滤波器，而qfn封装结构形成的寄生电感和寄生电容也可以看成为2阶低通滤波器，从而可以使得qfn封装结构与匹配网络电路之间形成多阶滤波电路，通过加大滤波电路的阶数提高对谐波的抑制，降低谐波能量辐射强度。
87.下面以具体地实施例对本技术的技术方案以及本技术的技术方案如何解决上述技术问题进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图，对本技术的实施例进行描述。
88.图1为本实用新型实施例提供的一种qfn封装结构的示意图。如图1所示，本实用新型实施例提供的qfn封装结构101包括epad(exposed pad)焊接区51、芯片52和qfn封装引脚53以及基板56。epad焊接区51设置于基板56的表面，芯片52设置于epad焊接区51的表面，qfn封装引脚53与芯片52连接，qfn封装引脚53包括射频发射地引脚vss_tx和射频接收地引脚vss_rx、射频接收引脚rx和射频发射引脚tx。
89.可选地，qfn封装引脚53围绕epad焊接区51并且设置于基板56的表面的边缘位置，qfn封装引脚53用于与qfn封装结构101的外部的器件电连接，例如，与qfn封装结构外部的匹配网络电路连接，或者qfn封装引脚53还用于与其他芯片连接以实现用户预设的功能。
90.可选地，芯片52设置于epad焊接区51的非中心位置的表面，即芯片52设置于偏离epad焊接区51的中心位置。如图1所示，相比于qfn封装引脚的其他引脚，芯片52设置于更靠近qfn封装引脚的射频发射引脚tx。
91.可选地，qfn封装引脚53的射频发射引脚tx与芯片52的射频发射引脚通过绑定线连接，qfn封装引脚53的射频接收引脚rx与芯片52的射频接收引脚通过绑定线连接。qfn封装引脚53的射频发射地vss_tx与芯片52的射频发射地引脚连接，qfn封装引脚53的射频接收地vss_rx与芯片52的射频接收地引脚连接。绑定线的存在可以向qfn封装结构101内引入
寄生电感和寄生电容，以在qfn封装结构101内形成低通滤波，从而实现对谐波的过滤，并使得高次谐波不容易传导到qfn封装结构101外的射频通路，减少对外辐射，从而通过各种法规对辐射能量的测试要求。
92.可选地，epad焊接区51上可以均匀设有多组通向内层地或底层地的过孔，内层地为设置于多层板的中间层的完整的地，底层地为设置于双层板的底层的完整的地，基板56可以为多层板或者双层板。
93.可选地，过孔从基板56的顶层通向基板56的底层，也就是过孔可以将基板56的顶层和底层导通。例如，对于4层基板来说，底层也会有少量的信号线，因此，完整的地可以设置在第二层或者第三层，即基板中未设置信号线的层或者信号线设置较少的层用来设置完整的地。epad焊接区设置的过孔可以用于连接到第二层设置的内层地，或者用于连接到第三层设置的内层地。在工艺上，过孔可以用于连通第一层、第二层、第三层和第四层，这样成本更低，即过孔可以穿透整个线路板，这样工艺便于实现，成本较低。
94.过孔可以使得内层地或底层地与芯片52之间的寄生阻抗更小，回流路径更为顺畅。本实施例中，内层地是完整的地并且可以被顶层地包裹，所以内层地的屏蔽性最优，从而确保芯片发射能量中的高次谐波不会通过设置于顶层的走线辐射出来。
95.本实用新型实施例提供的qfn封装结构，qfn封装引脚的射频发射地引脚vss_tx和qfn封装引脚的射频接收引脚rx分别设置在qfn封装引脚的射频发射引脚tx的两旁，qfn封装引脚的射频接收引脚rx与qfn封装引脚的射频接收地引脚vss_rx相邻。射频发射引脚的谐波更容易传导到射频发射地引脚和射频接收地引脚，减少了谐波对外的辐射能量。通过在射频发射引脚tx的上下端用射频接收地引脚vss_rx和射频发射地引脚vss_tx进行包围，使得能量中谐波可以在qfn封装结构内部通过射频接收地引脚vss_rx或射频发射地引脚vss_tx形成的闭合的回路传导，减少对外的辐射。
96.在图1的基础上，图2为本实用新型实施例提供的一种射频收发模组结构的示意图。如图2所示，本实用新型实施例提供的射频收发模组结构，包括qfn封装结构101、匹配网络电路103和第一电感l1。本实施例中，射频收发模组还可以包括天线102。
97.天线102与匹配网络电路103的第一端连接，匹配网络电路103的第二端与qfn封装引脚的射频发射引脚tx连接。qfn封装引脚的射频发射引脚tx与qfn封装引脚的射频接收引脚rx通过第一电感l1连接，具体地，第一电感l1的第一端与匹配网络电路103的第二端连接，第一电感l1的第二端与qfn封装引脚的射频接收引脚rx连接。
98.在qfn封装结构101中，qfn封装引脚的射频发射引脚tx与qfn封装引脚的射频接收引脚rx分别通过绑定线与芯片52的射频发射引脚、芯片52的射频接收引脚连接。
99.本实用新型实施例提供的射频收发模组结构，qfn封装结构形成的寄生电容和寄生电感与qfn封装结构外部的匹配网络电路相结合，形成多阶滤波电路，通过加大滤波电路的阶数，可以提高对谐波的抑制效果，从而降低谐波能量辐射强度。在qfn封装结构内，tx的绑定线设置在vss_rx的绑定线和vss_tx的绑定线之间，使得tx的绑定线被二者包围。对于射频收发模组结构的qfn封装结构之外的走线，连接tx的走线设置在上侧连接vss_rx的走线和下侧连接vss_tx的走线之间，使得连接tx的走线被二者包围，这样可以减小tx谐波对外的辐射，因为连接tx的走线被连接vss_rx的走线与连接vss_tx的走线包围以后，其能量更为集中，不会发散。
100.继续参照图2所示，匹配网络电路103包括第一电容c1、第二电容c2、第三电容c3以及第二电感l2。
101.其中，天线102与第一电容c1的第一端连接，第一电容c1的第一端为匹配网络电路103的第一端。第一电容c1的第二端分别连接至第二电容c2的第一端与第二电感l2的第一端，第二电容c2的第二端接地(如图2中gnd1)。
102.qfn封装引脚的射频发射引脚tx分别连接第二电感l2的第二端、第三电容c3的第一端以及第一电感l1的第一端，第二电感l2的第二端和第三电容c3的第一端为匹配网络电路103的第二端。第三电容c3的第二端接地(如图2中gnd2)。
103.本实施例中，qfn封装结构101外部的3元素匹配网络电路可以形成2阶低通滤波器，qfn封装结构101形成的寄生电感和寄生电容也可以看成为二阶低通滤波器，因此，图2所示的射频收发模组结构整体形成4阶的低通滤波器，从而对高次谐波有更好的抑制效果。本实施例中，阶数越多，对谐波的抑制效果越好，但是阶数越多，插损也会越多，图2所示的形成4阶的低通滤波器可以在保证对谐波抑制效果的同时将插损控制在一定限度内。
104.可以理解的是，第二电容c2和第三电容c3都存在等效寄生电感(equivalent series inductance，esl)，等效寄生电感与电容串联，所以会产生串联自谐振，该自谐振的频率即为电容的自谐振频率(self-resonant frequency，srf)，自谐振频率越高对谐波抑制效果越好。图3所示的匹配网络电路103中示出了第二电容c2和第三电容c3各自的等效寄生电感esl1和esl2。可选地，第二电容c2和第三电容c3可以选用等效寄生电感为10nh的相应电容元件。
105.因而，为了进一步提升对高次谐波的抑制效果，在图3基础上可以增加第四电容c4和第五电容c5，将第四电容c4和第五电容c5分别与第二电容c2和第三电容c3并联，减少寄生电感，从而增加电容的自谐振频率，对更高频率的谐波能有更好的抑制效果。比如对7次谐波2.4*7＝16.8ghz达到更好抑制。
106.例如，在图3基础上增加第四电容c4和第五电容c5形成如图4所示的匹配网络电路103。第四电容c4的第一端与第一电容c1的第二端连接，第四电容c4的第二端接地(gnd3)，第五电容c5的第一端与第二电感l2的第二端连接，第五电容c5的第二端接地(gnd4)。图4中还示出了第四电容c4和第五电容c5各自的等效寄生电感esl3和esl4，等效寄生电感esl3和esl4分别与对应的电容本身串联。可选地，第四电容c4可以和第二电容c2相同，第五电容c5可以与第三电容c3相同，以使增加电容后的寄生电感减半。
107.为图2所示的射频收发模组结构铺设走线，形成如图5所示的射频收发模组结构。如图5所示，本实施例提供的射频收发模组结构包括：匹配网络电路、第一电感l1以及qfn封装结构。天线102与匹配网络电路的第一端连接，匹配网络电路的第二端与qfn封装结构中qfn封装引脚的射频发射引脚tx连接。第一电感l1分别连接匹配网络电路与qfn封装引脚的射频接收引脚rx。
108.走线包括第一走线201和第二走线202，走线可以设置于基板56的顶层，基板56可以为多层板结构，其中间层设置有完整的地，定义该地为内层地。基板56也可以为双层板结构，其底层设置有完整的地，定义为底层地。本实施例中基板可以为pcb或者fpc，或者一半的基板采用pcb，另一半的基板采用fpc，例如，qfn封装结构的基板用pcb，设置有匹配网络电路的基板用fpc。再例如，qfn封装结构的基板和设置有匹配网络电路的基板可以是同一
块pcb或fpc。
109.如图5所示，qfn封装引脚的射频接收引脚rx分别与qfn封装引脚的射频接收地引脚vss_rx和qfn封装引脚的射频发射引脚tx相邻，qfn封装引脚的射频发射引脚tx与qfn封装引脚的射频发射地引脚vss_tx相邻。
110.射频接收地引脚vss_rx与第一走线201连接，第一走线201均匀设置有多个通向基板的内层地或底层地的过孔。
111.第二走线202连接射频发射地引脚vss_rx与匹配网络电路中的第三电容c3的第二端，第二走线202上均匀设置有多个通向内层地或底层地的过孔，使得第三电容c3的第二端接地。本实施例中，走线上设置的过孔可以实现走线与基板内部的完整的地的连接，若基板为2层板，则基板的完整的地设置在底层，过孔可以实现走线与底层地的连接。若基板为多层板，即层数大于2的基板，则基板的完整的地设置在中间层，过孔用于连接走线与中间层的地。本实施例中，对于层数大于2的基板，其过孔也可以穿过整个线路板，以降低成本。
112.可选地，在一些实施例中，第二走线202仅与第三电容c3的第二端连接。
113.第一走线201和第二走线202分别与射频接收地引脚vss_rf和射频发射地引脚vss_tx连接，而射频接收地引脚vss_rx和射频发射地引脚vss_tx位于qfn封装引脚的射频接收引脚rx和qfn封装引脚的射频发射引脚tx的邻侧，且第一走线201和第二走线202设置有多个通向内层地或底层地的过孔。从而使得第一走线201和第二走线202对qfn封装引脚的射频接收引脚rx和qfn封装引脚的射频发射引脚tx起到包地效果。当芯片发射功率时，发射能量可以被约束在第一走线201和第二走线202之内，能量中的高次谐波通过第二走线202上的过孔流到内层地或底层地，避免能量在到达天线102之前通过走线辐射出去造成fcc超标。
114.第二走线202分别与射频发射地引脚vss_tx以及第三电容c3的第二端连接时，可以使得高次谐波通过第二走线202的过孔以及射频发射地引脚vss_tx流到内层地或底层地的同时，还可以帮助对芯片以发射功率所传输的信号解调。第二走线202只与第三电容c3的第二端连接时，则可以使得高次谐波通过第二走线202上的过孔流到内层地或底层地。
115.继续参照图5，走线还包括：第三走线203，走线可以设置于基板56的顶层。
116.第三走线203与匹配网络电路中的第二电容c2的第二端连接，第三走线203均匀设置有多个通向内层地或底层地的过孔，使得第二电容c2的第二端接地。本实施例中，高次谐波可以通过位于基板顶层的第二电容c2传导到第三走线203的过孔从而回流到epad焊接区，然后通过epad焊接区的过孔回流到芯片52，这样可以确保保持谐波不会通过顶层地辐射出去。
117.第三走线203作用在于芯片发射功率时能量中的高次谐波可以通过第三走线203上的过孔流到内层地或底层地。为了使得高次谐波以最短路径流到内层地或底层地，例如使得高次谐波可以尽早通过第三走线203上的过孔流到内层地或底层地，第三走线203的长度较短，例如长度为1-5mm。
118.可选地，继续参照图5所示，走线还可以包括第四走线204。第四走线204可以设置于第三走线203远离qfn封装引脚的射频发射地引脚vss_tx的一侧，第四走线204均匀设置有多个通向内层地或底层地的过孔，以便进一步使得高次谐波通过第四走线204上的过孔流到内层地或底层地。
119.可选地，第三走线203和第二四走线205之间的间隔宽度可以根据实际工况设置。
120.需要说明的是，第一走线201、第二走线202以及第三走线203和第四走线205上的过孔大小可以根据各自走线的宽度确定，过孔的内表面加固有铜皮以使其导电，将基板的顶层与底层导通。
121.在一些实施例中，匹配网络电路中的第三电容c3可以极限靠近qfn封装引脚的射频发射引脚tx，距离越小效果越好，这样可以确保qfn封装引脚的射频发射引脚tx的能量中的高次谐波就近找到第三电容c3，进而从第二走线202上的过孔流到内层地或底层地。例如第三电容c3与qfn封装引脚的射频发射引脚tx所在的基板56之间的水平距离x1可以为1～5mm。
122.可选地，走线还包括：第一射频传输线205、第二射频传输线206以及第三射频传输线207，本实施例中，传输线可以设置于基板的顶层。
123.如图5所示，第一射频传输线205连接第一电感l1的第二端和qfn封装引脚的射频接收引脚rx，第二射频传输线206连接第一电感l1的第一端、匹配网络电路中的第二电感l2的第二端、第三电容c3的第一端以及qfn封装引脚的射频发射引脚tx，第三射频传输线207连接第二电感l2的第一端、第二电容c2的第一端和匹配网络电路中的第一电容c1的第二端。图5中未示出第一电容c1，以第三射频传输线207直接连接至天线102示出。本实施例中，电容和电感可以设置于基板的顶层。
124.为了进一步降低走线的辐射能量，设置第一射频传输线205与第一走线201之间的垂直方向的距离d1大于第三射频传输线207与第三包地线203之间的垂直方向的距离d2。例如，d1可以设置为150～500um，最佳值可以为250um；d2可以设置为50～500um，最佳值可以为50um。
125.参照图5所示，匹配网络电路中的第二电容c2和第三电容c3均位于第二射频传输线206和第三射频传输线207远离gfn封装引脚的射频接收引脚rx的一侧，因而设置d1大于d2，一方面可以使得第一走线201尽可能少地耦合芯片52发射功率的能量，另一方面可以确保第二射频传输线206和第三射频传输线207上的能量中的谐波更为集中的经由第二电容c2和第三电容c3实现滤波，并还可以通过第三走线203和第二走线202上的过孔流到内层地或底层地，这样可以最大程度地约束高次谐波经由第二电容c2和第三电容c3滤波退耦到内层地或底层地，达到既滤波又包地的效果。可以理解的是，第一射频传输线205至第三射频传输线207传输高次谐波，例如芯片52为ble的第一射频传输线至第三射频传输线上传输2.4g蓝牙信号，同时高次谐波也会通过第一射频传输线205至第三射频传输线207传输。
126.可选地，qfn封装结构的epad焊接区51上可以均匀设有多组通向内层地或底层地的过孔。由于芯片52设置于epad焊接区51的表面，因而在epad焊接区51上设置多组通向内层地或底层地的过孔，可以使得内层地或底层地与芯片52之间的寄生阻抗更小，回流路径更为顺畅。图5中未示出芯片52，芯片52与epad焊接区51的位置关系可参考图2所示。
127.在图5的基础上，匹配网络电路中增加与第二电容c2和第三电容c3并联的第四电容c4和第五电容c5可以形成图6所示的射频收发模组结构。如图6所示，第四电容c4的两端分别与第三射频传输线207和第三走线203连接，第五电容c5的两端分别与第二射频传输线206和第二走线202连接。可选地，图6中所示的第二走线202还可以只与第三电容c3以及第五电容c5连接，对应图示在本实用新型实施例中未示出。
128.本实施例提供的射频收发模组结构包括走线、匹配网络电路、第一电感以及qfn封装结构，分别在qfn封装引脚的射频接收引脚的邻侧，以及qfn封装引脚的射频发射引脚的邻侧设置了qfn封装引脚的射频接收地引脚和射频发射地引脚，射频接收地引脚和第一走线连接，第二走线与第三电容的第二端连接或者分别与第三电容的第二端和射频发射地引脚连接，第一走线和第二走线上分别均匀设有多个通向内层地或底层地的过孔，内层地为设置于多层板的中间层的完整的地，底层地为设置于双层板的底层的完整的地，基板可以为多层板或双层板。当芯片发射功率时，所发射的能量可以被约束在第一走线和第二走线内，避免能量在到达天线之前辐射出去而造成fcc超标，达到最佳屏蔽效果。
129.图7为本技术实施例提供的另一种qfn封装结构的示意图。如图7所示，本实用新型实施例提供的qfn封装结构111包括epad(exposed pad)焊接区81、芯片82和qfn封装引脚83以及基板86。epad焊接区81设置于基板86的表面，芯片82设置于epad焊接区81的非中心位置的表面，qfn封装引脚83与芯片82连接，qfn封装引脚83包括射频发射地引脚vss_tx和射频接收地引脚vss_rx、射频收发引脚trx。
130.可选地，qfn封装引脚83围绕epad焊接区81并且设置于基板86的表面的边缘位置，qfn封装引脚83用于与qfn封装结构111的外部的器件电连接，例如，与qfn封装结构外部的匹配网络电路连接，或者qfn封装引脚83还用于与其他芯片连接以实现用户预设的功能。
131.可选地，qfn封装引脚83的射频收发引脚trx与芯片82的射频收发引脚通过绑定线连接。qfn封装引脚83的射频发射地vss_tx与芯片82的射频发射地引脚连接，qfn封装引脚83的射频接收地vss_rx与芯片82的射频接收地引脚连接。
132.绑定线的存在可以向qfn封装结构111内引入寄生电感和寄生电容，以在qfn封装结构111内形成低通滤波，从而实现对谐波的过滤，并使得高次谐波不容易传导到qfn封装结构111外的射频通路，减少对外辐射，从而通过各种法规对辐射能量的测试要求。
133.可选地，epad焊接区81可以均匀设有多组通向内层地或底层地的过孔，内层地为设置于多层板的中间层的完整的地，底层地为设置于双层板的底层的完整的地，基板86可以为多层板或者双层板。
134.可选地，过孔从基板86的顶层通向基板86的底层，也就是过孔可以将基板86的顶层和底层导通，相对于使用盲孔或者埋孔的方案，过孔将顶层和底层导通，在工艺上更便于实施，成本更低。
135.该过孔可以使得内层地或底层地与芯片82之间的寄生阻抗更小，回流路径更为顺畅。本实施例中，内层地是完整的地并且可以被顶层地包裹，所以内层地的屏蔽性最优，从而确保芯片发射能量中的高次谐波不会通过设置于顶层的走线辐射出来。
136.本实用新型实施例提供的qfn封装结构，qfn封装引脚的射频发射地引脚vss_tx和qfn封装引脚的射频接收地引脚vss_rx分别设置在qfn封装引脚的射频收发引脚trx的两旁。射频收发引脚的谐波更容易传导到射频发射地引脚和射频接收地引脚，减少了谐波对外的辐射能量。通过在射频收发引脚trx的上下端用射频接收地引脚vss_rx和射频发射地引脚vss_tx进行包围，使得谐波能量可以在qfn封装结构内部通过射频接收地引脚vss_rx或射频发射地引脚vss_tx形成的闭合的回路传导，减少对外的辐射。
137.在图7基础上，图8为本实用新型实施例提供的再一种射频收发模组结构的示意图。如图8所示，本实用新型实施例提供的射频收发模组结构，包括qfn封装结构111、匹配网
络电路113。本实施例中，射频收发模组还可以包括天线112。
138.天线112与匹配网络电路113的第一端连接，匹配网络电路113的第二端与qfn封装结构111中qfn封装引脚的射频收发引脚trx连接。
139.qfn封装结构111中的射频发射引脚和射频接收引脚共用同一个射频收发引脚trx。qfn封装引脚的射频收发引脚trx通过绑定线与芯片82的射频收发引脚连接。
140.本实用新型实施例提供的射频收发模组结构，qfn封装结构形成的寄生电容和寄生电感与qfn封装结构外部的匹配网络电路相结合，形成多阶滤波电路，通过加大滤波电路的阶数，可以提高对谐波的抑制效果，从而降低谐波能量辐射强度。在qfn封装结构内，trx的绑定线设置在上侧vss_rx的绑定线和下侧vss_tx的绑定线之间，使得trx的绑定线被二者包围。对于射频收发模组结构的qfn封装结构之外的走线，连接trx的走线设置在上侧连接vss_rx的走线和下侧连接vss_tx的走线之间，使得连接trx的走线被二者包围，这样可以减小trx谐波对外的辐射，因为连接trx的走线被连接vss_rx的走线与连接vss_tx的走线包围以后，其能量更为集中，不会发散。
141.继续参照图8所示，匹配网络电路113包括第一电容c1、第二电容c2、第三电容c3以及第二电感l2。
142.其中，天线112与第一电容c1的第一端连接，第一电容c1的第一端为匹配网络电路113的第一端。第一电容c1的第二端分别连接至第二电容c2的第一端和第二电感l2的第一端，第二电容c2的第二端接地(如图8中gnd1)。
143.qfn封装引脚的射频收发引脚trx分别连接第二电感l2的第二端以及第三电容c3的第一端，第二电感l2的第二端和第三电容c3的第一端为匹配网络电路113的第二端，第三电容c3的第二端接地(如图8中gnd2)。
144.本实施例中，qfn封装结构111外部的3元素匹配网络电路可以形成2阶低通滤波器，qfn封装结构111形成的寄生电感和寄生电容也可以看成为二阶低通滤波器，因此，图8所示的射频收发模组结构整体形成4阶的低通滤波器，从而对高次谐波有更好的抑制效果。本实施例中，阶数越多，对谐波的抑制效果越好，但是阶数越多，插损也会越多，图8所示的形成4阶的低通滤波器可以在保证对谐波抑制效果的同时将插损控制在一定限度内。
145.可以理解的是，第二电容c2和第三电容c3都存在等效寄生电感，等效寄生电感与电容串联，所以会产生串联自谐振，该自谐振的频率即为电容的自谐振频率，自谐振频率越高对谐波抑制效果越好。匹配网络电路113的第二电容c2和第三电容c3存在如图3所示的匹配网络电路103中示出的第二电容c2和第三电容c3各自的等效寄生电感esl1和esl2。
146.因而，为了进一步提升对高次谐波的抑制效果，图8所示的匹配网络电路113中还可以增加第四电容c4和第五电容c5，将第四电容c4和第五电容c5与匹配网络电路113中的第二电容c2和第三电容c3并联，减少寄生电感，从而增加电容的自谐振频率，对更高频率的谐波能有更好的抑制效果。比如对7次谐波2.4*7＝16.8ghz达到更好抑制。在匹配网络电路113中增加第四电容c4和第五电容c5后的匹配网络电路可参考图4，在此不再赘述。可选地，第四电容c4可以和第二电容c2相同，第五电容c5可以与第三电容c3相同，可以使得增加电容后的寄生电感减半。
147.为图8所示的射频收发模组结构铺设走线，形成如图9所示的射频收发模组结构。如图9所示，本实施例提供的射频收发模组结构包括：匹配网络电路以及qfn封装结构。天线
112与匹配网络电路的第一端连接，匹配网络电路的第二端与qfn封装结构中qfn封装引脚的射频收发引脚trx连接。
148.走线包括第一走线301和第二走线302，走线与qfn封装结构的epad焊接区可以设置于基板86的顶层。基板86可以为多层板结构，其中间层设置有完整的地，定义该地为内层地。基板86也可以为双层板结构，其底层设置有完整的地，定义为底层地。本实施例中基板可以为pcb或者fpc，或者一半的基板采用pcb，另一半的基板采用fpc，例如，qfn封装结构的基板用pcb，设置有匹配网络电路的基板用fpc。再例如，qfn封装结构的基板和设置有匹配网络电路的基板可以是同一块pcb或fpc。
149.如图9所示，qfn封装引脚的射频收发引脚trx分别与qfn封装引脚的射频接收地引脚vss_rx和qfn封装引脚的射频发射地引脚vss_tx相邻。
150.射频接收地引脚vss_rx与第一走线301连接，第一走线301均匀设置有多个通向内层地或底层地的过孔。
151.第二走线302连接射频发射地引脚vss_tx与匹配网络电路中的第三电容c3的第二端，第二走线302均匀设置有多个通向内层地或底层地的过孔，使得第三电容c3的第二端接地。
152.可选地，在一些实施例中，第二走线302仅与第三电容c3的第二端连接。
153.第一走线301和第二走线302分别与射频接收地引脚vss_rx和射频发射地引脚vss_tx连接，而射频接收地引脚vss_rx和射频发射地引脚vss_tx位于qfn封装引脚的射频收发引脚trx的两侧，且第一走线301和第二走线302上设置有多个通向内层地或底层地的过孔。从而使得第一走线301和第二走线302对qfn封装引脚的射频收发引脚trx起到包地效果。当芯片发射功率时，发射能量可以被约束在第一走线301和第二走线302之内，能量中的高次谐波通过第二走线302上的过孔流到内层地或底层地，避免能量在到达天线112之前通过走线辐射出去造成fcc超标。
154.第二走线302分别与射频发射地引脚vss_tx以及第三电容c3连接时，可以使得高次谐波通过第二走线302上的过孔以及射频发射地引脚流到内层地或底层地的同时，还可以帮助对芯片以发射功率所传输的信号解调。第二走线302只与第三电容c3连接时，则可以使得高次谐波通过第二走线302上的过孔流到内层地或底层地。
155.继续参照图9，走线还包括：第三走线303，走线可以设置于基板86的顶层。
156.第三走线303与匹配网络电路中的第二电容c2的第二端连接，第三走线303均匀设置有多个通向内层地或底层地的过孔，使得第二电容c2的第二端接地。本实施例中，高次谐波可以通过位于基板顶层的第二电容c2传导到第三走线303的过孔从而回流到epad焊接区，然后通过epad焊接区的过孔回流到芯片82，这样可以确保保持谐波不会通过顶层地辐射出去。
157.第三走线303作用在于芯片发射功率时能量中的高次谐波可以通过第三走线303上的过孔流到内层地或底层地。为了使得高次谐波以最短路径流到内层地或底层地，例如使得高次谐波可以尽早通过第三走线303上的过孔流到内层地或底层地，第三走线303的长度较短，例如长度为1-5mm。
158.可选地，继续参照图9所示，走线还可以包括第四走线304。第四走线204可以设置于第三走线303远离qfn封装引脚的射频发射地引脚vss_tx的一侧，第四走线304均匀设置
有多个通向内层地或底层地的过孔，以便进一步使得高次谐波通过第四走线304上的过孔流到内层地或底层地。
159.可选地，第三走线303和第四走线304之间的间隔宽度可以根据实际工况设置。
160.需要说明的是，第一走线301、第二走线302以及第三走线303和第四走线304上的过孔大小可以根据各自走线的宽度确定，过孔的内表面上加固有铜皮以使其导电，将基板的顶层与底层导通。
161.在一些实施例中，匹配网络电路中的第三电容c3可以极限靠近qfn封装引脚的射频收发引脚trx，距离越小效果越好，这样可以确保qfn封装引脚的射频收发引脚trx的能量中的高次谐波就近找到第三电容c3，以从第二走线202上的过孔流到内层地或底层地。例如第三电容c3与qfn封装引脚的射频收发引脚trx所在的基板86的边缘之间的水平距离x2可以为1～5mm。
162.可选地，走线还包括：第二射频传输线306和第三射频传输线307。
163.第二射频传输线306连接匹配网络电路中的第二电感l2的第二端、第三电容c3的第一端和qfn封装引脚的射频收发引脚trx，第三射频传输线307连接第二电感l2的第一端、第二电容c2的第一端和匹配网络电路中的第一电容c1的第二端，图9中未示出第一电容c1，以第三射频传输线307直接连接至天线112示出。
164.为了进一步降低走线的辐射能量，设置第三射频传输线307与第一走线301之间的垂直方向的距离d3大于第三射频传输线307与第三走线303之间的垂直方向的距离d4。例如，d3可以设置为150～500um，最佳值可以为250um；d4可以设置为50～500um，最佳值可以为50um。
165.参照图9所示，匹配网络电路中的第二电容c2和第三电容c3均位于第二射频传输线306和第三射频传输线307远离gfn封装引脚的射频收发引脚trx的一侧，因而设置d3大于d4，一方面可以使得第一走线301尽可能少地耦合芯片82发射功率的能量，另一方面由可以确保第二射频传输线306和第三射频传输线307上的能量中的谐波更为集中的通过第二电容c2和第三电容c3实现滤波，并还可以通过第三走线303和第二走线302上的过孔流到的内层地或底层地，这样可以最大程度地约束高次谐波经由第二电容c2和第三电容c3滤波退耦到内层地或底层地，达到既滤波又包地的效果。可以理解的是，第二射频传输线和第三射频传输线传输高次谐波，例如芯片82为ble的第二射频传输线和第三射频传输线上传输2.4g蓝牙信号，同时高次谐波也会通过第二射频传输线306至第三射频传输线307传输。
166.可选地，qfn封装结构的epad焊接区81可以均匀设有多组通向内层地或底层地的过孔。由于芯片82设置于epad焊接区81的表面，因而在epad焊接区81设置多组通向内层地或底层地的过孔，可以使得从内层地或底层地回流至芯片82的寄生阻抗更小，回流路径更为顺畅。图9中未示出芯片82，芯片82与epad焊接区81的位置关系可参考图7所示。
167.在图9基础上，匹配网络电路中增加与第二电容c2和第三电容c3并联的第四电容c4和第五电容c5可以形成图10所示的射频收发模组结构。如图10所示，第四电容c4的两端分别与第三射频传输线307和第三走线303连接，第五电容c5的两端分别与第二射频传输线306和第二走线302连接。可选地，图6中所示的第二走线302还可以只与第三电容c3以及第五电容c5连接，对应图示在本实用新型实施例中未示出。
168.本实施例提供的射频收发模组结构包括走线、匹配网络电路以及qfn封装结构，分
别在qfn封装引脚的射频收发引脚的两侧设置qfn封装引脚的射频接收地引脚和射频发射地引脚，射频接收地引脚和第一走线连接，第二走线与第三电容的第二端连接或者分别与第三电容的第二端和射频发射地引脚连接，第一走线和第二走线上分别均匀设有多个通向内层地或底层地的过孔，内层地为设置于多层板的中间层的完整的地，底层地为设置于双层板的底层的完整的地，基板可以为多层板或双层板。当芯片发射功率时，所发射的能量可以被约束在第一走线和第二走线内，避免能量在到达天线之前辐射出去而造成fcc超标，达到最佳屏蔽效果。
169.本实用新型实施例提供的射频模组结构，可以应用于蓝牙芯片中，能够更好地解决辐射超标问题，以支持更高发射功率，本实用新型提供的上述实施例的方案也可以应用于物联网领域需要射频收发的应用场景。
170.本实用新型实施例还提供一种电子设备，该电子设备包括前述基板以及一个外壳，外壳还设置有屏幕，基板上集成有前述实施例中的任意一种射频收发模组结构，基板设置于外壳内。本实施例提供的射频收发模组结构可能实现方式及有益效果详见上述实施例，此处不再赘述。
171.本领域技术人员在考虑说明书及实践这里公开的实用性型后，将容易想到本实用新型的其它实施方案。本实用新型旨在涵盖本实用新型的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本实用新型的一般性原理并包括本实用新型未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本实用新型的真正范围和精神由权利要求书指出。
172.应当理解的是，本实用新型并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本实用新型的范围仅由所附的权利要求书来限制。

技术特征：
1.一种qfn封装结构，其特征在于，包括基板、epad焊接区、芯片和qfn封装引脚，所述epad焊接区设置于所述基板的表面，所述芯片设置于所述epad焊接区的表面；所述qfn封装引脚围绕所述epad焊接区并且设置于所述基板的表面；所述qfn封装引脚用于与所述qfn封装结构的外部的器件连接；所述qfn封装引脚与所述芯片连接；所述qfn封装引脚包括qfn封装引脚的射频发射引脚、qfn封装引脚的射频接收引脚、qfn封装引脚的射频发射地引脚以及qfn封装引脚的射频接收地引脚；所述qfn封装引脚的射频发射引脚分别与所述qfn封装引脚的射频发射地引脚以及所述qfn封装引脚的射频接收引脚相邻；所述qfn封装引脚的射频接收引脚还与所述qfn封装引脚的射频接收地引脚相邻。2.根据权利要求1所述的qfn封装结构，其特征在于，所述epad焊接区均匀设有多组通向内层地或底层地的过孔，所述内层地为设置于多层板的中间层的地，所述底层地为设置于双层板的底层的地，所述基板包括所述多层板或所述双层板；所述过孔从所述基板的顶层通向所述基板的底层。3.一种qfn封装结构，其特征在于，包括基板、epad焊接区、芯片和qfn封装引脚，所述epad焊接区设置于所述基板的表面，所述芯片设置于所述epad焊接区的表面；所述qfn封装引脚围绕所述epad焊接区并且设置于所述基板的表面；所述qfn封装引脚用于与所述qfn封装结构的外部的器件连接；所述qfn封装引脚与所述芯片连接；所述qfn封装引脚包括qfn封装引脚的射频收发引脚、qfn封装引脚的射频发射地引脚以及qfn封装引脚的射频接收地引脚；所述qfn封装引脚的射频收发引脚分别与所述qfn封装引脚的射频发射地引脚和所述qfn封装引脚的射频接收地引脚相邻。4.根据权利要求3所述的qfn封装结构，其特征在于，所述epad焊接区均匀设有多组通向内层地或底层地的过孔，所述内层地为设置于多层板的中间层的地，所述底层地为设置于双层板的底层的地，所述基板包括所述多层板或所述双层板；所述过孔从所述基板的顶层通向所述基板的底层。5.一种射频收发模组结构，其特征在于，包括：匹配网络电路、第一电感以及权利要求1或2所述的qfn封装结构，天线与所述匹配网络电路的第一端连接；所述第一电感的第一端与所述匹配网络电路的第二端连接，所述第一电感的第二端与所述qfn封装结构的qfn封装引脚的射频接收引脚连接；其中，所述的qfn封装结构的qfn封装引脚用于与所述qfn封装结构的外部的器件连接，包括：所述qfn封装引脚的射频发射引脚与所述匹配网络电路的第二端连接。6.根据权利要求5所述的射频收发模组结构，其特征在于，所述匹配网络电路包括第一电容、第二电容、第三电容以及第二电感；所述天线与所述匹配网络电路的第一端连接，包括：所述天线与所述第一电容的第一端连接，所述第一电容的第一端为所述匹配网络电路的第一端；所述第一电容的第二端分别连接所述第二电容的第一端与所述第二电感的第一端；所述第二电容的第二端接地；所述qfn封装引脚的射频发射引脚与所述匹配网络电路的第二端连接，包括：所述qfn封装引脚的射频发射引脚分别连接所述第二电感的第二端以及所述第三电容的第一端；
所述第一电感的第一端与所述匹配网络电路的第二端连接，包括：所述第一电感的第一端分别连接所述第二电感的第二端以及所述第三电容的第一端；所述第二电感的第二端以及所述第三电容的第一端为所述匹配网络电路的第二端；所述第三电容的第二端接地。7.根据权利要求6所述的射频收发模组结构，其特征在于，还包括走线，所述走线包括第一走线和第二走线；所述第二走线与所述qfn封装引脚的射频发射地引脚连接；所述第一走线与所述qfn封装引脚的射频接收地引脚连接，所述第一走线均匀设置有多个通向内层地或底层地的过孔；所述第三电容的第二端接地，包括：所述第三电容的第二端与所述第二走线连接，所述第二走线均匀设置有多个通向所述内层地或所述底层地的过孔。8.根据权利要求7所述的射频收发模组结构，其特征在于，所述走线还包括：第三走线；所述第二电容的第二端接地，包括：所述第二电容的第二端与所述第三走线连接，所述第三走线均匀设置有多个通向所述内层地或所述底层地的过孔；所述走线还包括第四走线；所述第四走线位于所述第三走线远离所述qfn封装引脚的射频发射地引脚的一侧，所述第四走线均匀设置有多个通向所述内层地或所述底层地的过孔。9.根据权利要求6所述的射频收发模组结构，其特征在于，所述第三电容与所述qfn封装引脚的射频发射引脚所在的基板的边缘之间的水平距离为1～5mm。10.根据权利要求8所述的射频收发模组结构，其特征在于，所述走线还包括：第一射频传输线、第二射频传输线以及第三射频传输线；所述第一射频传输线与所述第一走线之间的垂直方向的距离大于所述第三射频传输线与所述第三走线之间的垂直方向的距离；所述第一电感的第二端与所述qfn封装引脚的射频接收引脚连接，包括：所述第一射频传输线连接所述第一电感的第二端和所述qfn封装引脚的射频接收引脚；所述qfn封装引脚的射频发射引脚分别连接所述第二电感的第二端以及所述第三电容的第一端，包括：所述第二射频传输线连接所述第二电感的第二端、所述第三电容的第一端以及所述qfn封装引脚的射频发射引脚；所述第一电感的第一端分别连接所述第二电感的第二端以及所述第三电容的第一端，包括：所述第二射频传输线连接所述第一电感的第一端、所述第二电感的第二端以及所述第三电容的第一端；所述第一电容的第二端分别连接所述第二电容的第一端与所述第二电感的第一端，包括：所述第三射频传输线连接所述第二电感的第一端、所述第二电容的第一端以及所述第一电容的第二端。11.根据权利要求10所述的射频收发模组结构，其特征在于，所述匹配网络电路还包括第四电容和第五电容；所述第一电容的第二端连接所述第四电容的第一端，所述第四电容的第二端接地；所述第一电感的第一端分别连接所述第二电感的第二端以及所述第三电容的第一端，包括：所述第一电感的第一端连接所述第五电容的第一端，所述第五电容的第二端接地。
12.根据权利要求11所述的射频收发模组结构，其特征在于，所述第一电容的第二端连接所述第四电容的第一端，包括：所述第三射频传输线连接所述第四电容的第一端以及所述第一电容的第二端；所述第四电容的第二端接地，包括：所述第四电容的第二端与所述第三走线连接，所述第三走线均匀设置有多个通向所述内层地或所述底层地的过孔；所述第一电感的第一端连接所述第五电容的第一端，包括：所述第二射频传输线连接所述第一电感的第一端以及所述第五电容的第一端；所述第五电容的第二端接地，包括：所述第五电容的第二端与所述第二走线连接，所述第二走线均匀设置有多个通向所述内层地或所述底层地的过孔。13.一种射频收发模组结构，其特征在于，包括：匹配网络电路以及权利要求3或4所述的qfn封装结构；所述的qfn封装结构的qfn封装引脚用于与所述qfn封装结构的外部的器件连接，包括：所述qfn封装引脚的射频收发引脚与所述匹配网络电路的第二端连接，所述匹配网络电路的第一端与天线连接。14.根据权利要求13所述的射频收发模组结构，其特征在于，所述匹配网络电路包括第一电容、第二电容、第三电容以及第二电感；所述匹配网络电路的第一端与天线连接，包括：所述第一电容的第一端与所述天线连接，所述第一电容的第一端为所述匹配网络电路的第一端；所述第一电容的第二端分别连接所述第二电容的第一端与所述第二电感的第一端；所述第二电容的第二端接地；所述qfn封装引脚的射频收发引脚与所述匹配网络电路的第二端连接，包括：所述qfn封装引脚的射频收发引脚分别连接所述第二电感的第二端以及所述第三电容的第一端；所述第二电感的第二端和所述第三电容的第一端为所述匹配网络电路的第二端；所述第三电容的第二端接地。15.根据权利要求14所述的射频收发模组结构，其特征在于，还包括走线，所述走线包括第一走线和第二走线；所述第一走线与所述qfn封装引脚的射频接收地引脚连接，所述第一走线均匀设置有多个通向内层地或底层地的过孔；所述第二走线与所述qfn封装引脚的射频发射地引脚连接；所述第三电容的第二端接地，包括：所述第三电容的第二端与所述第二走线连接，所述第二走线均匀设置有多个通向所述内层地或所述底层地的过孔。16.根据权利要求15所述的射频收发模组结构，其特征在于，所述走线还包括：第三走线；所述第二电容的第二端接地，包括：所述第二电容的第二端与所述第三走线连接，所述第三走线均匀设置有多个通向所述内层地或所述底层地的过孔；所述走线还包括第四走线；所述第四走线位于所述第三走线远离所述qfn封装引脚的射频发射地引脚的一侧，所述第四走线均匀设置有多个通向所述内层地或所述底层地的过孔。17.根据权利要求14所述的射频收发模组结构，其特征在于，所述第三电容与所述qfn
封装引脚的射频收发引脚所在的基板的边缘之间的水平距离为1～5mm。18.根据权利要求16所述的射频收发模组结构，其特征在于，所述走线还包括：第二射频传输线和第三射频传输线；所述第三射频传输线与所述第一走线之间的垂直方向的距离大于所述第三射频传输线与所述第三走线之间的垂直方向的距离；所述qfn封装引脚的射频收发引脚分别连接所述第二电感的第二端以及所述第三电容的第一端，包括：所述第二射频传输线连接所述第二电感的第二端、所述第三电容的第一端以及所述qfn封装引脚的射频收发引脚；所述第一电容的第二端分别连接所述第二电容的第一端与所述第二电感的第一端，包括：所述第三射频传输线连接所述第二电感的第一端、所述第二电容的第一端以及所述第一电容的第二端。19.根据权利要求18所述的射频收发模组结构，其特征在于，所述匹配网络电路还包括第四电容和第五电容；所述第一电容的第二端连接所述第四电容的第一端，所述第四电容的第二端接地；所述qfn封装引脚的射频收发引脚连接所述第五电容的第一端，所述第五电容的第二端接地。20.根据权利要求19所述的射频收发模组结构，其特征在于，所述第一电容的第二端连接所述第四电容的第一端，包括：所述第三射频传输线连接所述第四电容的第一端以及所述第一电容的第二端；所述第四电容的第二端接地，包括：所述第四电容的第二端与所述第三走线连接，所述第三走线均匀设置有多个通向所述内层地或所述底层地的过孔；所述qfn封装引脚的射频收发引脚连接所述第五电容的第一端，包括：所述第二射频传输线连接所述第五电容的第一端以及所述qfn封装引脚的射频收发引脚；所述第五电容的第二端接地，包括：所述第五电容的第二端与所述第二走线连接，所述第二走线均匀设置有多个通向所述内层地或所述底层地的过孔。

技术总结
本实用新型提供一种QFN封装结构和射频收发模组结构，QFN封装结构的QFN封装引脚的射频发射地引脚和QFN封装引脚的射频接收引脚分别设置在QFN封装引脚的射频发射引脚两旁，QFN封装引脚的射频接收引脚与QFN封装引脚的射频接收地引脚相邻。射频发射引脚的谐波更容易传导到射频发射地引脚和射频接收地引脚，减少了谐波对外的辐射能量。通过在射频发射引脚的上下侧用射频接收地引脚和射频发射地引脚进行包围，当芯片发射功率时，可以使得能量中的谐波在QFN封装结构内部通过射频接收地引脚或射频发射地引脚形成的闭合的回路传导，减少对外的辐射，避免造成FCC超标。避免造成FCC超标。避免造成FCC超标。


技术研发人员：谢浩
受保护的技术使用者：深圳市汇顶科技股份有限公司
技术研发日：2022.12.09
技术公布日：2023/7/12