半导体结构及其形成方法与流程

1.本发明涉及半导体技术领域，尤其涉及一种半导体结构及其形成方法。


背景技术：

2.近年来，先进的集成电路(integrated circuit，ic)装置变得越来越多功能并且在尺寸方面已经缩小。虽然按比例缩小工艺通常可以提高生产效率并降低相关成本，但它也增加了加工和制造ic装置的复杂性。例如，鳍式场效应晶体管(fin field-effect transistor，finfet)已被引入以取代平面晶体管。在这些finfet中，已经开发出具有优异电气特性的环闸(gate-all-around，gaa)结构，例如纳米片金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor，mosfet)。这些特性包括改进的功率性能和比使用当前finfet技术可用的更好的面积缩放。
3.尽管包括纳米片晶体管的现有半导体结构及其制造方法已经足以满足它们的预期目的，但是它们在所有方面都不能完全令人满意。例如，需要额外的注入工艺来将期望的掺杂剂注入到落在基板上的gaa结构的栅极结构的底部以减少基板泄漏。此外，纳米片晶体管之间的隔离特征有额外的区域，功能电路布线可能导致装置密度低。
4.因此，需要一种新颖的半导体装置来改善基板泄漏问题并提高装置密度。


技术实现要素：

5.有鉴于此，本发明提供一种半导体结构及其形成方法，以解决上述问题。
6.根据本发明的第一方面，公开一种半导体结构，包括：
7.绝缘层；
8.第一场效应晶体管装置、第二场效应晶体管装置和隔离场效应晶体管装置，形成在该绝缘层上，该隔离场效应晶体管装置位于该第一场效应晶体管装置与该第二场效应晶体管装置之间，其中每个该第一场效应晶体管装置中、该第二场效应晶体管装置和该隔离场效应晶体管装置包括：鳍状结构，形成于该绝缘层上，该鳍状结构包括沟道层以及环绕该沟道层的栅极结构；以及第一外延源极/漏极结构和第二外延源极/漏极结构，分别连接于该沟道层的相对的两侧，该隔离场效应晶体管装置保持截止状态；
9.正面栅极接触，形成在与该绝缘层相对的该第一场效应晶体管装置上，其中该正面栅极接触电连接至该第一场效应晶体管装置的栅极结构；以及
10.背面栅极接触，穿过该绝缘层形成并电连接到该隔离场效应晶体管装置的栅极结构。
11.根据本发明的第二方面，公开一种半导体结构，包括：
12.并排设置的第一场效应晶体管装置和第二场效应晶体管装置；
13.隔离场效应晶体管装置，介于该第一场效应晶体管装置与该第二场效应晶体管装置之间，其中该第一场效应晶体管装置、该第二场效应晶体管装置与该隔离场效应晶体管装置包括：鳍状结构包括沟道层和环绕沟道层的栅极结构；以及第一外延源极/漏极结构和
第二外延源极/漏极结构分别连接沟道层的相对的两侧；
14.绝缘层，具有上表面，该上表面与该第一场效应晶体管装置和该第二场效应晶体管装置的栅极结构的底部接触；
15.层间介电层，设置于每一个该第一场效应晶体管装置与该第二场效应晶体管装置的栅极结构上；
16.背面栅极接触，穿过该绝缘层形成并且电连接到该隔离场效应晶体管装置的栅极结构的底部；以及
17.正面源极/漏极接触，穿过该层间介质层形成并电连接该隔离场效应晶体管装置的该第一外延源极/漏极结构或该第二外延源极/漏极结构。
18.根据本发明的第三方面，公开一种半导体结构的形成方法，包括：
19.提供基板，该基板具有基板层以及在该基板层上的绝缘层；
20.直接在该绝缘层上形成第一场效应晶体管装置、第二场效应晶体管装置和在该第一场效应晶体管装置和该第二场效应晶体管装置之间的隔离场效应晶体管装置，其中每个该第一场效应晶体管装置、该第二场效应晶体管装置和该隔离场效应晶体管装置包括：形成于该绝缘层上的鳍状结构，该鳍状结构包括沟道层以及环绕该沟道层的栅极结构；以及第一外延源极/漏极结构和第二外延源极/漏极结构，分别连接于该沟道层的相对的两侧，其中该隔离场效应晶体管装置保持截止状态；
21.在与该绝缘层相对的该第一场效应晶体管装置上形成正面栅极接触，其中该正面栅极接触电连接至该第一场效应晶体管装置的栅极结构；
22.从该绝缘层去除该基板层；以及
23.形成穿过该绝缘层且电连接至该隔离场效应晶体管装置的栅极结构的背面栅极接触。
24.本发明的半导体结构由于包括：绝缘层；第一场效应晶体管装置、第二场效应晶体管装置和隔离场效应晶体管装置，形成在该绝缘层上，该隔离场效应晶体管装置位于该第一场效应晶体管装置与该第二场效应晶体管装置之间，其中每个该第一场效应晶体管装置中、该第二场效应晶体管装置和该隔离场效应晶体管装置包括：鳍状结构，形成于该绝缘层上，该鳍状结构包括沟道层以及环绕该沟道层的栅极结构；以及第一外延源极/漏极结构和第二外延源极/漏极结构，分别连接于该沟道层的相对的两侧，该隔离场效应晶体管装置保持截止状态；正面栅极接触，形成在与该绝缘层相对的该第一场效应晶体管装置上，其中该正面栅极接触电连接至该第一场效应晶体管装置的栅极结构；以及背面栅极接触，穿过该绝缘层形成并电连接到该隔离场效应晶体管装置的栅极结构。利用保持在截止状态的隔离场效应晶体管装置可以将第一场效应晶体管装置和第二场效应晶体管装置进行电性隔离，减小漏电流和基板泄漏；因此本发明实施例的方案可以使用更小的面积占用来减小漏电流和基板泄漏。
附图说明
25.图1示出了根据本发明的一些实施例的形成半导体结构的中间阶段的透视图；
26.图1a示出了根据一些实施例的沿着图1中的线a-a'所示的形成半导体结构的中间阶段的剖视图；
27.图2示出了根据本发明的一些实施例的形成半导体结构的中间阶段的透视图；
28.图2a示出了根据一些实施例的沿着图3中的线a-a'所示的形成半导体结构的中间阶段的剖视图；
29.图3示出了根据本发明的一些实施例的形成半导体结构的中间阶段的透视图；
30.图3a示出了根据一些实施例的沿着图3中的线a-a'所示的形成半导体结构的中间阶段的剖视图；
31.图4示出了根据本发明的一些实施例的形成半导体结构的中间阶段的透视图；
32.图4a示出了根据一些实施例的沿着图4中的线a-a'所示的形成半导体结构的中间阶段的剖视图；
33.图5示出了根据本发明的一些实施例的形成半导体结构的中间阶段的透视图；
34.图5a示出了根据一些实施例的沿着图5中的线a-a'所示的形成半导体结构的中间阶段的剖视图；
35.图5b示出了根据一些实施例的沿着图5中的线b-b'所示的形成半导体结构的中间阶段的剖视图；
36.图5c示出了根据一些实施例的沿着图5中的线c-c'所示的形成半导体结构的中间阶段的剖视图；
37.图6a示出了根据一些实施例的沿着图5中的线a-a'所示的形成半导体结构的中间阶段的截面图；
38.图6b示出了根据一些实施例的沿着图5中的线b-b'所示的形成半导体结构的中间阶段的剖视图；
39.图6c示出了根据一些实施例的沿着图5中的线c-c'所示的形成半导体结构的中间阶段的剖视图；
40.图7a示出了根据一些实施例的沿着图5中的线a-a'所示的形成半导体结构的中间阶段的剖视图；
41.图7b示出了根据一些实施例的沿着图5中的线b-b'所示的形成半导体结构的中间阶段的剖视图；
42.图7c示出了根据一些实施例的沿着图5中的线c-c'所示的形成半导体结构的中间阶段的剖视图；以及
43.图8-12示出了根据一些实施例的沿图5中的c-c'线示出的形成半导体结构的中间阶段的截面图。
具体实施方式
44.在下面对本发明的实施例的详细描述中，参考了附图，这些附图构成了本发明的一部分，并且在附图中通过图示的方式示出了可以实践本发明的特定的优选实施例。对这些实施例进行了足够详细的描述，以使本领域技术人员能够实践它们，并且应当理解，在不脱离本发明的精神和范围的情况下，可以利用其他实施例，并且可以进行机械，结构和程序上的改变。本发明。因此，以下详细描述不应被理解为限制性的，并且本发明的实施例的范围仅由所附权利要求限定。
45.将理解的是，尽管术语“第一”、“第二”、“第三”、“主要”、“次要”等在本文中可用于
描述各种组件、组件、区域、层和/或部分，但是这些组件、组件、区域、这些层和/或部分不应受到这些术语的限制。这些术语仅用于区分一个组件、组件、区域、层或部分与另一区域、层或部分。因此，在不脱离本发明构思的教导的情况下，下面讨论的第一或主要组件、组件、区域、层或部分可以称为第二或次要组件、组件、区域、层或部分。
46.此外，为了便于描述，本文中可以使用诸如“在...下方”、“在...之下”、“在...下”、“在...上方”、“在...之上”之类的空间相对术语，以便于描述一个组件或特征与之的关系。如图所示的另一组件或特征。除了在图中描述的方位之外，空间相对术语还意图涵盖设备在使用或运行中的不同方位。该设备可以以其他方式定向(旋转90度或以其他定向)，并且在此使用的空间相对描述语可以同样地被相应地解释。另外，还将理解的是，当“层”被称为在两层“之间”时，它可以是两层之间的唯一层，或者也可以存在一个或多个中间层。
47.术语“大约”、“大致”和“约”通常表示规定值的
±
20％、或所述规定值的
±
10％、或所述规定值的
±
5％、或所述规定值的
±
3％、或规定值的
±
2％、或规定值的
±
1％、或规定值的
±
0.5％的范围内。本发明的规定值是近似值。当没有具体描述时，所述规定值包括“大约”、“大致”和“约”的含义。本文所使用的术语仅出于描述特定实施例的目的，并不旨在限制本发明。如本文所使用的，单数术语“一”，“一个”和“该”也旨在包括复数形式，除非上下文另外明确指出。本文所使用的术语仅出于描述特定实施例的目的，并不旨在限制本发明构思。如本文所使用的，单数形式“一个”、“一种”和“该”也旨在包括复数形式，除非上下文另外明确指出。
48.将理解的是，当将“组件”或“层”称为在另一组件或层“上”、“连接至”、“耦接至”或“邻近”时，它可以直接在其他组件或层上、与其连接、耦接或相邻、或者可以存在中间组件或层。相反，当组件称为“直接在”另一组件或层“上”、“直接连接至”、“直接耦接至”或“紧邻”另一组件或层时，则不存在中间组件或层。
49.注意：(i)在整个附图中相同的特征将由相同的附图标记表示，并且不一定在它们出现的每个附图中都进行详细描述，并且(ii)一系列附图可能显示单个项目的不同方面，每个方面都与各种参考标签相关联，这些参考标签可能会出现在整个序列中，或者可能只出现在序列的选定图中。
50.本发明实施例提供了包括场效应晶体管装置的半导体结构，诸如包括环闸晶体管(gate-all around transistor，gaa)装置的鳍式场效应晶体管(fin field-effect transistor，finfet)。每个场效应晶体管装置包括形成在绝缘体上半导体(semiconductor-on-insulator，soi)基板上的鳍状结构，该基板包括第一半导体原子(例如硅(si))的顶部半导体层、中间绝缘层和底部基板层。在形成鳍状结构的交替沟道层和牺牲层的叠层之前，执行包含第一半导体原子和第二半导体原子(例如锗(ge))的半导体覆盖层(semiconductor capping layer)的外延生长工艺(epitaxially growth process)和随后的热工艺(thermal process)(或热处理制程)以驱动半导体覆盖层的第二半导体原子进入顶部半导体层，使得半导体覆盖层和顶部半导体层共同形成另一牺牲层，该另一牺牲层具有与鳍状结构的交替沟道层和牺牲层的叠层中的牺牲层的成分相似或相同的成分(例如，ge浓度(原子百分比))。由顶部半导体层和交替沟道层与牺牲层的叠层形成的牺牲层随后被包裹沟道层的栅极结构所取代。场效应晶体管装置的栅极结构和外延源极/漏极结构可以直接形成在soi基板的中间绝缘层上，不与鳍状结构除沟道层外的任何半导体层接触。
因此，无需在栅极结构和外延源极/漏极结构的底部注入额外的掺杂剂，就可以改善基板漏电问题。
51.此外，该半导体结构包括介于其他场效应晶体管装置之间的隔离场效应晶体管装置。隔离场效应晶体管装置保持在截止状态以用作场效应晶体管装置之间的电隔离特征。与传统的浅沟槽隔离(shallow trench isolation，sti)特征相比，隔离场效应晶体管装置具有减小的面积。此外，半导体结构包括直接形成在与正面互连结构(front-side interconnect structure)相对的绝缘层上的背面互连结构(back-side interconnect structure)。背面互连结构为隔离场效应晶体管装置的布线和设置在其中的其他场效应晶体管装置的电源电路提供了额外的区域。因此，可以进一步减小所得半导体结构的面积。
52.图1-5示出了根据本发明的一些实施例的形成半导体结构550的中间阶段的透视图。图1a、2a、5a、4a和5a示出了根据一些实施例的沿着图1-5中的线a-a'示出的形成半导体结构550的中间阶段的截面图。图6a和7a示出了根据一些实施例的在沿图5中的线a-a'所示的沟道区中形成半导体结构550的后续中间阶段的截面图。图6b和7b示出了根据一些实施例的沿图5中的线b-b'所示的形成源极/漏极区的半导体结构550的后续中间阶段的截面图。图6c和7c示出了根据一些实施例的沿着图5中的c-c'线所示的鳍状结构220-1形成半导体结构550的后续中间阶段的截面图。图8-12示出了根据一些实施例的沿图5中的线c-c'所示的形成半导体结构550的后续中间阶段的截面图。上述图标的顺序并不一定完全代表本发明实施例的半导体结构的工艺步骤的顺序，上述图标主要是为了表示在本发明实施例的半导体结构的在某一工艺步骤时的状态，以便于读者理解。此外，本发明可以在各种示例中重复参考数字和/或字母。
53.如图1和1a所示，提供绝缘体上半导体(semiconductor-on-insulator，soi)基板200。soi基板200包括底部基板层(基板层)202、中间绝缘层(或绝缘层)204和顶部半导体层206。完全覆盖底部基板层202的上表面(顶面或顶表面)202t形成的中间绝缘层(或绝缘层)204可以包括掩埋氧化物(buried oxide，box)层或氧化硅层。完全覆盖中间绝缘层204的上表面(顶面或顶表面)204t形成的顶部半导体层206可以包含第一半导体原子。例如，顶部半导体层206包括硅(si)或硅锗(sige)，并且第一半导体原子是硅(si)。例如，顶部半导体层206仅包含第一半导体原子(例如si)。在一些实施例中，顶部半导体层206比底部基板层202和中间绝缘层(或绝缘层)204薄。例如，顶部半导体层206的厚度可以是从大约8nm到大约12nm。在一些实施例中，底部基板层202和顶部半导体层206包括相同的成分。
54.如图2和图2a所示，接下来，在顶部半导体层206上外延生长半导体覆盖层208。在一些实施例中，半导体覆盖层208包含第一半导体原子和不同于第一半导体原子的第二半导体原子。例如，半导体覆盖层208包括硅锗(sige)层，第一半导体原子为硅(si)，第二半导体原子为锗(ge)。例如，半导体覆盖层208仅包含第一半导体原子(例如si)和第二半导体原子(例如ge)。在一些实施例中，半导体覆盖层208的成分与后续形成的第二牺牲层214的成分相同。在一些实施例中，半导体覆盖层208的第二半导体原子的浓度(原子百分比)大于随后形成第二牺牲层214(的第二半导体原子的浓度(原子百分比))。例如，当半导体覆盖层208是硅锗(sige)层时，半导体覆盖层208的锗(ge)浓度(原子百分比)可以是大约25～55％，例如50％。在一些实施例中，半导体覆盖层208的厚度与顶部半导体层206的厚度相同或半导体覆盖层208更厚。例如，半导体覆盖层208的厚度为约8nm至约20nm。在一些实施例
中，含锗层(半导体覆盖层)208通过分子束外延(molecularbeam epitaxy，mbe)工艺、金属有机化学气相沉积(metalorganic chemicalvapor deposition，mocvd)工艺和/或其他合适的外延生长工艺外延生长。
55.如图3和3a所示，接下来，执行热处理(热处理工艺)以将半导体覆盖层208(图2和2a)的第二半导体原子(例如ge原子)驱动到顶部半导体层206(图2和2a)中。此外，半导体覆盖层208和顶部半导体层206可以具有均匀浓度的第二半导体原子(例如ge原子)。在执行热处理之后，半导体覆盖层208和顶部半导体层206共同形成第一牺牲层210。第一牺牲层210包含第一半导体原子和不同于第一半导体原子的第二半导体原子。例如，第一牺牲层210包括硅锗(sige)层，第一半导体原子为硅(si)，第二半导体原子为锗(ge)。在一些实施例中，半导体覆盖层208(图2和2a)的第二半导体原子的浓度(例如ge浓度)(原子百分比)大于第一牺牲层210的(第二半导体原子的)浓度(原子百分比)。例如，当第一牺牲层210层210为硅锗(sige)层，第一牺牲层210的锗(ge)浓度(原子百分比)约为20～30％，例如25％。
56.在一些其他实施例中，当soi基板200的顶部半导体层206和随后形成的第二牺牲层214都包含第一半导体原子和第二半导体原子时，例如硅锗(sige)层时。顶部半导体层206可以作为第一牺牲层，可以省略形成第一牺牲层210的工艺。
57.如图4和4a所示，接下来，在第一牺牲层210上外延生长交替的沟道层212和第二牺牲层214的叠层216(也即，形成多个叠层216，每个叠层216包括沟道层212和在沟道层212上的第二牺牲层214)。最下面(或最底层)的沟道层212(或沟道层212的最底层)介于第一牺牲层210和第二牺牲层214之间。第一牺牲层210和第二牺牲层214(或第二牺牲层214)限定相邻沟道层212之间的间隔并且随后将被去除。在一些实施例中，第一牺牲层210和第二牺牲层214可以由相同的半导体材料形成并且具有相同的厚度。第一牺牲层210和第二牺牲层214都可以包含第一半导体原子和第二半导体原子。第一牺牲层210可以具有第一成分(composition)，第二牺牲层214可以具有第二成分。第二成分与第一成分相同。例如，第一牺牲层210和第二牺牲层214可以是具有相同ge浓度的硅锗(sige)层。在一些实施例中，第一牺牲层210具有第一厚度t1，第二牺牲层214具有与第一厚度t1相同的第二厚度t2(t1＝t2)。举例来说，第一厚度t1与第二厚度t2介于约16纳米至约32纳米之间。第一厚度t1和第二厚度t2可以根据装置性能具有期望的范围。
58.如图4和4a所示，在外延生长交替的沟道层212和第二牺牲层214的叠层216之后，沟道层212的最底层(最下面或最底层的沟道层212)与第一牺牲层210接触。在一些实施例中，沟道层212可以包含第一半导体原子(例如si)但不包含第二半导体原子(例如ge)。沟道层212具有第三成分。第三成分不同于第一牺牲层210的第一成分和第二牺牲层214的第二成分(第三成分不同于第一成分和第二成分中的任一一个，也不同于第一成分和第二成分的组合)。例如，当第一牺牲层210和第二牺牲层214为硅锗(sige)层时，沟道层212是硅(si)层。此外，第一成分和第三成分(或第二成分和第三成分)可以具有不同的氧化速率和/或蚀刻选择性。在一些实施例中，交替的沟道层212和第二牺牲层214的叠层216包括第一数量的沟道层212和第二数量的第二牺牲层214，并且第一数量不同于第二数量。例如，第一数量大于第二数量。例如，第一数量与第二数量之差为1。在一些实施例中，第一牺牲层210和第二牺牲层214的总数与沟道层212的数量相同。需要说明的是，虽然在图中形成了三个沟道层212和两个第二牺牲层214，但是交替的沟道层212和第二牺牲层214的叠层216可以包括更
多或更少的沟道层212和第二牺牲层214。例如，交替的沟道层212和第二牺牲层214的叠层216可以分别包括二到十个沟道层212和一到九个第二牺牲层214，这取决于形成晶体管所需的沟道层数量。在一些实施例中，沟道层212具有均匀的厚度。此外，沟道层212的厚度可以根据装置性能而具有期望的范围。例如，沟道层212的厚度可以类似于第一牺牲层210的第一厚度t1和第二牺牲层214的第二厚度t2(例如沟道层212的厚度可以等于t1或t2)。在一些实施例中，沟道层212和第二牺牲层214使用分子束外延(mbe)工艺、金属有机化学气相沉积(mocvd)工艺或其他合适的外延生长工艺外延生长。
59.如图5和5a-5c所示，接下来，中间绝缘层(或绝缘层)204、第一牺牲层210以及交替的沟道层212和第二牺牲层214的叠层216(或简单的描述为叠层216)被图案化以形成鳍状结构220-1和220-2(从soi基板200突出)以及在鳍状结构220-1和220-2之间形成沟槽224。鳍状结构220-1和220-2可用于形成具有不同导电类型或相同导电类型的gaa装置。鳍状结构220-1和220-2中的每一个包括上部(upper portion)220a和基底部分(base portion)220b。上部220a通过图案化第一牺牲层210以及交替的沟道层212和第二牺牲层214的叠层216(或简单的描述为叠层216)形成。底部220b通过图案化soi基板200上的中间绝缘层(或绝缘层)204形成。也就是说，基底部分220b由中间绝缘层(或绝缘层)204形成。
60.如图5a和5b所示，沟槽224形成为穿过交替的沟道层212和第二牺牲层214的整个叠层216(也即穿过所有的叠层216)、整个第一牺牲层210和一部分中间绝缘层204(或中间绝缘层204的一部分)。因此，中间绝缘层(或绝缘层)204从沟槽224的底部暴露。在一些实施例中，鳍状结构220-1和220-2通过双图形化或多重图形化工艺形成，包括光刻和蚀刻工艺的几个循环(或循环)。蚀刻工艺包括干法蚀刻(例如，反应离子蚀刻)、湿法蚀刻和/或其他合适的工艺。
61.如图6a-6c所示，在形成鳍状结构220-1和220-2之后，在每个鳍状结构220-1和220-2的基底部分220b的侧壁上形成隔离特征228。隔离特征228围绕每个鳍状结构220-1和220-2的基底部分形成。此外，隔离特征228的上表面228t低于鳍状结构220-1和220-2中的每一个的沟道区中的基底部分220b的顶部(如图6a所示)。在一些实施例中，隔离特征228包括氧化硅、氮化硅、氮氧化硅(sion)、另一种合适的绝缘材料或它们的组合。在一些实施例中，通过执行绝缘材料(未示出)的沉积工艺、平坦化工艺和凹陷工艺来形成隔离部件228。可以执行沉积工艺以形成填充沟槽224的绝缘材料(未示出)。沉积工艺可以包括热生长、旋涂、化学气相沉积(cvd)、高密度等离子体cvd(high density plasma cvd，hdp-cvd)、物理气相沉积(physical vapor deposition，pvd)、原子层沉积(atomic layer deposition，ald)或任何其他适用的沉积工艺。可以执行平坦化工艺使得绝缘材料(未示出)的上表面与鳍状结构220-1和220-2中的每一个的上表面齐平。平坦化工艺可以包括化学机械抛光(chemical mechanical polishing，cmp)或任何其他适用的平坦化工艺。此外，可执行凹陷工艺以使绝缘材料凹陷以形成隔离特征228。凹陷工艺可包含反应离子蚀刻(reactive ion etching，rie)、干法蚀刻、湿法蚀刻或任何其它适用的蚀刻工艺。
62.如图6a-6c所示，接下来，虚设栅极结构230形成在鳍状结构220-1和220-2的沟道区上并延伸到隔离特征228上方。本发明实施例中，沟道区可以包括所有的沟道层212。可以使用虚设栅极结构230定义半导体结构550的所得场效应装置(例如场效应装置500-1、500-2和隔离场效应装置500-3)的源极/漏极区和沟道区。在一些实施例中，每个虚设栅极结构
230包括虚设栅极介质层(未示出)和设置在虚设栅极介质层上的虚设栅极电极层(未示出)。在一些实施例中，虚设闸介质层可以包括氧化硅、氮化硅、氮氧化硅(sion)或任何其他适用的介电材料，并且虚设栅极电极层可以包括多晶硅(poly-si)、多晶硅-锗(多晶硅锗(poly-sige))或任何其他适用的导电材料。在一些实施例中，每个虚设栅极结构230通过沉积工艺和后续的图案化工艺(patterning process)形成。使用形成在虚设栅极结构230上的硬掩模(hard mask)(或硬遮罩)结构232作为覆盖鳍状结构220-1和220-2的沟道区的掩模来执行图案化(或构图)工艺。在一些实施例中，每个硬掩模结构232包括多层，多层包括氮化硅层和在氮化硅层上的氧化硅。
63.如图6a-6c所示，接下来，在每个虚设栅极结构230的侧壁上形成栅极间隔物234。在一些实施例中，栅极间隔物234包括介电材料，例如氧化硅(sio2)、硅氮化物(sin)、碳化硅(sic)、氮氧化硅(sion)、碳氮化硅(sicn)、氧化碳氮化硅(siocn)或任何其他适用的介电材料。在一些实施例中，栅极间隔物234通过沉积工艺和随后的回蚀工艺(etching back process)共形地(conformally)形成。可以执行沉积工艺以在每个虚设栅极结构230的上表面和侧壁上形成电介质材料。沉积工艺可以包括化学气相沉积(cvd)、可流动化学气相沉积、亚大气压化学气相沉积(sacvd))、物理气相沉积(pvd)、原子层沉积(ald)或任何其他适用的沉积工艺。可以执行回蚀工艺以去除每个虚设栅极结构230的上表面上方的部分介电材料，从而暴露硬掩模结构232并形成栅极间隔物234。回蚀工艺可以包括湿法蚀刻，干法蚀刻或它们的组合。
64.如图6b-6c所示，接下来，去除鳍状结构220-1和220-2的部分直到暴露中间绝缘层204以在每个鳍状结构220-1和220-2的源极/漏极区中形成源极/漏极凹陷236。通过使用虚设栅极结构230和栅极间隔物234作为蚀刻掩模的各向异性刻蚀工艺，对鳍状结构220-1和220-2中的每一个的源极/漏极区中的上部220a和基底部分220b的顶部进行各向异性刻蚀。源极/漏极凹陷236可以形成为延伸到隔离特征228的上表面228t下面的基底部分220b中。在一些其他实施例中，各向异性蚀刻工艺仅去除上部220a并停止在每个鳍状结构220-1和220-2的源极/漏极区(源极/漏极区)中的底部220b上。因此，源极/漏极凹陷236可以不形成为在隔离特征228的上表面228t下方延伸。源极/漏极区中的中间绝缘层204被源极/漏极凹陷236暴露。在一些实施例中，各向异性蚀刻工艺包括干蚀刻。
65.如图6c所示，接下来，通过刻蚀工艺横向部分去除源极/漏极凹陷236暴露出的第一牺牲层210和第二牺牲层214，形成凹陷(未示出)。在蚀刻工艺期间，第一牺牲层210和第二牺牲层214可以具有比沟道层212更大的蚀刻速率。在一些实施例中，蚀刻工艺可以是湿法蚀刻工艺、干法蚀刻工艺或它们的组合。
66.如图6c所示，在形成源极/漏极凹陷236和凹陷(未示出)之后，在第一牺牲层210和第二牺牲层212的横向端(或侧端)形成内间隔物238。内间隔物238形成在第一牺牲层210(和第二牺牲层212)的横向端(或两侧或两端)上，(最下面或最底层的)内间隔物238(或内间隔物238的最底层)与中间绝缘层204接触。内间隔物238形成在彼此垂直相邻的沟道层210之间并与其(沟道层210)接触。此外，与soi基板200的中间绝缘层204接触的内间隔物238与沟道层212的最底层(最底层的沟道层212)接触。在一些实施例中，内间隔物238包括介电材料，例如氧化硅(sio2)、氮化硅(sin)、碳化硅(sic)、氮氧化硅(sion)、碳氮化硅(sicn)、氧化碳氮化硅(siocn)或它们的组合。在一些实施例中，内间隔物238通过介电材料
(未示出)的沉积工艺和随后的回蚀工艺形成。可以执行沉积工艺以用介电材料填充凹陷。在一些实施例中，沉积工艺包括原子层沉积(ald)或其他适用的沉积工艺。可以执行回蚀工艺以从凹陷的外部部分地去除绝缘层，从而形成内间隔物238。
67.如图6b-6c所示，接下来，在源极/漏极凹陷236中形成外延源极/漏极结构240，外延源极/漏极结构240包括外延源极/漏极结构240-1s1、240-1s2、240-2s1和240-2s2。外延源极/漏极结构240连接到沟道层212。例如，外延源极/漏极结构240-1s1和外延源极/漏极结构240-1s2分别连接沟道层212的相对的两侧；例如，外延源极/漏极结构240-2s1和外延源极/漏极结构240-2s2分别连接沟道层212的相对的两侧；等等。外延源极/漏极结构240的底部240b与soi基板200的中间绝缘层204接触。另外，外延源极/漏极结构240通过中间绝缘层204与soi基板200的底部基板层202隔离(isolate)。如图6b所示，在形成外延源极/漏极结构240工艺中，例如可以将底部240b的部分形成为外延源极/漏极结构240，因此使得底部240b的顶面或顶部低于隔离特征228的上表面228t。沟道层212的最顶层(或最顶层的沟道层212)和隔离特征228的上表面228t垂直地定位在对应的外延源极/漏极结构240的顶部240t和底部240b之间(例如外延源极/漏极结构240的顶部(或顶表面或上表面)240t可以是高于沟道层212的最顶层的)。因为soi基板200的顶部半导体层206(图1和1a)在前述工艺中转变为第一牺牲层210并在每个鳍状结构220-1和220-2的源极/漏极区中被去除，以及沟道区中的第一牺牲层210的侧端被内间隔物238覆盖，因此随后形成的外延源极/漏极结构240将不与soi基板200的中间绝缘层204上方的除对应的沟道层212之外的任何半导体层接触。因此，本发明实施例可以消除所得半导体结构550的基板泄漏(substrate leakage)。具体来说，当栅极结构250的两侧具有内间隔物238时，内间隔物238将栅极结构250与外延源极/漏极结构电性间隔开，并且使得栅极结构250的尺寸更小，从而更加精确的控制晶体管的开关，并可以使用更小的栅极电压，因此本发明实施例中提出的半导体结构具有更小的漏电流和基板泄漏。
68.在一些实施例中，外延源极/漏极结构240包括原位(in-situ)或非原位(异位)(ex-situ)掺杂有n型掺杂剂或p型掺杂剂的外延半导体材料。例如，外延源极/漏极结构240可以包括掺杂磷(p)的硅(si)，用于形成n型半导体装置(例如n型gaa晶体管)的外延源极/漏极结构。例如，外延源极/漏极结构240可以包括掺有硼的硅锗(sige)，用于形成p型装置(例如p型gaa晶体管)的外延源极/漏极结构。在一些实施例中，外延源极/漏极结构240仅通过外延生长工艺从沟道层212外延生长，包括分子束外延(mbe)、金属有机化学气相沉积(mocvd)、气相外延(vpe)，或其他适用的外延生长工艺。
69.如图7a-7c所示，接下来，在外延源极/漏极结构240和隔离特征228上形成正面互连结构260(图8所示)的接触蚀刻停止层(contact etch stop layer，cesl)(未示出)和层间电介质(interlayer dielectric(，ild)层242。在一些实施例中，cesl层包括氮化硅、氮化硅、氮氧化硅、其他适用的介电材料或它们的组合。在一些实施例中，cesl层通过化学气相沉积(cvd)、物理气相沉积(pvd)、原子层沉积(ald)或其他适用的沉积工艺。在一些实施例中，ild层242包括硼磷硅酸盐玻璃(bpsg)、熔融石英玻璃(fsg)、磷硅酸盐玻璃(psg)、掺硼硅玻璃(bsg)、四乙基正硅酸盐(teos)氧化物和/或其他适用的介电材料。在一些实施例中，ild层242通过化学气相沉积(cvd)、物理气相沉积(pvd)、原子层沉积(ald)或其他适用的沉积工艺形成。在形成cesl层和ild层242之后，可以执行平坦化工艺直到暴露虚设栅极
结构230的上表面。平坦化工艺可以包括化学机械抛光(cmp)、回蚀或它们的组合。
70.如图7a-7c所示，在形成外延源极/漏极结构240之后，选择性地去除虚设栅极结构230、第一牺牲层210和第二牺牲层214以暴露沟道区中的沟道层212。此外，形成栅极间隔物234之间的沟槽(未示出)。在一些实施例中，第一牺牲层210和沟道层212之间的第一蚀刻选择性与在选择性去除第一牺牲层210和第二牺牲层214期间第二牺牲层214和沟道层212之间的第二蚀刻选择性相同。因此，可以同时从沟道层212去除第一牺牲层210和第二牺牲层214。此外，在不损坏沟道层212和栅极间隔物234的情况下，选择性地去除虚设栅极结构230、第一牺牲层210和第二牺牲层214。去除第一牺牲层210后，中间绝缘层204的远离底部基板层202的上表面204t可以作为所得基板200r的上表面。在一些实施例中，虚设栅极结构230、第一牺牲层210和第二牺牲层214通过选择性蚀刻工艺选择性地去除，选择性蚀刻工艺可以是选择性湿法蚀刻工艺、选择性干法蚀刻工艺或它们的组合。
71.如图7a-7c所示，接下来，形成栅极结构250以包裹沟道层212，从而形成最终的鳍状结构220-1r和220-2r。此外，鳍状结构220-1r包括鳍状结构220-1r1、220-1r2和220-1r3。此外，栅极结构250形成为填充栅极间隔物234之间的沟槽(未示出)。在一些实施例中，鳍状结构220-1r1、220-1r2和220-1r3中的每一个包括沟道层212和环绕沟道层212的栅极结构250。因为第一牺牲层210和第二牺牲层214可以具有相同的厚度(如图4a所示，第一牺牲层210的第一厚度t1和第二牺牲层214的第二厚度t2)，因此沟道层212的最底层(或最底层的沟道层212)与中间绝缘层204的上表面204t之间的第一距离d1可以与沟道层212的最底层(或最底层的沟道层212)和与中间绝缘层204相对的相邻沟道层212之间的第二距离d2相同。换言之，沟道层212的最底层(或最底层的沟道层212)与中间绝缘层204的上表面204t之间的栅极结构250的第一部分(例如栅极结构250的底部250b)具有第一厚度(与第一距离d1相同)，在沟道层212的最底层(或最底层的沟道层212)和与中间绝缘层204相对的相邻沟道层212之间的栅极结构250的第二部分250s具有第二厚度(与第二距离d2相同)。第二厚度与第一厚度相同。此外，内间隔物238设置于栅极结构250的侧端。栅极结构250的底部250b上的内间隔物238与基板200r的中间绝缘层204接触。在一些实施例中，鳍状结构220-1r1、220-1r2和220-1r3中的每一个包括栅极结构250和沟道层212下方的基底部分220b。基底部分220b还连接到栅极结构250。在一些实施例中，栅极结构250(例如相邻的栅极结构250或多个栅极结构250之间)可以通过中间绝缘层204与基板200r的底部基板层202隔离。因此，本发明实施例可以消除所得半导体结构550的基板泄漏。本发明实施例中无需使用额外的注入步骤，因此可以以更加节省的工艺步骤和成本来消除或降低基板泄漏，更具量产的性价比。
72.在一些实施例中，栅极结构250包括包裹沟道层212的栅极介质层(未示出)和形成在沟道区的栅极介质层上的栅极电极层(未示出)。在一些实施例中，栅极介电层包括氧化硅、氮化硅或高k电介质材料、其他适用的电介质材料或它们的组合。在一些实施例中，栅极介电层通过化学气相沉积(cvd)、物理气相沉积(pvd)、原子层沉积(ald)或其他适用的沉积工艺形成。在一些实施例中，栅极电极层包括导电材料。在一些实施例中，栅极电极层通过化学气相沉积(cvd)、物理气相沉积(pvd)、原子层沉积(ald)或其他适用的沉积工艺形成。在执行上述工艺之后，所得到的半导体结构550的包括场效应晶体管装置500-1、500-2和隔离场效应晶体管装置500-3的场效应晶体管装置500完全形成。
73.在一些实施例中，场效应晶体管装置500-1、500-2和隔离场效应晶体管装置500-3并排设置。隔离场效应晶体管装置500-3介于场效应晶体管装置500-1和场效应晶体管装置500-2之间。隔离场效应晶体管装置500-3的外延源极/漏极结构240-2s2也用作相邻场效应晶体管装置500-2的外延源极/漏极结构240-2s2。隔离场效应晶体管装置500-3的外延源极/漏极结构240-1s1也用作相邻场效应晶体管装置500-1的外延源极/漏极结构240-1s1。在一些实施例中，隔离场效应晶体管装置500-3保持在截止状态以用作场效应晶体管装置500-1和500-2之间的电气和物理隔离特征。与诸如浅沟槽隔离(sti)特征的嵌入基板中的常规半导体结构相比，所得半导体结构550的隔离特征的面积可以进一步减小。
74.在一些实施例中，场效应晶体管装置500-1、500-2和隔离场效应晶体管装置500-3中的每一个包括基板200r、鳍状结构220-1r(包括鳍状结构220-1r1、220-1r2和220-1r3)和220-2r以及外延源极/漏极结构240。由soi基板200形成的基板200r包括底部基板层202和位于底部基板层上的中间绝缘层204。鳍状结构220-1r1、220-1r2和220-1r3(或鳍状结构220-2r)形成在基板200r上方。每个鳍状结构220-1r1、220-1r2和220-1r3(或鳍状结构220-2r)包括沟道层212和环绕沟道层212的栅极结构250。外延源极/漏极结构240与沟道层212相连。每个外延源极/漏极结构240的底部240b与基板200r的中间绝缘层204接触。因为soi基板200的顶部半导体层206通过从形成在其上的半导体覆盖层驱动第二半导体原子而转变为由第一半导体原子形成的第一牺牲层210。然后在形成栅极结构250之前去除由第一半导体原子(例如si)和第二半导体原子(例如ge)形成的第一牺牲层210和第二牺牲层214。外延源极/漏极结构240将不会被去除。除了沟道层212之外，栅极结构250与基板200r的中间绝缘层204上方的任何半导体层接触(外延源极/漏极结构240将不与除沟道层212之外的基板200r的中间绝缘层204上方的任何半导体层接触)。此外，栅极结构250可以通过中间绝缘层204与基板200r的底部基板层202隔离。因此，本发明实施例可以消除所得半导体结构550的基板泄漏，而无需将额外的掺杂剂注入到栅极结构和外延源极/漏极结构的底部。本发明实施例中无需使用额外的注入步骤，因此可以以更加节省的工艺步骤和成本来消除或降低基板泄漏，更具量产的性价比。
75.如图8所示，层间电介质(interlayer dielectric，ild)层242被图案化以形成开口(未示出)以暴露出场效应晶体管装置500-1的外延源极/漏极结构240-1s1和栅极结构250以及场效应晶体管装置500-2的外延源极/漏极结构240-2s1和240-2s2。接下来，进行沉积工艺和后续的平坦化工艺以形成正面互连结构260的正面栅极接触254g1和正面源极/漏极接触254s1、254s2和254s3。正面互连结构260的正面栅极接触254g1和正面源极/漏极接触254s1、254s2和254s3形成于绝缘层204的上表面204t之上并穿过层间介电(ild)层242。此外，正面栅极接触254g1和正面源极/漏极接触254s1、254s2和254s3形成在与绝缘层204相对的场效应晶体管装置500-1、500-2和隔离场效应晶体管装置500-3上。在一些实施例中，正面栅极接触254g1电性连接于场效晶体管装置500-1的栅极结构250。正面互连结构260的正面源极/漏极接触254s1和254s3电连接到隔离场效应晶体管装置500-3的外延源极/漏极结构240-1s1和240-2s2。此外，正面源极/漏极接触254s2电连接到场效应晶体管装置500-2的外延源极/漏极结构240-2s1。在一些实施例中，正面栅极接触254g1和正面源极/漏极接触254s1、254s2和254s3包括铜(cu)、钨(w)、铝(al)、钛(ti)、钽(ta)、钴(co)和/或硅化物。在一些实施例中，沉积工艺包括化学气相沉积(cvd)、等离子增强cvd(pecvd)、物理气
相沉积(pvd)、原子层沉积(ald)或其他适用的沉积工艺。在一些实施例中，平坦化工艺包括化学机械抛光(cmp)、回蚀或它们的组合。
76.接下来，在层间电介质(ild)层242上形成互连特征264s1、264s2、264s3和264g1以及正面互连结构260的金属间电介质(imd)层262。互连特征264s1、264s2、264s2、264s3和264g1形成在金属间电介质(imd)层262中。互连特征264s1电连接到正面源极/漏极接触254s1。互连特征264s2电连接到正面源极/漏极接触254s2。互连特征264s3电连接到正面源极/漏极接触254s3。互连特征264g1电连接到正面栅极接触254g1。在一些实施例中，金属间电介质(imd)层262包括由电介质材料形成的复合层。在一些实施例中，用于形成层间电介质(ild)层242的工艺和材料可以与用于形成金属间电介质(imd)层262的工艺和材料相似或相同。在一些实施例中，互连特征264s1、264s2、264s3和264g1包括垂直互连部分(其垂直于中间绝缘层204的上表面204t)，例如导电通孔，以及水平互连部分(其平行于中间绝缘层204的上表面204t)，例如导电线。在一些实施例中，用于形成正面源极/漏极接触254s1、254s2、254s3和正面栅极接触254g1的工艺和材料可以与用于形成互连特征264s1、264s2、264s3和264g1的工艺和材料相似或相同。在执行上述工艺之后，正面互连结构260包括层间电介质(ild)层242、正面栅极接触254g1、正面源极/漏极接触254s1、254s2和254s3、金属间电介质(imd)层262和互连特征264s1、264s2、264s3和264g1完全形成。此外，图8所示的金属间电介质(imd)层的数量262、正面栅极接触的数量254g1、正面源极/漏极接触的数量254s1、254s2和254s3以及互连特征264s1、264s2、264s3和264g1的数量只是一个例子，并不对本发明构成限制。
77.接下来，在正面互连结构260上形成正面钝化层270。形成正面钝化层270以保护下面的正面互连结构260、场效应晶体管装置500-1、500-2和隔离场效应晶体管装置500-3。在一些实施例中，正面钝化层270包括氧化硅、未掺杂硅酸盐玻璃(undoped silicate glass，usg)或其他适用的介电材料。在一些实施例中，正面钝化层270通过包括化学气相沉积(cvd)、物理气相沉积(pvd)或其他适用的沉积工艺的沉积工艺形成。
78.接下来，通过正面钝化层270形成焊盘272和274并电连接到正面互连结构270。例如，焊盘272电连接到互连特征264s2，焊盘274电连接到正面互连结构270的互连特征264g1。在一些实施例中，焊盘272和274提供所得半导体结构550和外部电路(未示出)之间的电连接。在一些实施例中，焊盘272和274包括铜(cu)、铝(al)或其他适用的导电材料。此外，图8所示的焊盘272和274的数量仅为示例，并非对本发明的限制。
79.如图9所示，接下来，将正面钝化层270的与正面互连结构260相对的表面271安装在载体100上。接下来，对于图10-12所示的背面工艺，可以将图8所示的结构倒置。
80.如图10所示，接下来，可以从绝缘层204去除基板200r的底部基板层202(如图9所示)，直到暴露出绝缘层204的底表面204b。在一些实施例中，底部基板层202通过化学机械抛光(cmp)或其他适用的去除工艺去除。
81.如图11所示，接下来，穿过绝缘层204形成背面互连结构280(如图12所示)的背面栅极接触272g3和背面源极/漏极接触272s1。背面栅极接触272g3电连接到隔离场效应晶体管装置500-3的栅极结构250的底部250b。此外，背面源极/漏极接触272s1电连接到场效应晶体管装置500-1的外延源极/漏极结构240-1s2的底部240b。背面源极/漏极接触272s1可以电连接到图12所示的电源电路282(包括vdd电源线和vss电源线)。因此，背面源极/漏极
接触272s1可以作为vdd/vss接触。在一些实施例中，形成背面栅极接触272g3和背面源极/漏极接触272s1的工艺和材料可以与形成正面栅极接触254g1和正面源极/漏极接触254s1、254s2和254s3的工艺和材料相似或相同。
82.如图12所示，接下来，电源电路284p、互连特征284tg和284以及背面互连结构280的金属间电介质(imd)层282直接形成在绝缘层204的底表面(或背面)204b上。电源电路284p和互连特征284tg和284形成在金属间电介质(imd)层282中。包括vdd电源线和vss电源线(未示出)的电源电路284p设置在背面204b上，并且电源电路284p通过穿过绝缘层204的背面源极/漏极接触272s1电连接至场效应晶体管装置500-1的外延源极/漏极结构240-1s2的底部240b。因此，电源电路284p可以用作半导体结构500的背面电源网(电源网格)。互连特征284tg通过穿过绝缘层104的背面栅极接触272g3电连接到隔离场效应晶体管装置500-3的栅极结构250的底部250b。因此，可以通过向正面互连结构260的互连特征264s1、264s3和背面互连结构280的互连特征284tg施加合适的电压来关闭(关断或截止)隔离场效应晶体管装置500-3。此外，互连特征284可以电连接到正面互连结构260的正面源极/漏极接触254s1和254s3，使得隔离场效应晶体管装置500-3的栅极结构250和外延源极/漏极结构240-1s1和240-2s2可以电连接到背面互连结构280。在一些实施例中，用于形成金属间电介质(imd)层282和背面源极/漏极接触272s1的工艺和材料可以与用于形成金属间电介质(imd)层262的那些相似或相同。在一些实施例中，用于形成功率电路284p和互连特征284tg和284的工艺和材料可以与用于形成互连特征264s1、264s2和264g1的工艺和材料相似或相同。在执行上述工艺之后，包括背面栅极接触272g3、背面源极/漏极接触272s1、金属间介电(imd)层282和电源电路284p和互连特征284tg和284的背面互连结构280就完全成型了。在一些实施例中，背面互连结构280为电源电路284p提供额外的布线区域，电源电路284p电连接到场效应晶体管装置500-1的外延源极/漏极结构240-1s2，以及背面互连结构280为互连特征284tg提供额外的布线区域，互连特征电连接至设置于其中的隔离场效应晶体管装置500-3的栅极结构250。因此，可以进一步减小所得半导体结构550的面积。此外，图12所示的金属间介电(imd)层的数量282、背面栅极接触的数量272g3、背面源极/漏极接触的数量272s1、电源电路的数量284p和互连特征284tg和284的数量仅是一个示例，而不是对本发明的限制。
83.接下来，在背面互连结构280上形成背面钝化层290。形成背面钝化层290以保护下面的背面互连结构280、场效应晶体管装置500-1、500-2和隔离场效应晶体管装置500-3。在一些实施例中，形成背面钝化层290的工艺和材料可以与形成正面钝化层270的工艺和材料相似或相同。
84.接下来，穿过背面钝化层290形成焊盘292并电连接到背面互连结构280。例如，焊盘292电连接到电源电路284p。焊盘292提供所得半导体结构550和外部电路(未示出)之间的电连接。在一些实施例中，用于形成焊盘292的材料可以与用于形成焊盘272和274的材料相似或相同。另外，图12所示的焊盘292的数量仅为示例，并非对本发明的限制。接着，可移除载板(载体)100以形成半导体结构550。
85.在一些实施例中，半导体结构550包括形成在中间绝缘层(或绝缘层)204上的场效应晶体管装置500-1、500-2和隔离场效应晶体管装置500-3，中间绝缘层(或绝缘层)204由soi基板200形成。每个场效应晶体管装置500-1、500-2和隔离场效应晶体管装置500-3包括
鳍状结构220-1r(其包括鳍状结构220-1r1、220-1r2和220-1r3)形成在绝缘层204上。每个鳍状结构220-1r1、220-1r2和220-1r3包括沟道层212和环绕沟道层212的栅极结构250。此外，每个鳍状结构220-1r1、220-1r2和220-1r3包括连接到沟道层212的外延源极/漏极结构240。置于场效应晶体管装置500-1和500-2之间的隔离场效应晶体管装置500-3保持在截止状态。半导体结构550还包括形成在场效应晶体管装置500-1上与绝缘层204相对的正面栅极接触254g1。正面栅极接触件254g1电连接到第一场效应晶体管装置500-1的栅极结构250。半导体结构550还包括穿过绝缘层204形成并电连接到隔离场效应晶体管装置500-3的栅极结构250的背面栅极接触272g3。由于场效晶体管装置500-1与500-2的外延源极/漏极结构240的底部240b与栅极结构250的底部250b与基板200r的中间绝缘层(或绝缘层)204接触。因此，可以消除所得半导体结构550的基板泄漏，而无需将额外的掺杂剂注入到栅极结构和外延源极/漏极结构的底部，这样可以减少工艺步骤及工艺成本，因此可以以更低成本来减少基板泄漏。此外，保持在截止状态的隔离场效应晶体管装置500-3可以作为场效应晶体管装置500-1和500-2之间的电隔离特征并且具有比相比传统的浅沟槽隔离(sti)特征减小的面积。此外，利用保持在截止状态的隔离场效应晶体管装置500-3可以将场效应晶体管装置500-1和500-2进行电性隔离，减小漏电流和基板泄漏；因此本发明实施例的方案可以使用更小的面积占用来减小漏电流和基板泄漏。此外，包括背面栅极接触272g3的背面互连结构280为隔离场效应晶体管装置500-3的布线(例如互连特征284tg)提供了额外的布线区域以及为设置在其中的场效应晶体管装置500-1的电源电路284p提供了额外的布线区域。因此，可以进一步减小所得半导体结构550的面积。并且，本发明实施例中，正面互连结构和背面互连结构可以主要沿着垂直于绝缘层204的表面的方向延伸，从而避免或减小增加半导体结构的平面尺寸，以更好的减小半导体结构的面积。此外，虽然图中未示出，本发明实施例中，半导体结构550还可以包括穿过绝缘层204形成并电连接到场效应晶体管装置500-1的栅极结构250的背面栅极接触或/和场效应晶体管装置500-2的栅极结构250的背面栅极接触；背面栅极接触可以连接到对应的栅极电压或栅极电源电路。以及，虽然图中未示出，半导体结构550还可以包括穿过绝缘层204形成并电连接到外延源极/漏极结构240-1s1的(背面)源极/漏极接触，也可以包括穿过绝缘层204形成并电连接到外延源极/漏极结构240-2s2的(背面)源极/漏极接触，还可以包括穿过绝缘层204形成并电连接到外延源极/漏极结构240-2s1的(背面)源极/漏极接触，等等；上述三者可以至少择一实施；源极/漏极接触可以连接到对应的源极/漏极接触或源极/漏极电源电路等等。另外，虽然图中未示出，本发明实施例中，半导体结构550还可以包括电连接到场效应晶体管装置500-2的栅极结构250的正面栅极接触或/和隔离场效应晶体管装置500-3的栅极结构250的正面栅极接触；正面栅极接触可以连接到对应的栅极电压或栅极电源电路。以及，虽然图中未示出，半导体结构550还可以包括电连接到外延源极/漏极结构240-1s2的(正面)源极/漏极接触，等等；(正面)源极/漏极接触可以连接到对应的源极/漏极接触或源极/漏极电源电路等等。此外，虽然图中未示出，正面源极/漏极接触254s1和254s3可以电连接到对应的源极/漏极接触或源极/漏极电源电路等等。因此，本发明实施例的上述方案具有更加灵活的电源线路布局方式，可以根据需求及布局设计调整布线及连接方式，从而大大的增加设计弹性和设计的灵活性。此外，本发明实施例中所示出及描述的外延源极/漏极结构、源极/漏极接触、栅极接触、互连特征、导电通孔等等的数量以及布局方式仅为示例，可以根据本发明的精神自由的
修改它们的数量、布局方式等等。
86.在连续有源区(例如，半导体结构500)上形成的gaa标准单元结构的架构中，包括：第一场效应晶体管装置(例如场效应晶体管装置500-1)、第二场效应晶体管装置(例如场效应晶体管装置500-2)和隔离场效应晶体管装置(例如隔离场效应晶体管装置500-3)，它们形成在绝缘层204(中间绝缘层204)之上(当然从图12来看可能是之下，可以理解的是这些结构与绝缘层204直接或间接的接触(例如通过基底部分220b接触))。本发明实施例中并不限制场效应晶体管装置的数量和隔离场效应晶体管装置的数量，它们的数量可以根据需要自由设置或者组合。隔离场效应晶体管装置(例如隔离场效应晶体管装置500-3)位于第一场效应晶体管装置(例如场效应晶体管装置500-1)与该第二场效应晶体管装置(例如场效应晶体管装置500-2)之间。每个第一场效应晶体管装置、第二场效应晶体管装置和隔离场效应晶体管装置(或者第一场效应晶体管装置、第二场效应晶体管装置和隔离场效应晶体管装置中的每一个)包括：鳍状结构(例如场效应晶体管装置500-1的鳍状结构220-1r1、场效应晶体管装置500-2的鳍状结构220-1r2、隔离场效应晶体管装置500-3的鳍状结构220-1r3)，形成于绝缘层204之上(当然从图12来看可能是之下，可以理解的是这些结构与绝缘层204直接或间接的接触(例如通过基底部分220b接触))。鳍状结构(例如场效应晶体管装置500-1的鳍状结构220-1r1、场效应晶体管装置500-2的鳍状结构220-1r2、隔离场效应晶体管装置500-3的鳍状结构220-1r3)包括沟道层以及环绕沟道层的栅极结构(例如分别对应于鳍状结构220-1r1、220-1r2、220-1r3中的沟道层212以及环绕对应的沟道层212的栅极结构250)；以及每个第一场效应晶体管装置、第二场效应晶体管装置和隔离场效应晶体管装置(或者第一场效应晶体管装置、第二场效应晶体管装置和隔离场效应晶体管装置中的每一个)也包括第一外延源极/漏极结构和第二外延源极/漏极结构(两者分别作为对应的晶体管装置的源极/漏极，例如场效应晶体管装置500-1的外延源极/漏极结构240-1s2和240-1s1，场效应晶体管装置500-2的外延源极/漏极结构240-2s2和240-2s1，隔离场效应晶体管装置500-3的外延源极/漏极结构240-1s1和240-2s2)，分别连接于沟道层(也即每个晶体管装置所对应的鳍状结构的沟道层212)的相对的两侧，隔离场效应晶体管装置500-3被设计为置于场效应晶体管装置500-1和500-2之间并且通过电连接到隔离场效应晶体管装置500-3的栅极结构250的背面栅极接触272g3被控制(或保持)在截止状态。由于gaa标准单元结构(例如，半导体结构500)被设计成具有背面电源网格(例如，背面互连结构280的电源电路284p)，隔离场效应晶体管装置500-3的栅极结构250和外延源极/漏极结构240-1s1和240-2s2可以电连接到背面栅极接触件272g3和形成在背面互连结构280中的互连特征284。因此，正面互连结构260的电连接(包括正面栅极接触254g1和正面源极/漏极接触254s2)可以仅针对场效应晶体管装置500-1和500-2(用于信号传输)设计。
87.本领域的技术人员将容易地观察到，在保持本发明教导的同时，可以做出许多该设备和方法的修改和改变。因此，上述公开内容应被解释为仅由所附权利要求书的界限和范围所限制。

技术特征：
1.一种半导体结构，其特征在于，包括：绝缘层；第一场效应晶体管装置、第二场效应晶体管装置和隔离场效应晶体管装置，形成在该绝缘层上，该隔离场效应晶体管装置位于该第一场效应晶体管装置与该第二场效应晶体管装置之间，其中每个该第一场效应晶体管装置、该第二场效应晶体管装置和该隔离场效应晶体管装置包括：鳍状结构，形成于该绝缘层上，该鳍状结构包括沟道层以及环绕该沟道层的栅极结构；以及第一外延源极/漏极结构和第二外延源极/漏极结构，分别连接于该沟道层的相对的两侧，该隔离场效应晶体管装置保持截止状态；正面栅极接触，形成在与该绝缘层相对的该第一场效应晶体管装置上，其中该正面栅极接触电连接至该第一场效应晶体管装置的栅极结构；以及背面栅极接触，穿过该绝缘层形成并电连接到该隔离场效应晶体管装置的栅极结构。2.如权利要求1所述的半导体结构，其特征在于，该隔离场效应晶体管装置的第一外延源极/漏极结构为该第二场效应晶体管装置的该第二外延源极/漏极结构，该隔离场效应晶体管装置的该第二外延源极/漏极结构为该第一场效应晶体管装置的该第一外延源极/漏极结构。3.如权利要求2所述的半导体结构，其特征在于，还包括：正面互连结构，形成于该绝缘层的上表面上方，其中该正面互连结构包括正面栅极接触；以及背面互连结构，直接形成在该绝缘层的底表面上，其中该背面互连结构包括背面栅极接触。4.如权利要求3所述的半导体结构，其特征在于，还包括：该背面互连结构的背面源极/漏极接触，穿过该绝缘层形成并电连接至该第一场效应晶体管装置的第二源极/漏极结构。5.如权利要求4所述的半导体结构，其特征在于，该背面源极/漏极接触与该背面互连结构的电源电路电连接。6.如权利要求4所述的半导体结构，其特征在于，该隔离场效应晶体管装置的该第一外延源极/漏极结构和该第二外延源极/漏极结构与该正面互连结构电连接。7.如权利要求3所述的半导体结构，其特征在于，还包括：正面钝化层，形成于该正面互连结构上；背面钝化层，形成于该背面互连结构上；以及第一焊盘，穿过该正面钝化层形成并电连接到该正面互连结构；以及第二焊盘，穿过该背面钝化层形成并电连接到该背面互连结构。8.如权利要求3所述的半导体结构，其特征在于，该第一外延源极/漏极结构和该第二外延源极/漏极结构的底部分别与该绝缘层接触。9.如权利要求1所述的半导体结构，其特征在于，该第一场效应晶体管装置和该第二场效应晶体管装置的栅极结构的底部与该绝缘层接触。10.如权利要求1所述的半导体结构，其特征在于，该沟道层的最底层与该绝缘层的上表面之间的第一距离与该沟道层的最底层与和该绝缘体层相对的相邻沟道层之间的第二距离。
11.如权利要求1所述的半导体结构，其特征在于，还包括：内间隔物，设置于该栅极结构的侧端，其中与该栅极结构的底部接触的该内间隔物与该绝缘层接触。12.如权利要求11所述的半导体结构，其特征在于，与该绝缘层接触的该内间隔物与该沟道层的最底层接触。13.如权利要求1所述的半导体结构，其特征在于，该鳍状结构包括位于该栅极结构和该沟道层下方的基底部分，其中该基底部分由该绝缘层形成。14.一种半导体结构，其特征在于，包括：并排设置的第一场效应晶体管装置和第二场效应晶体管装置；隔离场效应晶体管装置，介于该第一场效应晶体管装置与该第二场效应晶体管装置之间，其中该第一场效应晶体管装置、该第二场效应晶体管装置与该隔离场效应晶体管装置包括：鳍状结构包括沟道层和环绕沟道层的栅极结构；以及第一外延源极/漏极结构和第二外延源极/漏极结构分别连接沟道层的相对的两侧；绝缘层，具有上表面，该上表面与该第一场效应晶体管装置和该第二场效应晶体管装置的栅极结构的底部接触；层间介电层，设置于每一个该第一场效应晶体管装置与该第二场效应晶体管装置的栅极结构上；背面栅极接触，穿过该绝缘层形成并且电连接到该隔离场效应晶体管装置的栅极结构的底部；以及正面源极/漏极接触，穿过该层间介质层形成并电连接该隔离场效应晶体管装置的该第一外延源极/漏极结构或该第二外延源极/漏极结构。15.如权利要求14所述的半导体结构，其特征在于，该隔离场效应晶体管装置保持截止状态。16.如权利要求15所述的半导体结构，其特征在于，还包括：电源电路，设置在该绝缘层的底表面上，并通过穿过该绝缘层的背面源极/漏极接触电连接到该第一场效应晶体管装置的该第二源极/漏极结构的底部。17.如权利要求16所述的半导体结构，其特征在于，还包括：正面互连结构，形成于该绝缘层的上表面之上，其中该正面互连结构包括该层间介电层和该正面源极/漏极接触；以及背面互连结构，直接形成该于绝缘层的底表面上，其中该背面互连结构包括该电源电路和该背面栅极接触。18.如权利要求16所述的半导体结构，其特征在于，还包括：穿过该层间介电层形成的该正面互连结构的正面栅极接触，其中该正面栅极接触电连接至该第一场效应晶体管装置的栅极结构。19.如权利要求14所述的半导体结构，其特征在于，该沟道层的最底层与该绝缘层的正面之间的栅极结构的第一部分具有第一厚度，该沟道层的最底层和与该绝缘层相对的相邻沟道层之间的栅极结构的第二部分具有第二厚度，其中第二厚度与第一厚度相同。20.一种半导体结构的形成方法，其特征在于，包括：提供基板，该基板具有基板层以及在该基板层上的绝缘层；
直接在该绝缘层上形成第一场效应晶体管装置、第二场效应晶体管装置和在该第一场效应晶体管装置和该第二场效应晶体管装置之间的隔离场效应晶体管装置，其中每个该第一场效应晶体管装置、该第二场效应晶体管装置和该隔离场效应晶体管装置包括：形成于该绝缘层上的鳍状结构，该鳍状结构包括沟道层以及环绕该沟道层的栅极结构；以及第一外延源极/漏极结构和第二外延源极/漏极结构，分别连接于该沟道层的相对的两侧，其中该隔离场效应晶体管装置保持截止状态；在与该绝缘层相对的该第一场效应晶体管装置上形成正面栅极接触，其中该正面栅极接触电连接至该第一场效应晶体管装置的栅极结构；从该绝缘层去除该基板层；以及形成穿过该绝缘层且电连接至该隔离场效应晶体管装置的栅极结构的背面栅极接触。21.如权利要求20所述的半导体结构的形成方法，其特征在于，还包括：在从该绝缘层去除该基板层之前，在该绝缘层的上表面上方形成正面互连结构，其中该正面互连结构包括正面栅极接触；以及在该正面互连结构上形成正面钝化层。22.如权利要求21所述的半导体结构的形成方法，其特征在于，还包括：在从该绝缘层去除该基板层之前，将该正面钝化层与该正面互连结构相对的表面安装在载体上；以及在从该绝缘层去除该基板层后，直接在该绝缘层的底表面上形成背面互连结构，其中，该背面互连结构包括背面栅极接触；以及在该背面互连结构上形成背面钝化层。23.如权利要求22所述的半导体结构的形成方法，其特征在于，还包括：形成穿过该正面钝化层且电性连接该正面互连结构的第一焊盘；以及形成穿过该背面钝化层且电连接至该背面互连结构的第二焊盘。24.如权利要求21所述的半导体结构的形成方法，其特征在于，还包括：形成穿过层间介质层并电连接到该隔离场效应晶体管的第一外延源极/漏极结构和第二外延源极/漏极结构的该正面互连结构的正面源极/漏极接触。25.如权利要求20所述的半导体结构的形成方法，其特征在于，该基板还包括位于该绝缘层上的包含第一半导体原子的顶部半导体层，其中形成该第一场效应晶体管装置、该第二场效应晶体管装置和该隔离场效应晶体管装置包括：在该顶部半导体层上外延生长半导体覆盖层，其中该半导体覆盖层包含该第一半导体原子和不同于该第一半导体原子的第二半导体原子；执行热处理以将该半导体覆盖层的该第二半导体原子驱动到该顶部半导体层中，使得该半导体覆盖层和该顶部半导体层共同形成第一牺牲层；在该第一牺牲层上外延生长该第一场效应晶体管装置、该第二场效应晶体管装置和该隔离场效应晶体管装置的交替沟道层叠层和第二牺牲层；图案化中间绝缘层、该顶部半导体层、该第一牺牲层以及该交替沟道层和该第二牺牲层的叠层以形成中间鳍状结构；去除部分该中间鳍状结构，直至露出该中间绝缘层，形成源极/漏极凹陷；在该源极/漏极凹槽中形成该第一场效应晶体管装置、该第二场效应晶体管装置和该
隔离场效应晶体管装置的第一外延源极/漏极结构和第二外延源极/漏极结构；在形成该第一外延源漏结构和该第二外延源漏结构之后，选择性地去除该第一牺牲层和该第二牺牲层；以及形成环绕该沟道层的该第一场效应晶体管装置、该第二场效应晶体管装置和该隔离场效应晶体管装置的栅极结构。26.如权利要求25所述的半导体结构的形成方法，其特征在于，该半导体覆盖层中第二半导体原子的第一浓度大于该第一牺牲层中第二半导体原子的第二浓度。27.如权利要求25所述的半导体结构的形成方法，其特征在于，该沟道层包含该第一半导体原子但不含该第二半导体原子。28.如权利要求25所述的半导体结构的形成方法，其特征在于，该第二牺牲层包含该第一半导体原子与该第二半导体原子。29.如权利要求25所述的半导体结构的形成方法，其特征在于，该第一牺牲层具有第一成分，该第二牺牲层具有与该第一成分相同的第二成分。30.如权利要求25所述的半导体结构的形成方法，其特征在于，该第一牺牲层具有第一厚度，该第二牺牲层具有第二厚度，该第二厚度与该第一厚度相同。31.如权利要求29所述的半导体结构的形成方法，其特征在于，该通道层具有第三成分，该第三成分不同于该第一成分与该第二成分。32.如权利要求25所述的半导体结构的形成方法，其特征在于，在外延生长交替的沟道层与第二牺牲层的叠层后，该沟道层的最底层与该第一牺牲层接触。33.如权利要求25所述的半导体结构的形成方法，其特征在于，交替沟道层和第二牺牲层的叠层包括第一数量的沟道层和第二数量的第二牺牲层，并且该第一数量大于该第二数量。34.如权利要求25所述的半导体结构的形成方法，其特征在于，还包括：在形成该源极/漏极凹陷之后，在该第一牺牲层和该第二牺牲层的侧端形成内间隔物。35.如权利要求25所述的半导体结构的形成方法，其特征在于，在选择性去除该第一牺牲层和该第二牺牲层期间，该第一牺牲层和该沟道层之间的第一蚀刻选择性与该第二牺牲层和该沟道层之间的第二蚀刻选择性相同。

技术总结
本发明公开一种半导体结构，包括：绝缘层；第一场效应晶体管装置、第二场效应晶体管装置和隔离场效应晶体管装置，包括：鳍状结构，形成于该绝缘层上，该鳍状结构包括沟道层以及环绕该沟道层的栅极结构；以及第一外延源极/漏极结构和第二外延源极/漏极结构，分别连接于该沟道层的相对的两侧，该隔离场效应晶体管装置保持截止状态；正面栅极接触；以及背面栅极接触。利用保持在截止状态的隔离场效应晶体管装置可以将第一场效应晶体管装置和第二场效应晶体管装置进行电性隔离，减小漏电流和基板泄漏；因此本发明实施例的方案可以使用更小的面积占用来减小漏电流和基板泄漏。积占用来减小漏电流和基板泄漏。积占用来减小漏电流和基板泄漏。


技术研发人员：曹博昭 林宪信
受保护的技术使用者：联发科技股份有限公司
技术研发日：2023.01.06
技术公布日：2023/7/13