多层电子组件和制造多层电子组件的方法与流程

多层电子组件和制造多层电子组件的方法
1.本技术要求于2021年12月29日在韩国知识产权局提交的第10-2021-0190626号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
2.本公开涉及一种多层电子组件和制造多层电子组件的方法。


背景技术：

3.多层陶瓷电容器(mlcc，多层电子组件之一)可以是安装在各种电子产品(诸如成像装置(诸如液晶显示器(lcd)或等离子体显示面板(pdp))、计算机、智能电话或移动电话)中的任何一种的印刷电路板上以用于对其充电或从其放电的片式电容器。
4.多层陶瓷电容器具有小尺寸，实现高电容，可容易地安装在电路板上，因此可用作各种电子装置的组件。随着诸如计算机和移动装置的各种电子装置中的每个具有更小的尺寸和更高的输出，对多层陶瓷电容器具有更小的尺寸和更高的电容的需求不断增加。
5.为了使多层陶瓷电容器具有更小的尺寸和更高的电容，需要内电极和介电层中的每个具有更小厚度的技术。
6.然而，由于内电极具有较小的厚度，因此可能发生诸如内电极之间的短路、减小的电容、较低的击穿电压等的问题。


技术实现要素：

7.本公开的一方面可提供一种具有更高可靠性的多层电子组件。
8.本公开的另一方面可提供一种包括具有均匀连通性的内电极的多层电子组件。
9.本公开的另一方面可提供一种包括具有优异平滑度的内电极的多层电子组件。
10.本公开的另一方面可提供一种具有较小尺寸和较高电容的可靠的多层电子组件。
11.本公开的另一方面可提供一种具有优异生产率和高可靠性的制造多层电子组件的方法。
12.然而，本公开不限于以上描述，并且可在本公开的示例性实施例的描述中更容易地理解。
13.根据本公开的示例性实施例，一种多层电子组件可包括：主体，包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面、以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面，并且所述主体包括电容形成部和覆盖部，所述电容形成部包括在所述第一方向上交替设置的多个介电层和多个内电极，同时使所述多个介电层中的相应一个介电层分别介于所述多个内电极之间，所述覆盖部设置在所述电容形成部的在所述第一方向上的两个端表面上；以及外电极，设置在所述主体上。sl可以是5.5面积％或更小，其中，sl表示nl的面积与ml的面积的比率，ml表示：在所述主体的在所述第一方向-所述第二方向上的第一截面在所述第一方向上分成的三个区域中的中央区域中，所
述电容形成部的除了长度为35μm的第二方向端部区域之外的区域；并且nl表示：在所述第一截面中，与所述覆盖部中的一个覆盖部的亮度强度的平均值相比，ml中的亮度强度的范围是大于等于110％且小于等于126％的区域。
14.根据本公开的另一示例性实施例，一种多层电子组件可包括：主体，包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面、以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面，并且所述主体包括电容形成部和覆盖部，所述电容形成部包括在所述第一方向上交替设置的多个介电层和多个内电极，同时使所述多个介电层中的相应一个介电层分别介于所述多个内电极之间，所述覆盖部设置在所述电容形成部的在所述第一方向上的两个端表面上；以及外电极，设置在所述主体上。ml中测量的内电极的连通性的标准偏差的范围是1.3％或更小，其中，ml表示：在所述主体的在所述第一方向-所述第二方向上的第一截面在所述第一方向上分成的三个区域中的中央区域中，所述电容形成部的除了长度为35μm的第二方向端部区域之外的区域；并且ml中的所述内电极的连通性表示实际形成ml中的所述内电极的部分的长度与ml中的所述内电极的总长度的比率。
15.根据本公开的另一示例性实施例，一种制造多层电子组件的方法可包括：在连续供应的聚合物片上涂覆硅树脂图案；将用于内电极的膏涂敷到涂覆有所述硅树脂图案的所述聚合物片；将设置在所述硅树脂图案上的所述用于内电极的膏转印到连续供应的陶瓷生片，以在所述陶瓷生片上形成内电极图案；通过彼此堆叠所述陶瓷生片来形成堆叠体，在所述陶瓷生片中的每个上印刷有所述内电极图案；切割所述堆叠体以形成单元堆叠体；烧结所述单元堆叠体以形成主体；以及在所述主体上形成外电极以形成所述多层电子组件。
16.根据本公开的另一示例性实施例，一种多层电子组件可包括：主体，包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面、以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面，并且所述主体包括电容形成部和覆盖部，所述电容形成部包括在所述第一方向上交替设置的多个介电层和多个内电极，同时使所述多个介电层中的相应一个介电层分别介于所述多个内电极之间，所述覆盖部设置在所述电容形成部的在所述第一方向上的两个端表面上；以及外电极，设置在所述主体上。ml中的内电极的连通性的变异系数(cv)的值的范围可以是1.8％或更小，ml中的所述内电极的连通性可表示实际形成ml中的所述内电极的部分的长度与ml中的所述内电极的总长度的比率，并且ml可表示：在所述主体的在所述第一方向-所述第二方向上的第一截面在所述第一方向上分成的三个区域中的中央区域中，所述电容形成部的除了长度为35μm的第二方向端部区域之外的区域。
附图说明
17.根据以下结合附图的具体实施方式，将更清楚地理解本公开的上述和其他方面、特征和优点，在附图中：
18.图1是示意性地示出根据本公开的示例性实施例的多层电子组件的立体图；
19.图2是沿图1的线i-i'截取的截面图；
20.图3是沿图1的线ii-ii'截取的截面图；
21.图4是示意性地示出其中图1的介电层和内电极彼此堆叠的分解的电容器主体的分解立体图；
22.图5是用于说明测量区域的沿着图1的线i-i'截取的截面图；
23.图6是用于说明测量区域的沿着图1的线ii-ii'截取的截面图；
24.图7是用于说明内电极的连通性的图2的区域“p”的放大图；
25.图8是通过使用工具(诸如显微镜)观察测试编号1的在第一方向-第二方向上的截面而获得的图像；
26.图9是通过使用sigmascan pro分析图8的图像获得的图像；
27.图10是通过使用扫描电子显微镜(sem)扫描图8的区域p1、区域p2、区域p3和区域p4而获得的图像；
28.图11是通过使用工具(诸如显微镜)观察测试编号1的在第一方向-第三方向上的截面而获得的图像；
29.图12是通过使用sigmascan pro分析图11的图像而获得的图像；
30.图13是通过使用工具(诸如显微镜)观察测试编号4的在第一方向-第二方向上的截面而获得的图像；
31.图14是通过使用sigmascan pro分析图13的图像而获得的图像；
32.图15是通过使用扫描电子显微镜(sem)扫描图13的区域p1、区域p2、区域p3和区域p4而获得的图像；
33.图16是通过使用工具(诸如显微镜)观察测试编号5的在第一方向-第三方向上的截面而获得的图像；
34.图17是通过使用sigmascan pro分析图16的图像而获得的图像；
35.图18是通过使用扫描电子显微镜(sem)扫描图16的区域p1、区域p2、区域p3和区域p4而获得的图像；
36.图19是示出基于线缺陷面积的比率的击穿电压(bdv)的比率的曲线图；
37.图20是示意性地示出根据本公开的另一示例性实施例的制造多层电子组件的方法的示图；
38.图21是图20的区域a、区域b和区域c的放大示意图；
39.图22示出印刷有内电极图案的陶瓷生片；
40.图23是示出当使用本公开的制造方法印刷内电极图案时，沿着图22的虚线测量的内电极图案的厚度的曲线图；以及
41.图24是示出当使用凹版印刷方法印刷内电极图案时，沿着图22的虚线测量的内电极图案的厚度的曲线图。
具体实施方式
42.在下文中，现在将参照附图详细描述本公开的示例性实施例。
43.在附图中，第一方向可表示厚度方向，第二方向可表示长度方向，并且第三方向可表示宽度方向。
44.多层电子组件
45.图1是示意性地示出根据本公开的示例性实施例的多层电子组件的立体图，图2是沿着图1的线i-i'截取的截面图，图3是沿着图1的线ii-ii'截取的截面图，图4是示意性地示出其中图1的介电层和内电极彼此堆叠的分解的电容器主体的分解立体图，图5是用于说明测量区域的沿着图1的线i-i'截取的截面图，并且图6是用于说明测量区域的沿着图1的线ii-ii'截取的截面图。
46.在下文中，参照图1至图6描述根据本公开的示例性实施例的多层电子组件100。
47.根据本公开的示例性实施例的多层电子组件100可包括：主体110，包括在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4、以及连接到第一表面1至第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6，并且主体110包括电容形成部ac和覆盖部112和113，电容形成部ac包括在第一方向上交替设置的多个介电层111和多个内电极121和122，同时使介电层介于内电极之间，覆盖部112和113设置在电容形成部ac的在第一方向上的两个端表面上；以及外电极131和132，设置在主体上。sl可以是5.5面积％或更小，其中，sl表示nl的面积与ml的面积的比率，ml表示：在主体110的在第一方向-第二方向上的截面在第一方向上分成的三个区域(例如，在第一方向上的长度相同的三个区域)中的中央区域中，电容形成部ac的除了长度为35μm的第二方向端部区域d1之外的区域；并且nl表示：在主体110的在第一方向-第二方向上的截面中，与覆盖部112和113(例如，覆盖部112和113中的一个覆盖部)的亮度强度的平均值相比，ml中的亮度强度的范围是大于等于110％且小于等于126％的区域。
48.为了使多层陶瓷电容器(多层电子组件之一)具有更小的尺寸和更高的电容，需要的是内电极和介电层中的每个具有更小的厚度的技术。然而，由于内电极具有较小的厚度，因此可能发生诸如内电极之间的短路、减小的电容、较低的击穿电压(bdv)等的问题。
49.作为回顾的结果，本发明人发现，由于内电极具有较低的平滑度和不均匀的连通性，因此当内电极具有较小的厚度时，可能发生诸如内电极之间的短路、较低的电容、降低的击穿电压等的问题。然而，当多层电子组件具有较小的尺寸和较高的电容时，内电极和介电层的堆叠数量可逐渐增加。因此，需要大量的精力和时间来定量分析包括在多层电子组件中的内电极的连通性和平滑度。在这方面，本发明人发现，内电极的均匀连通性和平滑度与电容形成部ac的ml中的亮度强度的范围是大于等于110％且小于等于126％(与覆盖部的亮度强度的平均值相比)的区域的面积分数sl相关，并且能够通过控制sl来解决诸如内电极之间的短路、较低的电容、降低的击穿电压等的问题，从而完成本公开。
50.根据本公开的示例性实施例，能够通过控制电容形成部ac的ml中的亮度强度的范围是大于等于110％且小于等于126％(与覆盖部的亮度强度的平均值相比)的区域的面积分数sl来确保内电极的均匀连通性，并且能够通过改善内电极的平滑度来解决诸如内电极之间的短路、较低的电容、降低的击穿电压等的问题。
51.在下文中，说明书具体地描述多层电子组件100的各个组件。
52.主体110可包括彼此交替堆叠的介电层111和内电极121和122。
53.主体110不限于特定形状，并且可具有如图所示的六面体形状或类似于六面体形状的形状。由于包括在主体110中的陶瓷粉末在烧结主体的工艺中收缩，因此主体110可不具有包括完美直线的六面体形状。然而，主体110可具有基本上六面体形状。
54.主体110可包括在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4、以及连接到第一表面1和第二表面2、连接到第三表面3和第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6。
55.包括在主体110中的多个介电层111可已经被烧结，并且相邻的介电层111因此可彼此成为一体，因此使得在不使用扫描电子显微镜(sem)的情况下难以确认它们之间的边界。
56.根据本公开的示例性实施例，用于形成介电层111的原材料没有特别限制，只要电容器可获得足够的电容即可。例如，介电层可使用诸如如下材料：钛酸钡基材料、铅复合钙钛矿基材料或钛酸锶基材料。钛酸钡基材料可包括钛酸钡(batio3)基陶瓷粉末，例如，该陶瓷粉末可以是batio3或者钙(ca)、锆(zr)等部分固溶在batio3中的(ba
1-x
ca
x
)tio3(0《x《1)、ba(ti
1-y
cay)o3(0《y《1)、(ba
1-x
ca
x
)(ti
1-y
zry)o3(0《x《1、0《y《1)或ba(ti
1-y
zry)o3(0《y《1)。
57.另外，基于本公开的目的，可通过将各种陶瓷添加剂、有机溶剂、粘合剂、分散剂等添加到诸如钛酸钡(batio3)粉末的粉末中来制备用于介电层111的原材料。
58.此外，可不需要特别限制介电层111的平均厚度td。例如，介电层111的平均厚度td可大于等于0.2μm且小于等于2μm。
59.然而，当介电层具有小于0.6μm的小厚度时，特别是当介电层具有0.45μm或更小的厚度时，多层电子组件通常可能具有较低的可靠性。
60.根据本公开的示例性实施例，内电极可具有均匀的连通性和优异的平滑度，因此，即使当介电层111的平均厚度为0.45μm或更小时，多层电子组件也可确保优异的可靠性。因此，当介电层111的平均厚度为0.45μm或更小时，根据本公开的多层电子组件可具有更显著改善的可靠性。
61.介电层111的平均厚度td可表示设置在第一内电极121和第二内电极122之间的介电层111的平均厚度。
62.介电层111的平均厚度可通过以下方式来测量：通过使用放大倍数为10000的扫描电子显微镜(sem)扫描主体110的在长度方向-厚度方向(例如，第二方向-第一方向)上的截面来获得图像。更详细地，可通过在扫描图像中的在长度方向上的三十个等间隔点处测量一个介电层的厚度来获得介电层的平均厚度值。可在电容形成部ac中指定三十个等间隔点。另外，当通过将平均值的测量目标扩展到十个介电层来测量介电层的厚度的平均值时，能够获得介电层的更一般化的平均厚度。即使在本公开中没有描述，也可使用本领域普通技术人员理解的其他方法和/或工具。
63.主体110可包括：电容形成部ac，设置在主体110中并且包括在第一方向上彼此相对的多个内电极121和122，同时使介电层111介于内电极121和122之间；以及覆盖部112和113，设置在电容形成部ac的在第一方向上的两个端表面上。
64.另外，电容形成部ac可以是对电容器的电容形成有贡献的部分，并且可通过重复堆叠多个第一内电极121和多个第二内电极122且使介电层111介于内电极121和122之间来形成。另外，电容形成部ac可表示第一内电极121和第二内电极122彼此叠置的区域。
65.覆盖部112和113可包括在第一方向上设置在电容形成部ac的上表面上的上覆盖部112和在第一方向上设置在电容形成部ac的下表面上的下覆盖部113。
66.上覆盖部112和下覆盖部113可通过在厚度方向上分别在电容形成部ac的上表面和下表面上堆叠一个介电层或者两个或更多个介电层来形成，并且可基本上用于防止由物理应力或化学应力引起的对内电极的损坏。
67.上覆盖部112和下覆盖部113可不包括内电极，并且可包括与介电层111的材料相同的材料。
68.也就是说，上覆盖部112和下覆盖部113可包括陶瓷材料(诸如钛酸钡(batio3)基陶瓷材料)。
69.此外，覆盖部112或113的平均厚度可不需要特别限制。然而，为了使多层电子组件更容易具有更小的尺寸和更高的电容，覆盖部112或113的平均厚度可以是15μm或更小。覆盖部112或113的平均厚度可表示其在第一方向上的尺寸，并且可具有通过对上覆盖部112在第一方向上的尺寸(在电容形成部ac的上部上的五个等间隔点处测量的尺寸)求平均而获得的值，或者具有通过对下覆盖部113在第一方向上的尺寸(在电容形成部ac的下部上的五个等间隔点处测量的尺寸)求平均而获得的值。
70.另外，边缘部114和115可各自设置在电容形成部ac的一侧。
71.边缘部114和115可包括设置在电容形成部ac的在第三方向上的一侧上的边缘部114和设置在电容形成部ac的在第三方向上的另一侧上的边缘部115。也就是说，边缘部114和115可分别设置在电容形成部ac的在第三方向上的两侧上。
72.如图3所示，基于主体110的在宽度方向-厚度方向(例如，第三方向-第一方向)上切割的截面，边缘部114和115可表示第一内电极121的两端和第二内电极122的两端与主体110的外表面之间的区域。
73.边缘部114和115可基本上用于防止由物理应力或化学应力引起的对内电极的损坏。
74.边缘部114和115可通过在陶瓷生片的除了将要形成边缘部的部分之外的区域上涂敷导电膏来形成内电极而形成。
75.可选地，为了抑制由于内电极121和122而出现的台阶差，可通过以下方式来形成边缘部114和115：将内电极彼此堆叠，然后切割内电极以使内电极暴露于电容形成部ac的在宽度方向上的两侧，然后在电容形成部ac的在宽度方向上的两侧上堆叠一个介电层或者两个或更多个介电层。
76.内电极121和122可彼此交替堆叠且使介电层111介于它们之间。
77.内电极121和122可包括具有彼此不同的极性的第一内电极121和第二内电极122，并且第一内电极121和第二内电极122可在第一方向上交替地设置，同时使介电层111介于它们之间。
78.参照图2，第一内电极121可与主体110的第四表面4间隔开并暴露于第三表面3，并且第二内电极122可与主体110的第三表面3间隔开并暴露于第四表面4。外电极131和132可分别设置在主体110的第三表面3和第四表面4上，以分别连接到内电极121和122。
79.这里，第一内电极121和第二内电极122可通过介于它们之间的介电层111彼此电绝缘。
80.参照图4，主体110可通过以下方式形成：将其上印刷有用于第一内电极121的导电膏的陶瓷生片和其上印刷有用于第二内电极122的导电膏的陶瓷生片彼此交替堆叠，然后
对该堆叠体进行烧结。
81.内电极121和122可堆叠成400层或更多层，以实现具有更高电容的多层电子组件，并且不必限于此。
82.sl可以是5.5面积％或更小，其中，sl表示nl的面积与ml的面积的比率，ml表示：在主体110的在第一方向-第二方向上的截面在第一方向上分成的三个区域中的中央区域中，电容形成部ac的除了长度为35μm的第二方向端部区域d1之外的区域；并且nl表示：在主体110的在第一方向-第二方向上的截面中，与覆盖部的亮度强度的平均值相比，ml中的亮度强度的范围是大于等于110％且小于等于126％的区域。能够通过将sl控制为5.5面积％或更小来确保内电极的均匀连通性，并且能够通过改善内电极121或122的平滑度来抑制内电极之间的短路、较低的电容、降低的击穿电压等的发生。
83.这里，内电极的连通性可表示实际形成内电极的部分的长度与内电极的总长度的比率。例如，如图7所示，当b表示在第一内电极121的任意一点处测量的内电极的总长度，并且e1、e2、e3和e4中的每个表示实际形成内电极的部分的长度时，内电极的连通性可由实际形成内电极的每个部分的长度之和(e＝e1+e2+e3+e4)与内电极的总长度b的比率表示。平滑度可表示内电极121或122的表面平坦的程度，并且可确定内电极121或122由于具有更均匀的厚度而具有更高的平滑度。
84.当sl大于5.5面积％时，内电极可能具有不均匀的连通性，因此内电极可能具有差的连通性和较低的平滑度。
85.与覆盖部112或113的亮度强度的平均值相比，亮度强度的范围是大于等于110％且小于等于126％的区域可以是内电极121或122具有不均匀的连通性或更小的厚度的区域。电容形成部ac可包括内电极121和122，因此当使用工具(诸如显微镜)观察时，可观察到电容形成部ac比覆盖部112和113更亮。然而，可观察到电容形成部ac中的内电极121和122具有差的连通性或较小厚度的区域相对较暗，并且诸如内电极之间的短路、较低的电容、降低的击穿电压等的问题可能发生在与覆盖部的亮度强度的平均值相比亮度强度的范围是大于等于110％且小于等于126％的区域中。
86.此外，内电极的均匀连通性和平滑度可能受到内电极图案的平滑度的极大影响，并且包括在一个电容器中的内电极通常可通过堆叠陶瓷生片(在每个陶瓷生片上通过相同的印刷方法印刷有内电极图案)来形成。因此，每个内电极图案的具有较低平滑度的区域可在堆叠方向(即，第一方向)上彼此叠置。因此，与覆盖部的亮度强度的平均值相比，亮度强度的范围是大于等于110％且小于等于126％的区域可在堆叠方向上形成线，并且这种缺陷可被称为线缺陷。参照图16和图17，可确认，与覆盖部的亮度强度的平均值相比，亮度强度的范围是大于等于110％且小于等于126％的区域清楚地形成在堆叠方向上的线，因此发生线缺陷。在下文中，线缺陷可表示：与覆盖部的亮度强度的平均值相比，亮度强度的范围是大于等于110％且小于等于126％的区域，并且线缺陷的发生可表示：与覆盖部的亮度强度的平均值相比，亮度强度的范围是大于等于110％且小于等于126％的区域的面积分数的范围是大于5.5面积％。
87.此外，当多层电子组件100具有较小的尺寸和较高的电容时，内电极121和122以及介电层111的堆叠数量可逐渐增加。因此，需要大量的精力和时间来定量分析包括在多层电子组件中的内电极的连通性和平滑度。然而，根据本公开的示例性实施例，能够通过测量与
覆盖部112或113的亮度强度的平均值相比，亮度强度的范围是大于等于110％且小于等于126％的区域的面积分数，从而确定内电极121或122是否完全具有均匀的连通性，以及内电极121或122是否完全具有优异的平滑度。因此，通过使用简单的测量方法，可保证包括在多层电子组件100中的内电极121或122完全具有优异的连通性和优异的平滑度。
88.亮度强度(亮度的强度)可以是当通过使用图像分析程序分析使用光学显微镜捕获的图像时表示为强度的值，并且可以是将亮度表示为相对值的数值。图像分析程序可以是sigmascan pro、olympus stream essentials 2.4等，并且强度可具有在0至255范围内的值。
89.在下文中，说明书描述了测量覆盖部的亮度强度的平均值和sl的方法的具体示例。然而，需要注意的是，测量亮度强度的方法不限于此。
90.首先，在将主体110沿第三方向抛光到其中心以暴露其在第一方向-第二方向上的截面之后，可存储使用放大倍数为100的工具(诸如显微镜)观察到的主体的在第一方向-第二方向上的截面的光学图像。这里，工具(诸如显微镜)可不需要限于特定类型，例如，可使用配备有olympus stream essentials 2.4的olympus bx53m。观察到的光学图像的亮度强度可取决于观察环境。因此，当调节观察环境使得光学图像中的覆盖部的亮度强度具有大于等于100且小于等于130的强度时，可通过使用sigmascan pro更容易地分析和比较覆盖部的亮度强度和电容形成部的亮度强度。图8和图13示出通过上述方法使用olympus bx53m获得的光学图像。此外，可通过使用诸如olympus stream essentials 2.4、sigmascan pro等的程序来检查亮度强度，并且亮度强度可表示为这些程序中的强度。
91.然后可使用sigmascan pro分析光学图像。sigmascan pro是提供图像分析包以研究视觉信息的结构和大小的程序。可通过sigmascan pro菜单中的“转换为灰度”来执行光学图像的图像转换。然后可在sigmascan pro的菜单中设置“迹线测量的线强度”，然后测量在图5的区域mc中的覆盖部112或113的亮度强度的平均值。然后可通过以下方式来获得sl：将与覆盖部112或113的亮度强度的平均值相比，亮度强度的范围是大于等于110％且小于等于126％的区域设置为以特定颜色标记，然后测量在ml的总面积中以特定颜色标记的区域的面积分数。图9和图14示出通过上述方法使用sigmascan pro获得的光学图像，并且与覆盖部112或113的亮度强度的平均值相比，亮度强度的范围是大于等于110％且小于等于126％的区域以红色标记。
92.参照图5，ml可表示：在主体110的在第一方向-第二方向上的截面在第一方向上分成的三个区域中的中央区域中，电容形成部ac的除了长度为35μm的第二方向端部区域d1之外的区域。可以按这种方式限制测量区域，以排除可能受覆盖部112或113或在长度方向上的边缘部影响的区域。这里，电容形成部ac可表示第一内电极121和第二内电极122彼此叠置的区域，并且从设置在第一方向上的最上部处的内电极到设置在第一方向上的最下部处的内电极的区域中排除第一内电极和第二内电极彼此不叠置的区域。电容形成部ac的在第二方向上的一端可表示将第二内电极122的与第三表面间隔开的端部沿第一方向彼此连接的区域，并且电容形成部ac的另一端可表示将第一内电极121的与第四表面间隔开的端部沿第一方向彼此连接的区域。
93.另外，覆盖部112或113的亮度强度的平均值可以是在区域mc中测量的值，区域mc位于覆盖部112或113在第二方向上被分成三个区域中的中央区域中，或者覆盖部112或113
的亮度强度的平均值可以是在包括两个部分的区域中测量的值，所述两个部分位于覆盖部112或113在第一方向上被分成四个区域中的中央区域(不包括与主体的外侧部分和电容形成部ac相邻的区域)中。
94.此外，sl可不具有任何特定的下限，因为随着sl具有更小的值，内电极121或122可确保更均匀的连通性和更优异的平滑度。
95.在示例性实施例中，sw可以是5.5面积％或更小，其中，sw表示nw的面积与mw的面积的比率，mw表示：在主体110的在第一方向-第三方向上的截面在第一方向上分成的三个区域(例如，在第一方向上的长度相同的三个区域)中的中央区域中，电容形成部ac的除了长度为35μm的第三方向端部区域d2之外的区域；并且nw表示：在主体110的在第一方向-第三方向上的截面中，与覆盖部112或113的亮度强度的平均值相比，mw中的亮度强度的范围是大于等于110％且小于等于126％的区域。可通过将sw控制为5.5面积％或更小来确保内电极的均匀连通性，并且可通过改善内电极122或121的平滑度来抑制内电极之间的短路、较低的电容、降低的击穿电压等的发生。当sw大于5.5面积％时，内电极可能具有不均匀的连通性，因此内电极可具有差的连通性和较低的平滑度。
96.在下文中，说明书描述了测量覆盖部112或113的亮度强度的平均值和sw的方法的具体示例。然而，需要注意的是，测量亮度强度的方法不限于此。
97.首先，在将主体110在第二方向抛光到其中心以暴露其在第一方向-第三方向上的截面之后，可存储使用放大倍数为100的工具(诸如显微镜)观察到的主体的在第一方向-第三方向上的截面的光学图像。图11和图16示出了通过上述方法使用olympus bx53m获得的光学图像。
98.然后可通过sigmascan pro菜单中的“转换为灰度”来执行光学图像的图像转换。可在sigmascan pro的菜单中设置“迹线测量的线强度”，然后测量图6的区域mc'中的覆盖部112或113的亮度强度的平均值。然后可通过以下方式来获得sw：将与覆盖部112或113的亮度强度的平均值相比，亮度强度的范围是大于等于110％且小于等于126％的区域设置为以特定颜色标记，然后测量在mw的总面积中以特定颜色标记的区域的面积分数。图12和图17示出通过上述方法使用sigmascan pro获得的光学图像，并且与覆盖部112或113的亮度强度的平均值相比，亮度强度的范围是大于等于110％且小于等于126％的区域以红色标记。
99.参照图6，mw可表示：在主体110的在第一方向-第三方向上的截面在第一方向上分成的三个区域中的中央区域中，电容形成部ac的除了长度为35μm的第三方向端部区域d2之外的区域。可以按这种方式限制测量区域，以排除可能受覆盖部112或113或者在宽度方向上的边缘部114或115影响的区域。
100.另外，覆盖部112或113的亮度强度的平均值可以是在区域mc'中测量的值，区域mc'位于覆盖部112或113在第三方向上被分成三个区域中的中央区域中，或者覆盖部112或113的亮度强度的平均值可以是在包括两个部分的区域中测量的值，所述两个部分位于覆盖部112或113在第一方向上被分成四个区域中的中央区域(不包括与主体的外侧部分和电容形成部ac相邻的区域)中。
101.另外，sw可不具有任何特定的下限，因为随着sw具有更小的值，内电极121或122可确保更均匀的连通性和更优异的平滑度。
102.在示例性实施例中，sl和sw均可以是5.5面积％或更小。
103.可在主体的在第一方向-第二方向上的一个截面和主体的在第一方向-第三方向上的一个截面中的仅一个截面中观察线缺陷。因此，基于主体的在第一方向-第二方向上的截面和主体的在第一方向-第三方向上的截面两者，通过降低亮度强度的范围是大于等于110％且小于等于126％(与覆盖部的亮度强度的平均值相比)的区域的面积分数，可更清楚地保证内电极121或122是否完全具有均匀的连通性和优异的平滑度。
104.在示例性实施例中，在主体110的在第三方向上的三个等间隔点处切割主体110而获得的在第一方向-第二方向上的所有三个截面中测量的sl的范围可以是5.5面积％或更小。
105.在仅在主体的在第一方向-第二方向上的截面中观察线缺陷的情况下，当仅在主体的在第一方向-第二方向上的一个截面中测量时，sl可具有低值。因此，当在主体110的在第一方向-第二方向上的所有三个截面(通过在第三方向上的三个等间隔点处切割主体而获得的所有三个截面)处测量的sl的范围是5.5面积％或更小时，可更清楚地保证内电极121或122是否完全具有均匀的连通性和优异的平滑度。
106.在示例性实施例中，在主体110的在第二方向上的三个等间隔点处切割主体110而获得的在第一方向-第三方向上的所有三个截面中测量的sw的范围可以是5.5面积％或更小。
107.在仅在主体的在第一方向-第三方向上的截面中观察线缺陷的情况下，当仅在主体的在第一方向-第三方向上的一个截面中测量时，sw可具有低值。因此，当在主体110的在第一方向-第三方向上的所有三个截面(通过在第二方向上的三个等间隔点处切割主体而获得的所有三个截面)处测量的sw的范围是5.5面积％或更小时，可更清楚地保证内电极121或122是否完全具有均匀的连通性和优异的平滑度。
108.在示例性实施例中，设置在ml中的内电极121或122的连通性的平均值的范围可以是80％或更大。也就是说，在ml中测量的内电极的连通性的平均值的范围可以是80％或更大。当内电极的连通性的平均值过低时，即使内电极完全具有均匀的连通性，电容器也可能具有较低的可靠性和减小的电容。因此，设置在ml中的内电极的连通性的平均值的范围可以是80％或更大。
109.这里，内电极的连通性可表示实际形成内电极的部分的长度与内电极的总长度的比率。例如，如图7所示，当b表示在第一内电极121的任意一点处测量的内电极的总长度，并且e1、e2、e3和e4中的每个表示实际形成内电极的部分的长度时，内电极的连通性可由实际形成内电极的每个部分的长度之和(e＝e1+e2+e3+e4)与内电极的总长度b的比率表示。
110.在示例性实施例中，设置在ml中的内电极的连通性的标准偏差的范围可以是1.3％或更小。也就是说，在ml中测量的内电极的连通性的标准偏差的范围可以是1.3％或更小。当内电极的连通性的标准偏差的范围是1.3％或更小时，内电极可具有均匀的连通性，因此能够抑制内电极之间的短路、较低的电容、降低的击穿电压等的发生。
111.在示例性实施例中，设置在ml中的内电极的连通性的变异系数(cv)的值的范围可以是1.8％或更小。也就是说，在ml中测量的内电极的连通性的cv值的范围可以是1.8％或更小。当内电极的连通性的cv值的范围是1.8％或更小时，内电极可具有均匀的连通性，因此能够抑制内电极之间的短路、较低的电容、降低的击穿电压等的发生。
112.在示例性实施例中，设置在mw中的内电极121或122的连通性的平均值的范围可以是80％或更大。也就是说，在mw中测量的内电极的连通性的平均值的范围可以是80％或更大。当内电极的连通性的平均值过低时，即使内电极完全具有均匀的连通性，电容器也可能具有较低的可靠性和减小的电容。因此，设置在mw中的内电极的连通性的平均值的范围可以是80％或更大。
113.在示例性实施例中，设置在mw中的内电极的连通性的标准偏差的范围可以是1.3％或更小。也就是说，在mw中测量的内电极的连通性的标准偏差的范围可以是1.3％或更小。当内电极的连通性的标准偏差的范围是1.3％或更小时，内电极可具有均匀的连通性，因此能够抑制内电极之间的短路、较低的电容、降低的击穿电压等的发生。
114.在示例性实施例中，设置在mw中的内电极的连通性的变异系数(cv)的值的范围可以是1.8％或更小。也就是说，在mw中测量的内电极的连通性的cv值的范围可以是1.8％或更小。当内电极的连通性的cv值的范围是1.8％或更小时，内电极可具有均匀的连通性，因此能够抑制内电极之间的短路、较低的电容、降低的击穿电压等的发生。
115.用于测量内电极的连通性的平均值、标准偏差和cv值的方法没有特别限制。对于具体示例，可通过以下方式来获得设置在mw中的内电极的连通性的平均值：测量mw中的任意四个区域p1、p2、p3和p4中的每个内电极的连通性的值，四个区域p1、p2、p3和p4均具有70μm
×
90μm的尺寸，然后对测量值进行算术平均。另外，四个区域中的每个电极的连通性的值的标准偏差和cv值可以是内电极的连通性的值的标准偏差和cv值。这里，标准偏差可以是使用microsoft excel程序中的stdevp函数获得的值，并且cv值(％)可通过“(标准偏差/平均值)
×
100”获得。
116.此外，用于形成内电极121或122的材料没有特别限制，并且可以是具有优异导电性的材料。例如，内电极121或122可包括镍(ni)、铜(cu)、钯(pd)、银(ag)、金(au)、铂(pt)、锡(sn)、钨(w)、钛(ti)以及它们的合金中的至少一种。
117.此外，内电极121和122可通过在陶瓷生片上印刷用于内电极的导电膏来形成，该导电膏包括镍(ni)、铜(cu)、钯(pd)、银(ag)、金(au)、铂(pt)、锡(sn)、钨(w)、钛(ti)以及它们的合金中的至少一种。印刷用于内电极的导电膏的方法可以是丝网印刷法、凹版印刷法等，并且本公开不限于此。
118.另外，内电极121或122的平均厚度te可不需要特别限制。例如，内电极121或122的平均厚度te可大于等于0.2μm且小于等于2μm。
119.然而，当内电极具有小于0.6μm的小厚度时，特别是当内电极具有0.4μm或更小的厚度时，多层电子组件通常可具有较低的可靠性。
120.根据本公开的示例性实施例，内电极可具有均匀的连通性和优异的平滑度，因此，即使当内电极121或122的平均厚度为0.4μm或更小时，多层电子组件也可确保优异的可靠性。
121.因此，当内电极121或122的平均厚度为0.4μm或更小时，根据本公开的多层电子组件可具有更显著改善的可靠性，因此可更容易地具有更小的尺寸和更高的电容。
122.内电极121或122的平均厚度te可表示内电极121或122的平均厚度。
123.内电极121或122的平均厚度可通过以下方式来测量：通过使用放大倍数为10000的扫描电子显微镜(sem)扫描主体110的在长度方向-厚度方向上的截面来获得图像。更详
细地，可通过在扫描图像中的长度方向上的三十个等间隔点处测量一个内电极的厚度来获得内电极的平均厚度值。可在电容形成部ac中指定三十个等间隔点。另外，当通过将平均厚度值的测量目标扩展到十个内电极来测量内电极的厚度的平均值时，能够获得内电极的更一般化的平均厚度。
124.外电极131和132可分别设置在主体110的第三表面3和第四表面4上。
125.外电极131和132可分别设置在主体110的第三表面3和第四表面4上，并且可包括分别连接到第一内电极121和第二内电极122的第一外电极131和第二外电极132。
126.参照图1，外电极131或132可设置为覆盖边缘部114和115的在第二方向上的两个端表面。
127.该示例性实施例描述了多层电子组件100包括两个外电极131和132。然而，外电极131或132的数量、形状等可取决于内电极121或122的形状或其他目的。
128.此外，外电极131或132可利用具有导电性的任何材料(诸如金属)制成，可使用考虑到电特性、结构稳定性等而确定的特定材料，并且可具有多层结构。
129.例如，外电极131和132可各自包括设置在主体110上的电极层131a和132a以及分别形成在电极层131a和132a上的镀层131b和132b。
130.作为电极层131a或132a的更具体的示例，电极层131a或132a可以是包括导电金属和玻璃的烧制电极，或者可以是包括导电金属和树脂的树脂基电极。
131.另外，电极层131a或132a可具有在主体上顺序地形成烧制电极和树脂基电极的形式。另外，电极层131a或132a可通过将包括导电金属的片材转印到主体或通过将包括导电金属的片材转印到烧制电极来形成。
132.电极层131a或132a也可使用原子层沉积(ald)法、分子层沉积(mld)法、化学气相沉积(cvd)法、溅射法等形成。
133.用于电极层131a或132a的导电金属没有特别限制，只要导电金属是可电连接到内电极以形成电容的材料即可。例如，导电金属可包括从由镍(ni)、铜(cu)、钯(pd)、银(ag)、金(au)、铂(pt)、锡(sn)、钨(w)、钛(ti)以及它们的合金组成的组中选择的至少一种。
134.镀层131b或132b可用于改善多层电子组件的安装特性。
135.镀层131b或132b不限于特定类型，可包括镍(ni)、锡(sn)、钯(pd)以及它们的合金中的至少一种，或者可包括多个层。
136.作为镀层131b或132b的更具体的示例，镀层131b或132b可包括镍(ni)镀层或锡(sn)镀层，可包括顺序地形成在电极层131a或132a上的ni镀层和sn镀层，或者可包括顺序地形成在电极层131a或132a上的sn镀层、ni镀层和sn镀层。可选地，镀层131b或132b可包括多个ni镀层和/或多个sn镀层。
137.多层电子组件100可不需要限于特定尺寸。
138.然而，为了使多层电子组件具有较小的尺寸并同时具有较高的电容，需要通过使介电层和内电极各自具有较小的厚度来增加堆叠的数量。因此，根据本公开，尺寸为0603(即，长度
×
宽度为0.6mm
×
0.3mm)或更小的多层电子组件100可具有更显著改善的可靠性和击穿电压。
139.因此，考虑到制造误差、外电极的尺寸等，当根据本公开的多层电子组件100具有0.66mm或更小的长度和0.33mm或更小的宽度时，根据本公开的多层电子组件100可具有更
显著改善的可靠性。这里，多层电子组件100的长度可表示多层电子组件100在第二方向上的最大尺寸，并且多层电子组件100的宽度可表示多层电子组件100在第三方向上的最大尺寸。
140.此外，根据本公开的另一示例性实施例，多层电子组件可包括：主体110，包括在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4、以及连接到第一表面1至第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6，并且主体110包括电容形成部ac和覆盖部112和113，电容形成部ac包括在第一方向上交替设置的多个介电层111和多个内电极121和122，同时使介电层介于内电极之间，覆盖部112和113设置在电容形成部的在第一方向上的两个端表面上；以及外电极131和132，设置在主体上。在ml中测量的内电极的连通性的标准偏差的范围可以是1.3％或更小，其中，ml表示：在主体110的在第一方向-第二方向上的截面在第一方向上分成的三个区域中的中央区域中，电容形成部ac的除了长度为35μm的第二方向端部区域d1之外的区域，并且内电极的连通性表示实际形成内电极的部分的长度与内电极的总长度的比率。
141.在另一示例性实施例中，在mw中测量的内电极的连通性的标准偏差的范围可以是1.3％或更小，其中，mw表示：在主体110的在第一方向-第三方向上的截面在第一方向上分成的三个区域中的中央区域中，电容形成部ac的除了长度为35μm的第三方向端部区域d2之外的区域。
142.可在主体的在第一方向-第二方向上的一个截面和主体的在第一方向-第三方向上的一个截面中的仅一个截面中观察线缺陷。因此，通过将ml或mw中的内电极的连通性的标准偏差的范围设置为1.3％或更小，可更清楚地保证内电极121或122是否完全具有均匀的连通性和优异的平滑度，因此能够抑制内电极之间的短路、较低的电容、降低的击穿电压等的发生。
143.在另一示例性实施例中，设置在ml或mw中的内电极121或122的连通性的平均值的范围可以是80％或更大。
144.在另一示例性实施例中，设置在ml或mw中的内电极的连通性的变异系数(cv)的值的范围可以是1.8％或更小。
145.在另一示例性实施例中，sl或sw可以是5.5面积％或更小，其中，sl表示nl的面积与ml的面积的比率，并且nl表示：在主体110的在第一方向-第二方向上的截面中，与覆盖部的亮度强度的平均值相比，ml中的亮度强度的范围是大于等于110％且小于等于126％的区域；并且sw表示nw的面积与mw的面积的比率，并且nw表示：在主体110的在第一方向-第三方向上的截面中，与覆盖部112或113的亮度强度的平均值相比，mw中的亮度强度的范围是大于等于110％且小于等于126％的区域。
146.多层电子组件的制造方法
147.说明书描述了根据本公开的另一示例性实施例的一种多层电子组件更容易以更短的制造时间制造并进行大规模生产的制造方法。
148.然而，需要注意的是，上述根据本公开的另一示例性实施例的多层电子组件的制造方法不限于下面描述的制造方法。
149.图20是示意性地示出根据本公开的另一示例性实施例的多层电子组件的制造方
法的示图。
150.图21是图20的区域a、区域b和区域c的放大示意图。
151.参照图20和图21描述根据本公开的另一示例性实施例的多层电子组件的制造方法。
152.根据本公开的另一示例性实施例的多层电子组件的制造方法可包括：在连续供应的聚合物片s上涂覆硅树脂图案sp；在涂覆有硅树脂图案sp的聚合物片s上涂敷用于内电极的膏ep；将设置在硅树脂图案sp上的用于内电极的膏ep转印到连续供应的陶瓷生片gs，以将内电极图案ep'印刷在陶瓷生片gs上；通过堆叠其上印刷有内电极图案ep'的陶瓷生片gs来形成堆叠体；切割堆叠体以获得单元堆叠体；烧结单元堆叠体以获得烧结体(即主体)；以及在主体上形成外电极以获得多层电子组件。
153.在陶瓷生片上印刷内电极图案的常规方法可包括凹版印刷、丝网印刷等。然而，常规印刷方法在均匀且平滑地印刷内电极图案方面具有限制。特别地，随着内电极的厚度逐渐变小，该限制可能变得更大。
154.根据本公开，能够通过应用涂覆胶版印刷方法均匀且平滑地印刷内电极图案ep'，因此即使内电极图案具有较小的厚度，也可均匀且平滑地印刷内电极图案。
155.与凹版印刷和丝网印刷不同，涂覆胶版印刷可在聚合物片s的表面上涂覆硅树脂图案sp，然后在涂覆有硅树脂图案sp的聚合物片s的整个表面上涂敷用于内电极的膏ep，而不是使用具有网状掩模或网点的设计，从而使膏均匀且平滑地涂敷。
156.在下文中，说明书描述了根据本公开的另一示例性实施例的制造方法的每个工艺。
157.硅树脂图案的涂覆
158.可在连续供应的聚合物片s上涂覆硅树脂图案sp。
159.当使用硅(si)形成图案时，能够形成厚度为10nm或更小的硅树脂图案sp，这对于转印具有小厚度的内电极图案ep'是有利的。
160.此外，一个硅树脂图案sp可被转印一次。因此，可不重复使用聚合物片s和硅树脂图案sp，因此不需要单独的清洁并改善内电极图案ep'的均匀性和平滑度。
161.连续供应聚合物片s的方法可不需要特别限制。在另一示例性实施例中，聚合物片s可通过从卷绕有聚合物片s的辊(roll)11移动到重新卷绕聚合物片s的辊12而被连续地供应。
162.这里，聚合物片s可以是其上容易涂覆硅树脂图案的聚对苯二甲酸乙二醇酯(pet)膜。
163.在聚合物片s上涂覆硅树脂图案sp的方法可不需要特别限制。例如，当使用辊对辊喷墨方法时，可通过喷嘴将硅树脂油墨喷涂到聚合物片s上，然后对聚合物片进行干燥以允许在聚合物片上涂覆期望的图案。
164.由于转印辊80设置在其中聚合物片从卷绕有聚合物片的辊11移动到重新卷绕聚合物片的辊12的中间区域中，因此可稳定地供应聚合物片。参照图20和图21，涂覆有硅树脂图案sp的聚合物片s可使用转印辊80从区域a移动到涂敷用于内电极的膏的区域b。这里，可在区域a和区域b之间设置干燥装置71以干燥硅树脂图案sp。
165.用于内电极的膏的涂敷
166.然后可在区域b中将用于内电极的膏ep涂敷到连续供应并且涂覆有硅树脂图案sp的聚合物片s。
167.涂敷用于内电极的膏ep的方法可不受特别限制。例如，可使用模具涂布机20涂敷用于内电极的膏ep。模具涂布机20可通过狭缝将用于内电极的膏ep涂敷到聚合物片s，并且可调节模具涂布机20和聚合物片s之间的距离以调节涂敷到聚合物片s的用于内电极的膏ep的厚度。
168.参照图20和图21，涂覆有用于内电极的膏ep的聚合物片s可使用转印辊80从区域b移动到印刷内电极图案的区域c。
169.此外，当用大量溶剂以湿态转印用于内电极的膏ep时，用于内电极的膏ep的残留物可能出现在硅树脂图案sp上。因此，可能存在内电极图案ep'具有较低均匀性和较低平滑度的风险。因此，可在区域b和区域c之间设置用于干燥用于内电极的膏ep的干燥装置72，以干燥用于内电极的膏ep。因此，能够使用于内电极的膏ep的流动性最小化，并且内电极图案ep'因此可具有改善的均匀性和平滑度。
170.内电极图案的印刷
171.然后，在区域c中，可将设置在硅树脂图案sp上的用于内电极的膏ep转印到连续供应的陶瓷生片gs，以将内电极图案ep'印刷在陶瓷生片上。
172.陶瓷生片gs可通过从卷绕有陶瓷生片gs的辊61移动到重新卷绕陶瓷生片gs的辊62而被连续地供应。由于转印辊80设置在其中陶瓷生片从卷绕有陶瓷生片gs的辊61移动到重新卷绕陶瓷生片gs的辊62的中间区域中，因此可稳定地供应陶瓷生片。
173.设置在硅树脂图案sp上的用于内电极的膏ep可在用于聚合物片的压辊13和用于陶瓷生片的压辊63之间通过的同时转印到陶瓷生片gs，以成为内电极图案ep'。用于陶瓷生片的压辊63可在与用于聚合物片的压辊13旋转的方向相反的方向上旋转，以便对膏加压，从而将设置在硅树脂图案sp上的用于内电极的膏ep转印到陶瓷生片gs。
174.然后可通过经过干燥装置73来干燥印刷有内电极图案ep'的陶瓷生片gs。
175.在另一示例性实施例中，内电极图案ep'的厚度偏差的范围可以是0.1μm或更小。内电极图案ep'可具有0.1μm或更小的厚度偏差，从而形成具有优异平滑度的内电极121或122，并抑制电容形成部ac中的台阶差。
176.图22示出印刷有内电极图案ep'的陶瓷生片gs，图23是示出当使用本公开的制造方法印刷内电极图案ep'时，沿着图22的虚线ld测量的内电极图案ep'的厚度的曲线图，并且图24是示出当使用凹版印刷方法印刷内电极图案ep'时，沿着图22的虚线ld测量的内电极图案ep'的厚度的曲线图。
177.参照图23，可确认内电极图案ep'具有非常均匀的厚度，其中最大厚度和最小厚度之间的差为0.1μm或更小。
178.另一方面，参照图24，可确认发生了鞍形现象(saddle phenomenon)，在鞍形现象中，内电极图案ep'的端部具有比其中央部分的厚度更大的厚度，并且内电极图案ep'具有不均匀的厚度(最大厚度和最小厚度之间的差是0.2μm或更大)。
179.内电极图案ep'的平均厚度可不需要特别限制，并且可考虑要获得的内电极121或122的厚度来确定。
180.然而，当内电极具有小于0.6μm的小厚度时，特别是当内电极具有0.4μm或更小的
厚度时，多层电子组件通常可具有较低的可靠性。
181.根据本公开的另一示例性实施例，内电极图案ep'可具有均匀的厚度和优异的平滑度，从而能够抑制电容形成部ac中的台阶差，因此即使当烧制的内电极121或122具有0.4μm或更小的平均厚度时，多层电子组件也可确保优异的可靠性。
182.因此，当烧制的内电极121或122通过控制内电极图案ep'的平均厚度而具有0.4μm或更小的平均厚度时，根据本公开的多层电子组件100可具有更显著改善的可靠性，因此可更容易地具有更小的尺寸和更高的电容。
183.陶瓷生片gs的平均厚度可不需要特别限制，并且可考虑要获得的介电层111的厚度来确定。
184.然而，根据本公开的另一示例性实施例，内电极图案ep'可具有均匀的厚度和优异的平滑度，从而能够抑制电容形成部中的台阶差，因此即使当介电层111的平均厚度是0.45μm或更小时，多层电子组件也可确保优异的可靠性。
185.因此，当烧结的介电层111通过控制陶瓷生片gs的平均厚度而具有0.45μm或更小的平均厚度时，根据本公开的多层电子组件100可具有更显著改善的可靠性，因此可更容易地具有更小的尺寸和更高的电容。
186.主体的形成
187.然后可通过堆叠陶瓷生片gs来形成堆叠体，在每个陶瓷生片gs上印刷有内电极图案ep'。可在堆叠方向(即，第一方向)上压制和压接堆叠体。
188.然后可将堆叠体切割成具有与一个多层电子组件100的主体110的尺寸相对应的尺寸，以获得单元堆叠体。这里，内电极图案ep'的两端可被切割以交替地暴露于主体的在第二方向上的两个端表面。
189.然后可通过烧结单元堆叠体来获得主体110。
190.外电极的形成
191.然后可在主体110上形成外电极131和132，以制造多层电子组件100。
192.形成外电极131和132的方法没有特别限制，并且可使用将主体的两个端表面浸渍在包括导电金属和玻璃的膏中的方法，或者转印包括导电金属的片材的方法。此外，外电极可使用包括导电金属和树脂的膏来形成，或者可使用原子层沉积(ald)法、分子层沉积(mld)法、化学气相沉积(cvd)法、溅射法等来形成。
193.此外，可另外执行镀覆工艺，使得外电极131或132包括镀层131b或132b。
194.发明示例
195.制备了样品电容器，每个样品电容器具有不同的线缺陷面积比率(或称为线缺陷的面积分数)，以检查取决于线缺陷面积比率的效果。这里，线缺陷表示：与覆盖部的亮度强度的平均值相比，亮度强度的范围是大于等于110％且小于等于126％的区域。
196.在表1中，制造方法表示印刷内电极图案的方法，并且通过除了印刷内电极图案的方法之外具有相同条件的工艺制造样品电容器。“a”是根据本公开的另一示例性实施例的多层电子组件的上述制造方法形成内电极图案的情况，“g”是通过凹版印刷方法形成内电极图案的情况，并且“s”是通过丝网印刷方法形成内电极图案的情况。
197.表1示出了在主体的在第一方向-第二方向上的截面中的区域ml中测量的线缺陷，或在主体的在第一方向-第三方向上的截面中的区域mw中测量的线缺陷，并且使用如上所
述的光学显微镜和sigmascan pro的测量方法来测量。
198.在表1中，未针对所有测试编号测量内电极的连通性，而是针对测试编号1、测试编号4和测试编号5测量内电极的连通性。测试编号1是在图10的图像中测量内电极的连通性的情况，图10的图像是通过使用sem扫描图8中所示的区域p1、区域p2、区域p3和区域p4获得的图像，测试编号4是在图15的图像中测量内电极的连通性的情况，图15的图像是通过使用sem扫描图13中所示的区域p1、区域p2、区域p3和区域p4获得的图像，测试编号5是在图18的图像中测量内电极的连通性的情况，图18的图像是通过使用sem扫描图16中所示的区域p1、区域p2、区域p3和区域p4获得的图像。接下来，计算平均值、标准偏差和cv值中的每个并记录在下表1中。
199.表1中所示的击穿电压(bdv)的比率是通过以下方式获得的：为每个测试编号制备100个样品电容器，然后增加电压以将样品电容器中发生短路的电压设置为bdv，从而获得100个样品的bdv的每个平均值。将测试编号1中bdv的平均值用作参考值(100％)，并且将测试编号2至测试编号7的bdv平均值的每个比率描述为bdv的比率。
200.[表1]
[0201][0202]
测试编号1至测试编号3表明，由于线缺陷的面积分数的范围是5.5面积％或更小，因此bdv特性非常好，并且因为内电极的连通性的标准偏差的范围是1.3％或更小并且cv值的范围是1.8％或更小，因此内电极的连通性的分布非常好。
[0203]
测试编号4至测试编号7表明，线缺陷的面积分数的范围是大于5.5面积％，因此，内电极的连通性的标准偏差和cv具有高值，并且bdv的比率迅速降低至86％以下。
[0204]
参照示出bdv的比率的图19，基于测试编号1至测试编号7的线缺陷面积的比率，可以看出当线缺陷的面积分数的范围是大于5.5面积％时，bdv的比率迅速减小。
[0205]
如上所述，本公开可提供一种多层电子组件，所述多层电子组件通过控制电容形成部的亮度强度的范围是大于等于110％且小于等于126％(与覆盖部的亮度强度的平均值相比)的区域的面积分数而具有改善可靠性。
[0206]
本公开还可提供一种通过改善内电极的连通性而具有更高可靠性的多层电子组件。
[0207]
本公开还可提供一种通过改善内电极的平滑度而具有更高可靠性的多层电子组件。
[0208]
本公开还可改善多层电子组件的击穿电压。
[0209]
本公开还可提供一种具有较小尺寸和高电容的可靠的多层电子组件。
[0210]
本公开还可提供一种具有改善的每单位体积电容的多层电子组件。
[0211]
本公开还可提供一种具有大规模生产率和更高可靠性的可靠的多层电子组件。
[0212]
虽然上面已经示出和描述了示例性实施例，但是对于本领域技术人员将易于理解的是，在不脱离由所附权利要求限定的本公开的范围的情况下，可进行修改和变化。

技术特征：
1.一种多层电子组件，包括：主体，包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面、以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面，并且所述主体包括电容形成部和覆盖部，所述电容形成部包括在所述第一方向上交替设置的多个介电层和多个内电极，同时使所述多个介电层中的相应一个介电层分别介于所述多个内电极之间，所述覆盖部设置在所述电容形成部的在所述第一方向上的两个端表面上；以及外电极，设置在所述主体上，其中，sl是5.5面积％或更小，其中，sl表示nl的面积与ml的面积的比率，ml表示：在所述主体的在所述第一方向-所述第二方向上的第一截面在所述第一方向上分成的三个区域中的中央区域中，所述电容形成部的除了长度为35μm的第二方向端部区域之外的区域；并且nl表示：在所述第一截面中，与所述覆盖部中的一个覆盖部的亮度强度的平均值相比，ml中的亮度强度的范围是大于等于110％且小于等于126％的区域。2.根据权利要求1所述的多层电子组件，其中，sw为5.5面积％或更小，其中，sw表示nw的面积与mw的面积的比率，mw表示：在所述主体的在所述第一方向-所述第三方向上的第二截面在所述第一方向上分成的三个区域中的中央区域中，所述电容形成部的除了长度为35μm的第三方向端部区域之外的区域；并且nw表示：在所述主体的所述第二截面中，与所述覆盖部中的所述一个覆盖部的亮度强度的平均值相比，mw中的亮度强度的范围是大于等于110％且小于等于126％的区域。3.根据权利要求2所述的多层电子组件，其中，在所述主体的在所述第二方向上的三个等间隔点处切割所述主体而获得的在所述第一方向-所述第三方向上的所有三个截面中测量的sw的范围是5.5面积％或更小。4.根据权利要求2所述的多层电子组件，其中，mw中的内电极的连通性的平均值的范围是80％或更大，并且mw中的所述内电极的连通性表示实际形成mw中的所述内电极的部分的长度与mw中的所述内电极的总长度的比率。5.根据权利要求2所述的多层电子组件，其中，mw中的内电极的连通性的标准偏差的范围是1.3％或更小，并且mw中的所述内电极的连通性表示实际形成mw中的所述内电极的部分的长度与mw中的所述内电极的总长度的比率。6.根据权利要求2所述的多层电子组件，其中，mw中的内电极的连通性的变异系数的值的范围是1.8％或更小，并且mw中的所述内电极的连通性表示实际形成mw中的所述内电极的部分的长度与mw中的所述内电极的总长度的比率。7.根据权利要求1所述的多层电子组件，其中，在所述主体的在所述第三方向上的三个等间隔点处切割所述主体而获得的在所述第一方向-所述第二方向上的所有三个截面中测量的sl的范围是5.5面积％或更小。8.根据权利要求1或2所述的多层电子组件，其中，ml中的内电极的连通性的平均值的范围是80％或更大，并且ml中的所述内电极的连通性表示实际形成ml中的所述内电极的部分的长度与ml中的所述内电极的总长度的比率。9.根据权利要求1或2所述的多层电子组件，其中，在ml中测量的内电极的连通性的标准偏差的范围是1.3％或更小，并且ml中的所述内电极的连通性表示实际形成ml中的所述
内电极的部分的长度与ml中的所述内电极的总长度的比率。10.根据权利要求1或2所述的多层电子组件，其中，ml中的内电极的连通性的变异系数的值的范围是1.8％或更小，并且ml中的所述内电极的连通性表示实际形成ml中的所述内电极的部分的长度与ml中的所述内电极的总长度的比率。11.根据权利要求1所述的多层电子组件，其中，所述多个内电极中的一个内电极的平均厚度的范围是0.4μm或更小。12.根据权利要求1所述的多层电子组件，其中，所述多个介电层中的一个介电层的平均厚度的范围是0.45μm或更小。13.根据权利要求1所述的多层电子组件，其中，所述覆盖部中的一个覆盖部的平均厚度的范围是15μm或更小。14.根据权利要求1所述的多层电子组件，其中，所述多层电子组件在所述第二方向上的最大尺寸的范围是0.66mm或更小，并且所述多层电子组件在所述第三方向上的最大尺寸的范围是0.33mm或更小。15.一种多层电子组件，包括：主体，包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面、以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面，并且所述主体包括电容形成部和覆盖部，所述电容形成部包括在所述第一方向上交替设置的多个介电层和多个内电极，同时使所述多个介电层中的相应一个介电层分别介于所述多个内电极之间，所述覆盖部设置在所述电容形成部的在所述第一方向上的两个端表面上；以及外电极，设置在所述主体上，其中，ml中的内电极的连通性的标准偏差的范围是1.3％或更小，其中，ml表示：在所述主体的在所述第一方向-所述第二方向上的第一截面在所述第一方向上分成的三个区域中的中央区域中，所述电容形成部的除了长度为35μm的第二方向端部区域之外的区域；并且ml中的所述内电极的连通性表示实际形成ml中的所述内电极的部分的长度与ml中的所述内电极的总长度的比率。16.根据权利要求15所述的多层电子组件，其中，mw中的所述内电极的连通性的标准偏差的范围是1.3％或更小，并且mw表示：在所述主体的在所述第一方向-所述第三方向上的第二截面在所述第一方向上分成的三个区域中的中央区域中，所述电容形成部的除了长度为35μm的第三方向端部区域之外的区域。17.根据权利要求16所述的多层电子组件，其中，ml或mw中的所述内电极的连通性的平均值的范围是80％或更大。18.根据权利要求16所述的多层电子组件，其中，ml或mw中的所述内电极的连通性的变异系数的值的范围是1.8％或更小。19.根据权利要求16所述的多层电子组件，其中，sl或sw为5.5面积％或更小，其中，sl表示nl的面积与ml的面积的比率，并且nl表示：在所述主体的所述第一截面中，与所述覆盖部中的一个覆盖部的亮度强度的平均值相比，ml中的亮度强度的范围是大于等于110％且小于等于126％的区域；并且sw表示nw的面积与mw的面积的比率，并且nw表示：在所述主体的所述第二截面中，与所述覆盖部中的所述一个覆盖部的亮度强度的平均值相比，mw中的
亮度强度的范围是大于等于110％且小于等于126％的区域。20.根据权利要求15所述的多层电子组件，其中，在所述主体的在所述第三方向上的三个等间隔点处切割所述主体而获得的在所述第一方向-所述第二方向上的所有三个截面中的ml中测量的所述内电极的连通性的标准偏差的范围是1.3％或更小。21.根据权利要求15至19中任一项所述的多层电子组件，其中，所述多个内电极中的一个内电极的平均厚度的范围是0.4μm或更小。22.根据权利要求15至19中任一项所述的多层电子组件，其中，所述多个介电层中的一个介电层的平均厚度的范围是0.45μm或更小。23.根据权利要求15至19中任一项所述的多层电子组件，其中，所述覆盖部中的一个覆盖部的平均厚度的范围是15μm或更小。24.根据权利要求15至19中任一项所述的多层电子组件，其中，所述多层电子组件在所述第二方向上的最大尺寸的范围是0.66mm或更小，并且所述多层电子组件在所述第三方向上的最大尺寸的范围是0.33mm或更小。25.一种制造多层电子组件的方法，所述方法包括：在连续供应的聚合物片上涂覆硅树脂图案；将用于内电极的膏涂敷到涂覆有所述硅树脂图案的所述聚合物片；将设置在所述硅树脂图案上的所述用于内电极的膏转印到连续供应的陶瓷生片，以在所述陶瓷生片上形成内电极图案；通过彼此堆叠所述陶瓷生片来形成堆叠体，在所述陶瓷生片中的每个上印刷有所述内电极图案；切割所述堆叠体以形成单元堆叠体；烧结所述单元堆叠体以形成主体；以及在所述主体上形成外电极以形成所述多层电子组件。26.根据权利要求25所述的方法，其中，所述聚合物片通过将所述聚合物片从卷绕有所述聚合物片的辊移动到重新卷绕所述聚合物片的辊而连续地供应。27.根据权利要求25所述的方法，其中，所述陶瓷生片通过将所述陶瓷生片从卷绕有所述陶瓷生片的辊移动到重新卷绕所述陶瓷生片的辊而连续地供应。28.根据权利要求25所述的方法，其中，所述内电极图案的厚度偏差的范围是0.1μm或更小。29.根据权利要求25所述的方法，其中，所述主体包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面、以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面，并且所述主体包括电容形成部和覆盖部，所述电容形成部包括在所述第一方向上交替设置的多个介电层和多个内电极，同时使所述多个介电层中的相应一个介电层分别介于所述多个内电极之间，所述覆盖部设置在所述电容形成部的在所述第一方向上的两个端表面上，并且sl为5.5面积％或更小，其中，sl表示nl的面积与ml的面积的比率，ml表示：在所述主体的在所述第一方向-所述第二方向上的第一截面在所述第一方向上分成的三个区域中的中央区域中，所述电容形成部的除了长度为35μm的第二方向端部区域之外的区域；并且nl表
示：在所述第一截面中，与所述覆盖部中的一个覆盖部的亮度强度的平均值相比，ml中的亮度强度的范围是大于等于110％且小于等于126％的区域。30.根据权利要求29所述的方法，其中，sw为5.5面积％或更小，其中，sw表示nw的面积与mw的面积的比率，mw表示：在所述主体的在所述第一方向-所述第三方向上的第二截面在所述第一方向上分成的三个区域中的中央区域中，所述电容形成部的除了长度为35μm的第三方向端部区域之外的区域；并且nw表示：在所述第二截面中，与所述覆盖部中的所述一个覆盖部的亮度强度的平均值相比，mw中的亮度强度的范围是大于等于110％且小于等于126％的区域。31.根据权利要求29所述的方法，其中，所述多个内电极中的一个内电极的平均厚度的范围是0.4μm或更小。32.根据权利要求29所述的方法，其中，所述多个介电层中的一个介电层的平均厚度的范围是0.45μm或更小。33.根据权利要求25所述的方法，其中，所述主体包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面、以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面，并且所述主体包括电容形成部和覆盖部，所述电容形成部包括在所述第一方向上交替设置的多个介电层和多个内电极，同时使所述多个介电层中的相应一个介电层分别介于所述多个内电极之间，所述覆盖部设置在所述电容形成部的在所述第一方向上的两个端表面上，并且ml中的内电极的连通性的标准偏差的范围是1.3或更小，并且ml表示：在所述主体的在所述第一方向-所述第二方向上的第一截面在所述第一方向上分成的三个区域中的中央区域中，所述电容形成部的除了长度为35μm的第二方向端部区域之外的区域，并且ml中的所述内电极的连通性表示实际形成ml中的所述内电极的部分的长度与ml中的所述内电极的总长度的比率。34.根据权利要求33所述的方法，其中，mw中测量的所述内电极的连通性的标准偏差的范围是1.3％或更小，并且mw表示：在所述主体的在所述第一方向-所述第三方向上的第二截面在所述第一方向上分成的三个区域中的中央区域中，所述电容形成部的除了长度为35μm的第三方向端部区域之外的区域。35.一种多层电子组件，包括：主体，包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面、以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面，并且所述主体包括电容形成部和覆盖部，所述电容形成部包括在所述第一方向上交替设置的多个介电层和多个内电极，同时使所述多个介电层中的相应一个介电层分别介于所述多个内电极之间，所述覆盖部设置在所述电容形成部的在所述第一方向上的两个端表面上；以及外电极，设置在所述主体上，其中，ml中的内电极的连通性的变异系数的值的范围是1.8％或更小，ml中的所述内电极的连通性表示实际形成ml中的所述内电极的部分的长度与ml中的所述内电极的总长度的比率，并且ml表示：在所述主体的在所述第一方向-所述第二方向上的第一截面在所述第
一方向上分成的三个区域中的中央区域中，所述电容形成部的除了长度为35μm的第二方向端部区域之外的区域。36.根据权利要求35所述的多层电子组件，其中，ml中的所述内电极的连通性的平均值的范围是80％或更大。37.根据权利要求35所述的多层电子组件，其中，mw中的所述内电极的连通性的变异系数的值的范围是1.8％或更小，mw中的所述内电极的连通性表示实际形成mw中的所述内电极的部分的长度与mw中的所述内电极的总长度的比率，并且mw表示：在所述主体的在所述第一方向-所述第三方向上的第二截面在所述第一方向上分成的三个区域中的中央区域中，所述电容形成部的除了长度为35μm的第三方向端部区域之外的区域。

技术总结
本公开提供了一种多层电子组件和制造多层电子组件的方法。根据本公开的多层电子组件可通过控制电容形成部的亮度强度的范围是大于等于110％且小于等于126％(与覆盖部的亮度强度的平均值相比)的区域的面积分数来抑制内电极之间的短路、较低的电容或降低的击穿电压的发生。的发生。的发生。


技术研发人员：李汰兼 金基珑 文先载 安秉禄 车炅津
受保护的技术使用者：三星电机株式会社
技术研发日：2022.08.25
技术公布日：2023/7/13