一种系统级芯片、电路控制方法及装置与流程

1.本技术涉及电子电路技术领域，尤其涉及一种系统级芯片、电路控制方法及装置。


背景技术：

2.系统级芯片通常由多个知识产权(intellectual property，ip)单元互联构成，例如片上系统(system on chip，soc)。针对这类系统级芯片，现有的芯片复位方案是在芯片内将复位控制的功能全部集成到单一的复位控制单元完成，对于包括多个电路单元的ip单元，由于各个电路单元需要实现独立的复位控制逻辑，复位控制单元需分别提供该ip单元内的各个电路单元的复位信号，这会大大增加复位控制单元的设计复杂度以及连接复位控制单元和ip单元的端口数量；另外，为了避免ip单元出现不确定的工作状态，需要保证复位信号的恢复时间(recovery time)和移除时间(removal time)的收敛，通常是在ip单元内的后端实现过程中设计对应的电路来保证复位信号的时序收敛，从而给后端布局、布线带来巨大压力，还有可能造成拥塞。可见，如何简化复位电路的设计，并有效地保证复位信号的时序收敛已成为亟待解决的问题。


技术实现要素：

3.本技术实施例提供一种系统级芯片、电路控制方法及装置，可以有效地简化复位电路的设计，并保证复位信号的时序收敛。
4.第一方面，本技术实施例提供了一种系统级芯片，所述系统级芯片包括复位控制单元和至少一个知识产权ip单元，所述至少一个知识产权ip单元中的每个ip单元包括复位同步电路和时钟门控电路，所述复位控制单元与所述每个ip单元连接，其中：
5.所述复位控制单元，用于生成所述每个ip单元的复位信号。
6.所述复位同步电路，用于根据所述每个ip单元的时钟信号对所述复位信号进行同步处理，得到同步后的复位信号，所述同步后的复位信号用于复位所述每个ip单元包括的至少一个电路单元。
7.所述复位控制单元，还用于根据所述每个ip单元的同步后的复位信号生成所述每个ip单元的门控信号，所述门控信号用于控制所述每个ip单元包括的时钟门控电路使能或者禁能所述每个ip单元的时钟信号。
8.第二方面，本技术实施例提供了一种电路控制方法，应用于系统级芯片，所述系统级芯片包括复位控制单元和至少一个知识产权ip单元，所述至少一个知识产权ip单元中的每个ip单元包括复位同步电路和时钟门控电路，所述复位控制单元与所述每个ip单元连接，所述方法包括：
9.第一ip单元调用所述复位同步电路对所述复位控制单元生成的复位信号进行同步处理，得到同步后的复位信号，所述第一ip单元为所述至少一个知识产权ip单元中的任意一个。
10.所述第一ip单元利用所述同步后的复位信号对所述第一ip单元包括的至少一个
电路单元进行复位。
11.所述第一ip单元根据所述第一ip单元的门控信号，控制所述时钟门控电路使能或者禁能所述第一ip单元的时钟信号，所述门控信号是由所述复位控制单元根据所述同步后的复位信号生成的。
12.第三方面，本技术实施例提供了一种电路控制方法，应用于系统级芯片，所述系统级芯片包括复位控制单元和至少一个知识产权ip单元，所述至少一个知识产权ip单元中的每个ip单元包括复位同步电路和时钟门控电路，所述复位控制单元与所述每个ip单元连接，所述方法包括：
13.所述复位控制单元生成所述每个ip单元的复位信号，以使得所述每个ip单元利用所述复位同步电路得到同步后的复位信号，所述同步后的复位信号用于复位所述每个ip单元包括的至少一个电路单元。
14.所述复位控制单元根据所述每个ip单元的同步后的复位信号生成所述每个ip单元的门控信号，所述门控信号用于控制所述每个ip单元包括的时钟门控电路使能或者禁能所述每个ip单元的时钟信号。
15.第四方面，本技术实施例提供了一种电路控制装置，所述装置包括：
16.处理模块，用于调用第一ip单元包括的复位同步电路对复位控制单元生成的复位信号进行同步处理，得到同步后的复位信号，所述第一ip单元为至少一个知识产权ip单元中的任意一个。
17.复位模块，用于利用所述同步后的复位信号对所述第一ip单元包括的至少一个电路单元进行复位。
18.控制模块，用于根据所述第一ip单元的门控信号，控制所述第一ip单元包括的时钟门控电路使能或者禁能所述第一ip单元的时钟信号，所述门控信号是由所述复位控制单元根据所述同步后的复位信号生成的。
19.第五方面，本技术实施例提供了一种电路控制装置，所述装置包括：
20.第一生成模块，用于生成至少一个知识产权ip单元中每个ip单元的复位信号，以使得所述每个ip单元利用复位同步电路得到同步后的复位信号，所述同步后的复位信号用于复位所述每个ip单元包括的至少一个电路单元。
21.第二生成模块，用于根据所述每个ip单元的同步后的复位信号生成所述每个ip单元的门控信号，所述门控信号用于控制所述每个ip单元包括的时钟门控电路使能或者禁能所述每个ip单元的时钟信号。
22.第六方面，本技术实施例提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序包括程序指令，所述程序指令被处理器执行，用以执行如第二方面或者第三方面所述的电路控制方法。
23.本技术实施例中，系统级芯片包括复位控制单元和至少一个知识产权ip单元，其中，每个ip单元包括复位同步电路和时钟门控电路；复位控制单元，用于生成每个ip单元的复位信号；每个ip单元的复位同步电路，用于根据每个ip单元的时钟信号对复位信号进行同步处理，得到同步后的复位信号，同步后的复位信号可以用于复位每个ip单元包括的至少一个电路单元，使用同步之后的复位信号作为一个ip单元的统一的复位控制信号，也即是复位控制单元生成的一路复位信号可以用于ip单元中的多个电路单元的复位控制；另
外，复位控制单元，还用于根据每个ip单元的同步后的复位信号生成每个ip单元的门控信号，每个ip单元包括的时钟门控电路根据门控信号可以使能或者禁能每个ip单元的时钟信号，以保证复位释放过程中复位信号的时序收敛要求，从而既有效地简化了复位电路的设计，也保证了复位信号的时序收敛，提升系统级芯片中ip单元运行的稳定性。
附图说明
24.为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
25.图1是本技术实施例提供的一种系统级芯片的电路结构示意图；
26.图2a是本技术实施例提供的另一种系统级芯片的电路结构示意图；
27.图2b是本技术实施例提供的一种ip单元的电路结构示意图；
28.图2c是本技术实施例提供的一种复位控制模块的电路结构示意图；
29.图2d是本技术实施例提供的多路信号的工作时序图；
30.图2e是本技术实施例提供的一种ip单元的复位电路结构示意图；
31.图2f是本技术实施例提供的又一种系统级芯片的电路结构示意图；
32.图3是本技术实施例提供的一种电路控制方法的流程示意图；
33.图4是本技术实施例提供的另一种电路控制方法的流程示意图；
34.图5是本技术实施例提供的一种电路控制装置的结构示意图；
35.图6是本技术实施例提供的另一种电路控制装置的结构示意图。
具体实施方式
36.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
37.请参见图1，是本技术实施例提供的一种系统级芯片的电路结构示意图，该系统级芯片10包括复位控制单元11和至少一个知识产权ip单元12，每个ip单元12包括复位同步电路121和时钟门控电路122，该复位控制单元11与每个ip单元12连接，其中：
38.复位控制单元11，用于生成每个ip单元12的复位信号。
39.每个ip单元12的复位同步电路121，用于根据每个ip单元12的时钟信号对复位信号进行同步处理，得到同步后的复位信号，同步后的复位信号用于复位每个ip单元12包括的至少一个电路单元123。
40.复位控制单元11，还用于根据每个ip单元12的同步后的复位信号生成所述每个ip单元12的门控信号，门控信号用于控制每个ip单元12包括的时钟门控电路122使能或者禁能每个ip单元12的时钟信号。
41.具体的，针对每个ip单元12，复位控制单元11可以生成对应的一路复位信号，从而对于每个ip单元12，复位控制单元11可以只占用一个端口(port)用来向每个ip单元12传输
复位信号。每个ip单元12对应有自身运行所需的时钟信号，其中，不同的ip单元12可以共用同一路时钟信号；当然，不同的ip单元12也可以各自对应一路时钟信号，即各自使用不同的时钟信号，本技术实施例不做限定。
42.由于在ip单元内要保证复位信号的同步收敛，因此，复位控制单元生成的异步复位信号在ip单元的内部被使用之前，必须与ip单元的时钟信号进行同步处理。其中，每个ip单元12的复位同步电路121，用于以每个ip单元12的时钟信号为基准，对相应的复位信号进行同步处理，得到每个ip单元12的同步后的复位信号，该同步后的复位信号可以用于复位每个ip单元12包括的至少一个电路单元123，也即是每个ip单元12可以用各自同步后的复位信号，对自身包括的一个或者多个电路单元进行复位。例如，某一ip单元12包括顶层电路单元以及功能电路单元等多个电路单元，则该ip单元12可以基于同步后的复位信号分别对顶层电路单元以及各个功能电路单元进行复位控制，既可以有效地实现同一ip单元内部各个电路单元独立的复位控制，也可以简化复位控制单元11对于复位控制的设计复杂度。
43.进一步的，为了保证复位信号的时序收敛，避免ip单元的内部电路出现不确定的工作状态，复位控制单元11，还可以用于根据每个ip单元12的同步后的复位信号，生成每个ip单元12的门控信号，例如可以根据每个ip单元12的同步后的复位信号的变化情况生成每个ip单元12的门控信号；每个ip单元12的时钟门控电路122，可以用于根据每个ip单元的门控信号，使能或者禁能每个ip单元的时钟信号，以使得复位释放过程中复位信号的恢复时间(recovery time)和移除时间(removal time)都满足要求，从而保证复位释放过程中复位信号的时序收敛。其中，时钟门控电路122具体可以采用clock gate的电路设计。
44.在一些可行的实施方式中，ip单元中的顶层电路单元可以理解为整个ip单元的总线设计电路，负责所在的ip单元的总线分配、布局等，各个功能电路单元可以理解为基于顶层电路单元的总线实现具体的功能。
45.在一些可行的实施方式中，复位同步电路121具体可以是一个多级寄存器，例如三级寄存器，以实现对复位信号的多级同步。
46.在一些可行的实施方式中，本技术实施例所描述的系统级芯片具体可以是片上系统(system on chip，soc)，本技术实施例对此不做限定。
47.本技术实施例中，系统级芯片的复位控制单元，用于生成每个ip单元的复位信号；系统级芯片的每个ip单元的复位同步电路，用于根据每个ip单元的时钟信号对复位信号进行同步处理，得到同步后的复位信号，同步后的复位信号可以用于复位每个ip单元包括的至少一个电路单元，使用同步之后的复位信号作为一个ip单元的统一的复位控制信号，也即是复位控制单元生成的一路复位信号可以用于ip单元中的多个电路单元的复位控制；另外，复位控制单元，还用于根据每个ip单元的同步后的复位信号生成每个ip单元的门控信号，每个ip单元包括的时钟门控电路根据门控信号可以使能或者禁能每个ip单元的时钟信号，以保证复位释放过程中复位信号的时序收敛要求，从而既有效地简化了复位电路的设计，也保证了复位信号的时序收敛，提升系统级芯片中ip单元运行的稳定性。
48.在一些可行的实施方式中，复位控制单元11，具体用于：在每个ip单元12的同步后的复位信号使得每个ip单元12进入复位状态，且经过第一预设时长后，控制每个ip单元12的门控信号为第一电平，以禁能每个ip单元12的时钟信号；在每个ip单元12的同步后的复位信号使得每个ip单元12退出复位状态，且经过第二预设时长后，控制每个ip单元12的门
控信号为第二电平，以使能每个ip单元12的时钟信号。
49.其中，第一预设时长、第二预设时长的具体数值可以根据复位信号的恢复时间(recovery time)和移除时间(removal time)的要求灵活设计，例如第一预设时长可以为11个时钟周期，也可以为6个时钟周期，第一预设时长、第二预设时长可以相同，也可以不同，但都应满足复位信号的恢复时间(recovery time)和移除时间(removal time)的要求。
50.如图2d所示，以某个ip单元12是下降沿触发复位，上升沿退出复位为例，驱动该ip单元12运行的实际信号包括门控后的时钟信号以及复位信号，该复位信号具体是指同步后的复位信号；当该ip单元12需要进入复位时，由复位控制单元11产生的复位信号经过复位同步电路121的同步之后，在a时刻拉低，该ip单元12进入复位状态，则在a时刻的10个时钟周期之后的b时刻，复位控制单元11将该ip单元12的门控信号调整为第一电平(如高电平)，以禁能该ip单元12的时钟信号，b时刻的1个时钟周期之后，时钟禁能，也即是门控后的时钟信号为空(相当于切断了时钟信号)；当该ip单元12需要退出复位状态时，由复位控制单元11产生的复位信号经过复位同步电路121之后，在c时刻拉高，该ip单元12退出复位状态。经过10个时钟周期之后的d时刻，复位控制单元11将该ip单元12的门控信号调整为第二电平(如低电平)，再经过1个时钟周期之后时钟使能，也即是门控后的时钟信号得以恢复。可以看出，由于从c时刻到d+1时刻的总时钟周期为11个周期，此时复位信号的removal time和recovery time已经满足，从而保证了复位的时序收敛，无需在后端实现中再收敛时序，从而既有效地简化了复位电路的设计，也保证了复位信号的时序收敛。
51.在一些可行的实施方式中，复位控制单元11的具体结构可以如图2a所示，复位控制单元11包括复位信号产生电路111和门控信号产生模块112，其中：
52.复位信号产生电路111，用于生成每个ip单元12的复位信号。
53.门控信号产生模块112，用于根据每个ip单元12的同步后的复位信号生成每个ip单元12的门控信号。
54.具体的，门控信号产生模块112可以是由软件控制的寄存器，门控信号产生模块112可以包括与ip单元12的数量相匹配的寄存器，每个寄存器用于控制生成对应的ip单元12的门控信号，例如，通过修改寄存器的数值即可将门控信号调整为低电平或者高电平，从而复位控制单元利用复位信号产生电路和门控信号产生模块即可生成各个ip单元所需的复位信号以及门控信号。
55.在一些可行的实施方式中，一个ip单元可以包括多个电路单元，且各个电路单元可以实现独立的复位控制逻辑，该ip单元可以包括第一电路单元和至少一个第二电路单元，第一电路单元可以是顶层电路单元，第二电路单元可以是功能电路单元，各个第二电路单元的复位控制可以在第一电路单元中实现，并可以同时保证各个第二电路单元的复位信号的时序收敛。以第一ip单元为例，第一ip单元可以是上述的至少一个知识产权ip单元中的任意一个。如图2b所示，第一ip单元12包括第一电路单元124和三个第二电路单元(第二电路单元125、第二电路单元126、第二电路单元127)，第一ip单元12还包括第一电路单元124以及各个第二电路单元(第二电路单元125、第二电路单元126、第二电路单元127)对应的时钟门控电路122，第一电路单元124包括每个第二电路单元对应的门控模块1241和复位控制模块1242，其中：
56.每个第二电路单元对应的复位控制模块1242，用于根据第一电路单元124的复位
信号生成每个第二电路单元的复位信号，每个第二电路单元的复位信号用于复位每个第二电路单元，第一电路单元124的复位信号为第一ip单元12的同步后的复位信号。
57.每个第二电路单元对应的门控模块1241，用于根据每个第二电路单元的复位信号生成每个第二电路单元的门控信号。
58.第一ip单元12包括的与每个第二电路单元对应的时钟门控电路122，用于根据每个第二电路单元的门控信号使能或者禁能每个第二电路单元的时钟信号。
59.在一些可行的实施方式中，第一ip单元12的复位同步电路121，具体用于根据第一电路单元124的时钟信号对第一ip单元12的复位信号进行同步处理，得到第一电路单元124的复位信号，第一电路单元124的复位信号用于复位第一电路单元124。
60.复位控制单元11的门控信号产生模块112，具体用于根据第一电路单元124的复位信号生成第一电路单元124的门控信号。
61.第一ip单元12包括的与第一电路单元124对应的时钟门控电路122，用于根据第一电路单元124的门控信号使能或者禁能第一电路单元124的时钟信号，从而实现第一电路单元的有效复位，并可以同时保证第一电路单元的复位信号的时序收敛。
62.在一些可行的实施方式中，如图2c所示，复位控制模块1242包括复位寄存器12421和逻辑处理电路12422，其中：
63.每个第二电路单元对应的复位寄存器12421，用于生成每个第二电路单元的复位控制信号。
64.每个第二电路单元对应的逻辑处理电路12422，用于对每个第二电路单元的复位控制信号以及第一电路单元124的复位信号进行处理，生成每个第二电路单元的复位信号。其中，逻辑处理电路12422具体可以是与门电路，利用ip单元的复位同步电路同步后的复位信号(即第一电路单元的复位信号)可以准确、有效地生成各个第二电路单元所需的复位信号。
65.在一些可行的实施方式中，每个第二电路单元对应的门控模块1241，具体用于：在每个第二电路单元的复位信号使得每个第二电路单元进入复位状态，且经过第三预设时长后，控制每个第二电路单元的门控信号为第一电平，以禁能每个第二电路单元的时钟信号；在每个第二电路单元的复位信号使得每个第二电路单元退出复位状态，且经过第四预设时长后，控制每个第二电路单元的门控信号为第二电平，以使能每个第二电路单元的时钟信号。
66.其中，门控模块1241的功能与上述的复位控制单元11包括的门控信号产生模块112类似；另外，与第一预设时长、第二预设时长的设计类似，第三预设时长、第四预设时长的具体数值同样可以根据对应的第二电路单元的复位信号的恢复时间(recovery time)和移除时间(removal time)的要求灵活设计，例如第三预设时长可以为11个时钟周期，也可以为6个时钟周期，第三预设时长、第四预设时长可以相同，也可以不同，但都应满足复位信号的恢复时间(recovery time)和移除时间(removal time)的要求。
67.需要说明的是，复位控制模块1242与门控模块1241对每个第二电路单元的复位信号以及门控信号的控制方式可以参考图2d对应的描述。以第一ip单元12的第二电路单元125为例，假设第二电路单元125是下降沿触发复位，上升沿退出复位为例，驱动第二电路单元125运行的实际信号包括门控后的第二电路单元125的时钟信号以及第二电路单元125的
复位信号；当第二电路单元125需要进入复位时，由第二电路单元125对应的复位控制模块1242将产生的第二电路单元125的复位信号在a时刻拉低，第二电路单元125进入复位状态，则在a时刻的10个时钟周期之后的b时刻，第二电路单元125对应的门控模块1241将第二电路单元125的门控信号调整为第一电平(如高电平)，以禁能第二电路单元125的时钟信号，b时刻的1个时钟周期之后，时钟禁能，也即是门控后的第二电路单元125的时钟信号为空(相当于切断了时钟信号)；当第二电路单元125需要退出复位状态时，由复位控制模块1242将产生的第二电路单元125的复位信号在c时刻拉高，第二电路单元125退出复位状态。经过10个时钟周期之后的d时刻，第二电路单元125对应的门控模块1241将第二电路单元125的门控信号调整为第二电平(如低电平)，再经过1个时钟周期之后时钟使能，也即是门控后的第二电路单元125的时钟信号得以恢复。可以看出，由于从c时刻到d+1时刻的总时钟周期为11个周期，此时复位信号的removal time和recovery time已经满足，从而保证了复位的时序收敛，无需在后端实现中再收敛时序，从而既有效地简化了复位电路的设计，也保证了复位信号的时序收敛。
68.在一些可行的实施方式中，复位控制模块1242与门控模块1241具体都可以是由软件控制的寄存器，通过将寄存器的值配置为0或者1来改变复位信号以及门控信号的电平状态。
69.在一些可行的实施方式中，图1中所示的ip单元可以是自研ip单元，自研ip单元的内部电路结构可以根据需求灵活设计，而对于外购ip单元，外购ip单元的内部设计通常已经固定，无法随意更改，则可以采用类似的设计思路。如图2e所示，可以在外购ip单元13外部实现一层封装(wrapper)结构，将外购ip单元13实例化在wrapper内部，在wrapper内部，在原本驱动外购ip单元13的时钟信号之前，增加一个时钟门控电路122(如clock gate器件)，从而通过复位同步电路121、时钟门控电路122来实现禁能时钟时释放复位信号，以保证外购ip单元的复位信号的时序收敛。
70.需要说明的是，如果外购ip单元不能外加wrapper结构，则可以将对应的时钟门控电路122、复位同步电路121添加到复位控制单元中来实现对外购ip单元的复位控制，如图2f所示，此时需要将外购ip单元13的时钟信号输入复位控制单元13，以供复位控制单元13中该外购ip单元13对应的时钟门控电路122以及复位同步电路121使用。
71.在一些可行的实施方式中，也可以采用部分分布式的复位控制方案，复位控制单元依然保留了ip单元内不容易实现的部分复位电路，同时，在ip单元内部实现另外一部分复位控制，两部分同时实现控制，例如，ip单元内部只增加时钟门控电路，用于保证复位信号的时序收敛，而对应的时钟门控电路以及复位同步电路则在复位控制单元中实现，从而实现灵活、多样的复位控制方案，可以满足各种应用场景下的复位需求。
72.请参见图3，是本技术实施例提供的一种电路控制方法的流程示意图。该方法可以应用于系统级芯片，所述系统级芯片包括复位控制单元和至少一个知识产权ip单元，所述至少一个知识产权ip单元中的每个ip单元包括复位同步电路和时钟门控电路，所述复位控制单元与所述每个ip单元连接，该方法具体可以包括如下步骤：
73.301、第一ip单元调用复位同步电路对复位控制单元生成的复位信号进行同步处理，得到同步后的复位信号，所述第一ip单元为至少一个知识产权ip单元中的任意一个。
74.302、所述第一ip单元利用所述同步后的复位信号对所述第一ip单元包括的至少
一个电路单元进行复位。
75.303、所述第一ip单元根据所述第一ip单元的门控信号，控制时钟门控电路使能或者禁能所述第一ip单元的时钟信号，所述门控信号是由所述复位控制单元根据所述同步后的复位信号生成的。
76.在一些可行的实施方式中，第一ip单元包括第一电路单元和至少一个第二电路单元，第一电路单元包括至少一个第二电路单元中每个第二电路单元对应的门控模块和复位控制模块，第一ip单元利用同步后的复位信号对第一ip单元包括的至少一个电路单元进行复位的具体实现方式可以包括：
77.第一ip单元将同步后的复位信号作为第一电路单元的复位信号，并利用第一电路单元的复位信号对第一电路单元进行复位；调用每个第二电路单元对应的复位控制模块，根据第一电路单元的复位信号，生成每个第二电路单元的复位信号，并利用每个第二电路单元的复位信号对每个第二电路单元进行复位；调用每个第二电路单元对应的门控模块，根据每个第二电路单元的复位信号生成每个第二电路单元的门控信号；根据每个第二电路单元的门控信号，控制第一ip单元包括的与每个第二电路单元对应的时钟门控电路使能或者禁能每个第二电路单元的时钟信号。
78.在一些可行的实施方式中，复位控制模块包括复位寄存器和逻辑处理电路，第一ip单元调用每个第二电路单元对应的复位控制模块，根据第一电路单元的复位信号，生成每个第二电路单元的复位信号的具体实现方式可以包括：
79.第一ip单元调用每个第二电路单元对应的复位寄存器生成每个第二电路单元的复位控制信号；调用每个第二电路单元对应的逻辑处理电路，对每个第二电路单元的复位控制信号以及第一电路单元的复位信号进行处理，生成每个第二电路单元的复位信号。
80.在一些可行的实施方式中，第一ip单元调用复位同步电路对复位控制单元生成的复位信号进行同步处理，得到同步后的复位信号的具体实现方式可以包括：
81.第一ip单元调用复位同步电路根据第一电路单元的时钟信号，对复位控制单元生成的复位信号进行同步处理，得到第一电路单元的复位信号；根据第一电路单元的门控信号，控制第一ip单元包括的与第一电路单元对应的时钟门控电路使能或者禁能第一电路单元的时钟信号，第一电路单元的门控信号是由复位控制单元根据第一电路单元的复位信号生成的。
82.在一些可行的实施方式中，第一ip单元调用每个第二电路单元对应的门控模块，根据每个第二电路单元的复位信号生成每个第二电路单元的门控信号的具体实现方式可以包括
83.第一ip单元在每个第二电路单元的复位信号使得每个第二电路单元进入复位状态，且经过第三预设时长后，调用每个第二电路单元对应的门控模块控制每个第二电路单元的门控信号为第一电平，以禁能每个第二电路单元的时钟信号；在每个第二电路单元的复位信号使得每个第二电路单元退出复位状态，且经过第四预设时长后，调用每个第二电路单元对应的门控模块控制每个第二电路单元的门控信号为第二电平，以使能每个第二电路单元的时钟信号。
84.需要说明的是，本技术实施例的各个方法步骤的具体实现可以参照上述电路结构实施例的相关描述，此处不再赘述。
85.本技术实施例中，第一ip单元调用复位同步电路对复位控制单元生成的复位信号进行同步处理，得到同步后的复位信号，利用同步后的复位信号对第一ip单元包括的至少一个电路单元进行复位，并可以根据第一ip单元的门控信号，控制时钟门控电路使能或者禁能第一ip单元的时钟信号，门控信号是由复位控制单元根据同步后的复位信号生成的，从而第一ip单元可以将复位控制单元生成的一路复位信号用于自身包括的多个电路单元的复位控制，并可以保证复位释放过程中复位信号的时序收敛要求，也降低了ip单元的复位控制的复杂度，有助于提升系统级芯片中ip单元运行的稳定性。
86.请参见图4，是本技术实施例提供的另一种电路控制方法的流程示意图。该方法可以应用于系统级芯片，所述系统级芯片包括复位控制单元和至少一个知识产权ip单元，所述至少一个知识产权ip单元中的每个ip单元包括复位同步电路和时钟门控电路，所述复位控制单元与所述每个ip单元连接，该方法具体可以包括如下步骤：
87.401、复位控制单元生成每个ip单元的复位信号，以使得所述每个ip单元利用复位同步电路得到同步后的复位信号，所述同步后的复位信号用于复位所述每个ip单元包括的至少一个电路单元。
88.402、所述复位控制单元根据所述每个ip单元的同步后的复位信号生成所述每个ip单元的门控信号，所述门控信号用于控制所述每个ip单元包括的时钟门控电路使能或者禁能所述每个ip单元的时钟信号。
89.在一些可行的实施方式中，复位控制单元根据每个ip单元的同步后的复位信号生成每个ip单元的门控信号的具体实现方式可以包括
90.复位控制单元在每个ip单元的同步后的复位信号使得每个ip单元进入复位状态，且经过第一预设时长后，控制每个ip单元的门控信号为第一电平，以禁能每个ip单元的时钟信号；在每个ip单元的同步后的复位信号使得每个ip单元退出复位状态，且经过第二预设时长后，控制每个ip单元的门控信号为第二电平，以使能每个ip单元的时钟信号。
91.需要说明的是，本技术实施例的各个方法步骤的具体实现可以参照上述电路结构实施例的相关描述，此处不再赘述。
92.本技术实施例中，复位控制单元生成每个ip单元的复位信号，使得每个ip单元利用复位同步电路得到同步后的复位信号，同步后的复位信号用于复位每个ip单元包括的至少一个电路单元，根据每个ip单元的同步后的复位信号生成每个ip单元的门控信号，门控信号用于控制每个ip单元包括的时钟门控电路使能或者禁能每个ip单元的时钟信号，复位控制单元只需生成各个ip单元对应的一路复位信号以及门控信号，可以保证复位释放过程中复位信号的时序收敛要求，也降低了ip单元的复位控制的复杂度，有助于提升系统级芯片中ip单元运行的稳定性。
93.综上所述，本技术实施例提供了分布式的复位实现方案，一方面通过禁能时钟时释放复位信号的方式，可以保证复位释放过程中的复位信号的时序要求，无需再对ip单元的后端电路收敛removal time和recovery time，大大减轻了后端实现过程中时序收敛的难度；另一方面，若ip单元中有多级电路单元的独立复位的控制需求(如顶层电路单元的独立复位控制、各个功能单元的独立复位控制)，则通过分布式的在ip单元内部实现复位功能，可以减小复位控制单元的设计复杂度以及复位控制单元和ip单元之间互联线的数量，有利于降低ip单元和复位控制单元设计之间的耦合性，提高了设计效率。
94.请参见图5，是本技术实施例的一种电路控制装置的结构示意图，所述装置包括：
95.处理模块501，用于调用第一ip单元包括的复位同步电路对复位控制单元生成的复位信号进行同步处理，得到同步后的复位信号，所述第一ip单元为至少一个知识产权ip单元中的任意一个。
96.复位模块502，用于利用所述同步后的复位信号对所述第一ip单元包括的至少一个电路单元进行复位。
97.控制模块503，用于根据所述第一ip单元的门控信号，控制所述第一ip单元包括的时钟门控电路使能或者禁能所述第一ip单元的时钟信号，所述门控信号是由所述复位控制单元根据所述同步后的复位信号生成的。
98.可选的，所述第一ip单元包括第一电路单元和至少一个第二电路单元，所述第一电路单元包括所述至少一个第二电路单元中每个第二电路单元对应的门控模块和复位控制模块，所述复位模块502，具体用于：
99.将所述同步后的复位信号作为所述第一电路单元的复位信号，并利用所述第一电路单元的复位信号对所述第一电路单元进行复位。
100.调用所述每个第二电路单元对应的复位控制模块，根据所述第一电路单元的复位信号，生成所述每个第二电路单元的复位信号，并利用所述每个第二电路单元的复位信号对所述每个第二电路单元进行复位。
101.调用所述每个第二电路单元对应的门控模块，根据所述每个第二电路单元的复位信号生成所述每个第二电路单元的门控信号。
102.根据所述每个第二电路单元的门控信号，控制所述第一ip单元包括的与所述每个第二电路单元对应的时钟门控电路使能或者禁能所述每个第二电路单元的时钟信号。
103.可选的，所述复位控制模块包括复位寄存器和逻辑处理电路，所述复位模块502，具体用于：
104.调用所述每个第二电路单元对应的复位寄存器生成所述每个第二电路单元的复位控制信号。
105.调用所述每个第二电路单元对应的逻辑处理电路，对所述每个第二电路单元的复位控制信号以及所述第一电路单元的复位信号进行处理，生成所述每个第二电路单元的复位信号。
106.可选的，所述处理模块501，具体用于：
107.调用所述复位同步电路根据所述第一电路单元的时钟信号，对所述复位控制单元生成的复位信号进行同步处理，得到所述第一电路单元的复位信号。
108.根据所述第一电路单元的门控信号，控制所述第一ip单元包括的与所述第一电路单元对应的时钟门控电路使能或者禁能所述第一电路单元的时钟信号，所述第一电路单元的门控信号是由所述复位控制单元根据所述第一电路单元的复位信号生成的。
109.可选的，所述复位模块502，具体用于：
110.在所述每个第二电路单元的复位信号使得所述每个第二电路单元进入复位状态，且经过第三预设时长后，调用所述每个第二电路单元对应的门控模块控制所述每个第二电路单元的门控信号为第一电平，以禁能所述每个第二电路单元的时钟信号。
111.在所述每个第二电路单元的复位信号使得所述每个第二电路单元退出复位状态，
且经过第四预设时长后，调用所述每个第二电路单元对应的门控模块控制所述每个第二电路单元的门控信号为第二电平，以使能所述每个第二电路单元的时钟信号。
112.需要说明的是，本技术实施例的电路控制装置的各功能模块的功能可根据上述方法实施例中的方法具体实现，其具体实现过程可以参照上述方法实施例的相关描述，此处不再赘述。
113.请参见图6，是本技术实施例的另一种电路控制装置的结构示意图，所述装置包括：
114.第一生成模块601，用于生成至少一个知识产权ip单元中每个ip单元的复位信号，以使得所述每个ip单元利用复位同步电路得到同步后的复位信号，所述同步后的复位信号用于复位所述每个ip单元包括的至少一个电路单元。
115.第二生成模块602，用于根据所述每个ip单元的同步后的复位信号生成所述每个ip单元的门控信号，所述门控信号用于控制所述每个ip单元包括的时钟门控电路使能或者禁能所述每个ip单元的时钟信号。
116.可选的，所述第二生成模块602，具体用于：
117.在所述每个ip单元的同步后的复位信号使得所述每个ip单元进入复位状态，且经过第一预设时长后，控制所述每个ip单元的门控信号为第一电平，以禁能所述每个ip单元的时钟信号。
118.在所述每个ip单元的同步后的复位信号使得所述每个ip单元退出复位状态，且经过第二预设时长后，控制所述每个ip单元的门控信号为第二电平，以使能所述每个ip单元的时钟信号。
119.需要说明的是，本技术实施例的电路控制装置的各功能模块的功能可根据上述方法实施例中的方法具体实现，其具体实现过程可以参照上述方法实施例的相关描述，此处不再赘述。
120.在一些可行的实施方式中，本技术实施例还提供了一种电子设备，该电子设备包括前述实施例中所描述的系统级芯片。
121.在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。本技术的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以为个人计算机、服务器或者网络设备等，具体可以是计算机设备中的处理器)执行本技术各个实施例上述方法的全部或部分步骤。其中，而前述的存储介质可包括：u盘、移动硬盘、磁碟、光盘、只读存储器(英文：read-only memory，缩写：rom)或者随机存取存储器(英文：random access memory，缩写：ram)等各种可以存储程序代码的介质。
122.以上所述，以上实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例技术方案的精神和范围。

技术特征：
1.一种系统级芯片，其特征在于，所述系统级芯片包括复位控制单元和至少一个知识产权ip单元，所述至少一个知识产权ip单元中的每个ip单元包括复位同步电路和时钟门控电路，所述复位控制单元与所述每个ip单元连接，其中：所述复位控制单元，用于生成所述每个ip单元的复位信号；所述复位同步电路，用于根据所述每个ip单元的时钟信号对所述复位信号进行同步处理，得到同步后的复位信号，所述同步后的复位信号用于复位所述每个ip单元包括的至少一个电路单元；所述复位控制单元，还用于根据所述每个ip单元的同步后的复位信号生成所述每个ip单元的门控信号，所述门控信号用于控制所述每个ip单元包括的时钟门控电路使能或者禁能所述每个ip单元的时钟信号。2.根据权利要求1所述的系统级芯片，其特征在于，所述复位控制单元，具体用于：在所述每个ip单元的同步后的复位信号使得所述每个ip单元进入复位状态，且经过第一预设时长后，控制所述每个ip单元的门控信号为第一电平，以禁能所述每个ip单元的时钟信号；在所述每个ip单元的同步后的复位信号使得所述每个ip单元退出复位状态，且经过第二预设时长后，控制所述每个ip单元的门控信号为第二电平，以使能所述每个ip单元的时钟信号。3.根据权利要求1所述的系统级芯片，其特征在于，所述时钟门控电路，用于根据所述每个ip单元的门控信号使能或者禁能所述每个ip单元的时钟信号。4.根据权利要求1～3中任一项所述的系统级芯片，其特征在于，所述复位控制单元包括复位信号产生电路和门控信号产生模块，其中：所述复位信号产生电路，用于生成所述每个ip单元的复位信号；所述门控信号产生模块，用于根据所述每个ip单元的同步后的复位信号生成所述每个ip单元的门控信号。5.根据权利要求4所述的系统级芯片，其特征在于，所述至少一个知识产权ip单元中的第一ip单元包括第一电路单元和至少一个第二电路单元，所述第一ip单元为所述至少一个知识产权ip单元中的任意一个，所述第一电路单元包括所述至少一个第二电路单元中每个第二电路单元对应的门控模块和复位控制模块，其中：所述每个第二电路单元对应的复位控制模块，用于根据所述第一电路单元的复位信号生成所述每个第二电路单元的复位信号，所述每个第二电路单元的复位信号用于复位所述每个第二电路单元，所述第一电路单元的复位信号为所述第一ip单元的同步后的复位信号；所述每个第二电路单元对应的门控模块，用于根据所述每个第二电路单元的复位信号生成所述每个第二电路单元的门控信号；所述第一ip单元包括的与所述每个第二电路单元对应的时钟门控电路，用于根据所述每个第二电路单元的门控信号使能或者禁能所述每个第二电路单元的时钟信号。6.根据权利要求5所述的系统级芯片，其特征在于，所述复位同步电路，具体用于根据所述第一电路单元的时钟信号对所述第一ip单元的复位信号进行同步处理，得到所述第一电路单元的复位信号，所述第一电路单元的复位信
号用于复位所述第一电路单元；所述门控信号产生模块，具体用于根据所述第一电路单元的复位信号生成所述第一电路单元的门控信号；所述第一ip单元包括的与所述第一电路单元对应的时钟门控电路，用于根据所述第一电路单元的门控信号使能或者禁能所述第一电路单元的时钟信号。7.根据权利要求5所述的系统级芯片，其特征在于，所述复位控制模块包括复位寄存器和逻辑处理电路，其中：所述每个第二电路单元对应的复位寄存器，用于生成所述每个第二电路单元的复位控制信号；所述每个第二电路单元对应的逻辑处理电路，用于对所述每个第二电路单元的复位控制信号以及所述第一电路单元的复位信号进行处理，生成所述每个第二电路单元的复位信号。8.根据权利要求5所述的系统级芯片，其特征在于，所述每个第二电路单元对应的门控模块，具体用于：在所述每个第二电路单元的复位信号使得所述每个第二电路单元进入复位状态，且经过第三预设时长后，控制所述每个第二电路单元的门控信号为第一电平，以禁能所述每个第二电路单元的时钟信号；在所述每个第二电路单元的复位信号使得所述每个第二电路单元退出复位状态，且经过第四预设时长后，控制所述每个第二电路单元的门控信号为第二电平，以使能所述每个第二电路单元的时钟信号。9.一种电路控制方法，其特征在于，应用于系统级芯片，所述系统级芯片包括复位控制单元和至少一个知识产权ip单元，所述至少一个知识产权ip单元中的每个ip单元包括复位同步电路和时钟门控电路，所述复位控制单元与所述每个ip单元连接，所述方法包括：第一ip单元调用所述复位同步电路对所述复位控制单元生成的复位信号进行同步处理，得到同步后的复位信号，所述第一ip单元为所述至少一个知识产权ip单元中的任意一个；所述第一ip单元利用所述同步后的复位信号对所述第一ip单元包括的至少一个电路单元进行复位；所述第一ip单元根据所述第一ip单元的门控信号，控制所述时钟门控电路使能或者禁能所述第一ip单元的时钟信号，所述门控信号是由所述复位控制单元根据所述同步后的复位信号生成的。10.根据权利要求9所述的方法，其特征在于，所述第一ip单元包括第一电路单元和至少一个第二电路单元，所述第一电路单元包括所述至少一个第二电路单元中每个第二电路单元对应的门控模块和复位控制模块，所述第一ip单元利用所述同步后的复位信号对所述第一ip单元包括的至少一个电路单元进行复位，包括：所述第一ip单元将所述同步后的复位信号作为所述第一电路单元的复位信号，并利用所述第一电路单元的复位信号对所述第一电路单元进行复位；所述第一ip单元调用所述每个第二电路单元对应的复位控制模块，根据所述第一电路单元的复位信号，生成所述每个第二电路单元的复位信号，并利用所述每个第二电路单元
的复位信号对所述每个第二电路单元进行复位；所述第一ip单元调用所述每个第二电路单元对应的门控模块，根据所述每个第二电路单元的复位信号生成所述每个第二电路单元的门控信号；所述第一ip单元根据所述每个第二电路单元的门控信号，控制所述第一ip单元包括的与所述每个第二电路单元对应的时钟门控电路使能或者禁能所述每个第二电路单元的时钟信号。11.根据权利要求10所述的方法，其特征在于，所述复位控制模块包括复位寄存器和逻辑处理电路，所述第一ip单元调用所述每个第二电路单元对应的复位控制模块，根据所述第一电路单元的复位信号，生成所述每个第二电路单元的复位信号，包括：所述第一ip单元调用所述每个第二电路单元对应的复位寄存器生成所述每个第二电路单元的复位控制信号；所述第一ip单元调用所述每个第二电路单元对应的逻辑处理电路，对所述每个第二电路单元的复位控制信号以及所述第一电路单元的复位信号进行处理，生成所述每个第二电路单元的复位信号。12.根据权利要求10或11所述的方法，其特征在于，所述第一ip单元调用所述复位同步电路对所述复位控制单元生成的复位信号进行同步处理，得到同步后的复位信号，包括：所述第一ip单元调用所述复位同步电路根据所述第一电路单元的时钟信号，对所述复位控制单元生成的复位信号进行同步处理，得到所述第一电路单元的复位信号；所述第一ip单元根据所述第一电路单元的门控信号，控制所述第一ip单元包括的与所述第一电路单元对应的时钟门控电路使能或者禁能所述第一电路单元的时钟信号，所述第一电路单元的门控信号是由所述复位控制单元根据所述第一电路单元的复位信号生成的。13.根据权利要求10或11所述的方法，其特征在于，所述第一ip单元调用所述每个第二电路单元对应的门控模块，根据所述每个第二电路单元的复位信号生成所述每个第二电路单元的门控信号，包括：所述第一ip单元在所述每个第二电路单元的复位信号使得所述每个第二电路单元进入复位状态，且经过第三预设时长后，调用所述每个第二电路单元对应的门控模块控制所述每个第二电路单元的门控信号为第一电平，以禁能所述每个第二电路单元的时钟信号；所述第一ip单元在所述每个第二电路单元的复位信号使得所述每个第二电路单元退出复位状态，且经过第四预设时长后，调用所述每个第二电路单元对应的门控模块控制所述每个第二电路单元的门控信号为第二电平，以使能所述每个第二电路单元的时钟信号。14.一种电路控制方法，其特征在于，应用于系统级芯片，所述系统级芯片包括复位控制单元和至少一个知识产权ip单元，所述至少一个知识产权ip单元中的每个ip单元包括复位同步电路和时钟门控电路，所述复位控制单元与所述每个ip单元连接，所述方法包括：所述复位控制单元生成所述每个ip单元的复位信号，以使得所述每个ip单元利用所述复位同步电路得到同步后的复位信号，所述同步后的复位信号用于复位所述每个ip单元包括的至少一个电路单元；所述复位控制单元根据所述每个ip单元的同步后的复位信号生成所述每个ip单元的门控信号，所述门控信号用于控制所述每个ip单元包括的时钟门控电路使能或者禁能所述每个ip单元的时钟信号。
15.根据权利要求14所述的方法，其特征在于，所述复位控制单元根据所述每个ip单元的同步后的复位信号生成所述每个ip单元的门控信号，包括：所述复位控制单元在所述每个ip单元的同步后的复位信号使得所述每个ip单元进入复位状态，且经过第一预设时长后，控制所述每个ip单元的门控信号为第一电平，以禁能所述每个ip单元的时钟信号；所述复位控制单元在所述每个ip单元的同步后的复位信号使得所述每个ip单元退出复位状态，且经过第二预设时长后，控制所述每个ip单元的门控信号为第二电平，以使能所述每个ip单元的时钟信号。16.一种电路控制装置，其特征在于，所述装置包括：处理模块，用于调用第一ip单元包括的复位同步电路对复位控制单元生成的复位信号进行同步处理，得到同步后的复位信号，所述第一ip单元为至少一个知识产权ip单元中的任意一个；复位模块，用于利用所述同步后的复位信号对所述第一ip单元包括的至少一个电路单元进行复位；控制模块，用于根据所述第一ip单元的门控信号，控制所述第一ip单元包括的时钟门控电路使能或者禁能所述第一ip单元的时钟信号，所述门控信号是由所述复位控制单元根据所述同步后的复位信号生成的。17.一种电路控制装置，其特征在于，所述装置包括：第一生成模块，用于生成至少一个知识产权ip单元中每个ip单元的复位信号，以使得所述每个ip单元利用复位同步电路得到同步后的复位信号，所述同步后的复位信号用于复位所述每个ip单元包括的至少一个电路单元；第二生成模块，用于根据所述每个ip单元的同步后的复位信号生成所述每个ip单元的门控信号，所述门控信号用于控制所述每个ip单元包括的时钟门控电路使能或者禁能所述每个ip单元的时钟信号。18.一种计算机可读存储介质，其特征在于，所述计算机存储介质存储有计算机程序，所述计算机程序包括程序指令，所述程序指令被处理器执行，用以执行如权利要求9～13中任一项所述的电路控制方法，或者如权利要求14～15中任一项所述的电路控制方法。

技术总结
本申请实施例提供了一种系统级芯片、电路控制方法及装置，可以应用于人工智能等场景，该系统级芯片包括复位控制单元和至少一个知识产权IP单元，每个IP单元包括复位同步电路和时钟门控电路，复位控制单元，用于生成每个IP单元的复位信号；复位同步电路，用于根据每个IP单元的时钟信号对复位信号进行同步处理，得到同步后的复位信号，同步后的复位信号用于复位每个IP单元包括的至少一个电路单元；复位控制单元，还用于根据每个IP单元的同步后的复位信号生成每个IP单元的门控信号，门控信号用于控制每个IP单元包括的时钟门控电路使能或者禁能每个IP单元的时钟信号，可以有效地简化复位电路的设计，并保证复位信号的时序收敛。并保证复位信号的时序收敛。并保证复位信号的时序收敛。


技术研发人员：强鹏
受保护的技术使用者：腾讯科技（深圳）有限公司
技术研发日：2021.12.31
技术公布日：2023/7/13