一种BOOST变换器最小导通时间测试方法与流程

一种boost变换器最小导通时间测试方法
技术领域
1.本发明涉及boost变换器导通时间测试技术，特别是一种boost变换器最小导通时间测试方法。


背景技术：

2.峰值电流模boost(升压)因其较为简单的环路补偿方式，因此在boost变换器架构中得到很广泛的使用。对于峰值电流模boost，下管开启瞬间由于封装和pcb板寄生电感的影响，导致sw(开关节点)处电压和电流有一定时间的rlc振荡(rlc即电阻电感电容)，此振荡可能会使电感电流采样不准而导致pwm(脉宽调制)比较器误触发，因此通常会在pwm比较器中加入blanking电路(即屏蔽电路)，在sw振荡期间屏蔽pwm比较器的比较输出信号，直到振荡结束电流采样信号变的平稳之后pwm比较器再进行比较输出。另外，由于pwm比较器和电流采样电路以及驱动电路都有一定的延迟时间，这些延迟时间和pwm比较器blanking时间的存在，都会影响boost变换器的最小导通时间，而最小导通时间决定了boost变换器所能实现的最小占空比，因此客户就尤为关心boost变换器最小导通时间这一参数。
3.对于峰值电流模boost(即电流模升压变换器)，为了屏蔽下管(ls或lsd)开启瞬间寄生电感在sw(开关节点)的rlc振荡(rlc即电阻电感电容)，而加入的blanking时间(即屏蔽时间)，以及环路延迟时间，导致boost的最小导通时间通常难以测量或者测量不准。为了获得boost最小导通时间，一般采用在boost变换器闭环工作情况下，固定输出电压vout，通过逐渐增大输入电压vin，让vin渐次逼近vout，然后测量sw低电平脉宽的方法。这种基于闭环情况来获得boost最小导通时间的测试模式，效率较低，缺少即时性。


技术实现要素：

4.本发明针对现有技术中存在的缺陷或不足，提供一种boost变换器最小导通时间测试方法。
5.本发明的技术解决方案如下：
6.一种boost变换器最小导通时间测试方法，其特征在于，包括引入最小导通时间测试模式，所述最小导通时间测试模式通过还原导通时间通路上的延迟时间将下管导通采样控制信号第一个上升沿时刻设为t1，将下管导通采样控制信号第一个下降沿时刻设为t3，将boost变换器的最小导通时间设为minton，则minton＝t3-t1，所述下管导通采样控制信号第一个上升沿是下管开启信号经过下管驱动电路中的第六屏蔽电路进行上升沿单边延迟后形成，以匹配下管刚好完全开启，所述下管导通采样控制信号第一个下降沿与所述下管开启信号的第一个下降沿同步，所述下管开启信号的第一个下降沿通过下管电流采样电路被关断而形成。
7.所述下管为nmos管，所述nmos管的栅源互连后接地，所述nmos管的漏极连接开关节点，所述开关节点连接电压源的正极，所述电压源的负极接地，所述开关节点连接所述下管电流采样电路。
8.所述下管电流采样电路包括第一分压采样nmos管，所述第一分压采样nmos管的漏极连接所述开关节点，所述第一分压采样nmos管的栅极连接所述第六屏蔽电路的输出端，所述第一分压采样nmos管的源极与第二分压采样nmos管的漏极互连后连接跨导放大器的正向输入端，所述跨导放大器的负向输入端与所述第二分压采样nmos管的源极均接地，所述第二分压采样nmos管的栅极连接电源电压端，所述跨导放大器的输出端连接采样节点，所述采样节点通过第三电阻接地。
9.所述采样节点连接脉宽调制比较器的正向输入端，所述脉宽调制比较器的负向输入端连接误差放大器的输出端，所述脉宽调制比较器的输出端连接第四与门逻辑电路第一输入端，所述第四与门逻辑电路第二输入端连接第三屏蔽电路的输出端，所述第四与门逻辑电路的输出端连接rs锁存器的第二输入端，所述rs锁存器的第一输入端连接时钟电路的输出端，所述rs锁存器的输出端第一路连接第六屏蔽电路的输入端，第二路连接所述第三屏蔽电路的输入端。
10.所述误差放大器的正向输入端连接参考电压端，负向输入端连接反馈电压端，输出端第一路连接第一nmos管的源极，第二路通过第一传输门开关连接高电平脉宽检测引脚，所述第一nmos管的栅极连接下钳位信号端，所述第一nmos管的漏极连接电源电压端，第六屏蔽电路的输出端通过第二传输门开关连接所述高电平脉宽检测引脚，测量每个内部时钟周期高电平脉宽即得boost变换器的最小导通时间minton。
11.在所述最小导通时间测试模式下，所述第一传输门开关处于关断状态，所述第二传输门开关处于开通状态。
12.所述时钟电路的输入端连接降频屏蔽电路。
13.所述降频屏蔽电路为第七与门逻辑电路，所述第七与门逻辑电路的第一输入端连接降频探测端，第二输入端连接最小导通时间测试信号。
14.本发明的技术效果如下：本发明一种boost变换器最小导通时间测试方法，通过引入最小导通时间测试模式，建立下管电流采样电路，在下管开启信号和下管导通采样控制信号之间设置上升沿单边延迟和下降沿同步的机制，能够有利于在开环情况下还原导通时间通路上的延迟时间，进而与pwm比较器blanking时间比较，二者中时间较长者决定boost的最小导通时间，然后输出到comp引脚，从而在开环情况下快速测试出最小导通时间并输出到芯片外部。
15.本发明能够具有的特点如下：1.在下管采样电路输入端设置强电压源，同时让误差放大器处于下钳位状态，确保下管采样电路只要打开就立马满足关断下管的条件。2.pwm比较器、电流采样电路以及驱动电路的延迟时间都在最小导通时间测试回路中。3.fb置高进行测试，但是内部时钟不会发生降频。
16.本发明与现有技术相比，具有以下优势：电路结构简单，构思巧妙，最小导通时间与实际工作情况基本一致。
附图说明
17.图1是实施本发明一种boost变换器最小导通时间测试方法所形成的电路结构原理示意图。boost变换器即升压变换器。
18.图2是图1中相关节点信号波形示意图。图2中自上而下的节点信号为反馈电压信
号fb(其中箭头处是第3个上升沿)，最小导通时间测试信号test_minton(在fb的第三个上升沿进入最小导通时间测试模式)，时钟信号clk(clock)，下管开启信号ls_on，下管屏蔽模块ls_blank输出信号ls_blankb，采样节点sum的采样信号sum，脉宽调制比较器pwm_comp输出的主翻转信号main_trip，下管导通采样控制信号ls_gate_sns(其中t3-t1＝minton，t1为ls_gate_sns置高时刻即信号上升沿时刻，t3为ls_gate_sns变低时刻即信号下降沿时刻，minton为boost变换器的最小导通时间)。
19.附图标记列示如下：ea-误差放大器(其正向输入端连接参考电压端vref，负向输入端连接反馈电压端，输出端的误差输出信号为eaout)；mn1-第一nmos管；vdd-电源电压端；clamp_l-下钳位信号端；comp-高电平脉宽检测引脚；s1-第一传输门开关；s2-第二传输门开关；r3-第三电阻；sum-采样节点或采样信号；ics-采样电流；pwm_comp-脉宽调制比较器；main_trip-主翻转信号；i3/ls_blank-第三屏蔽电路/下管屏蔽模块；i4-第四与门逻辑电路；i6/ls_gate_sns_blank-第六屏蔽电路(其输出下管导通采样控制信号ls_gate_sns)；i7-第七与门逻辑电路；skip_det-降频探测端；ls_blankb-下管屏蔽模块ls_blank输出信号；clk/clock-时钟电路/时钟信号；latch-rs锁存器(其中包括第一输入端s，第二输入端r，输出端q)；ls_on-下管开启信号；m_div1-第一分压采样nmos管；m_div2-第二分压采样nmos管；gcs-跨导放大器；lsd-下管(nmos管)；sw-开关节点；vsw-开关节点电压；rds_ls-下管漏源电阻；iminpk-最小峰值电流(源自峰值电流模boost)。
具体实施方式
20.下面结合附图(图1-图2)对本发明进行说明。
21.图1是实施本发明一种boost变换器最小导通时间测试方法所形成的电路结构原理示意图。图2是图1中相关节点信号波形示意图。参考图1至图2所示，一种boost变换器最小导通时间测试方法，包括引入最小导通时间测试模式，所述最小导通时间测试模式通过还原导通时间通路上的延迟时间将下管导通采样控制信号ls_gate_sns第一个上升沿时刻设为t1，将下管导通采样控制信号ls_gate_sns第一个下降沿时刻设为t3，将boost变换器的最小导通时间设为minton，则minton＝t3-t1，所述下管导通采样控制信号ls_gate_sns第一个上升沿是下管开启信号ls_on经过下管驱动电路中的第六屏蔽电路i6进行上升沿单边延迟后形成，以匹配下管lsd刚好完全开启，所述下管导通采样控制信号ls_gate_sns第一个下降沿与所述下管开启信号ls_on的第一个下降沿同步，所述下管开启信号ls_on的第一个下降沿通过下管电流采样电路被关断而形成。所述下管lsd为nmos管，所述nmos管的栅源互连后接地，所述nmos管的漏极连接开关节点sw，所述开关节点sw连接电压源的正极(+)，所述电压源的负极(-)接地，所述开关节点sw连接所述下管电流采样电路。
22.所述下管电流采样电路包括第一分压采样nmos管，所述第一分压采样nmos管m_div1的漏极连接所述开关节点sw，所述第一分压采样nmos管m_div1的栅极连接所述第六屏蔽电路i6的输出端，所述第一分压采样nmos管m_div1的源极与第二分压采样nmos管m_div2的漏极互连后连接跨导放大器gcs的正向输入端(+)，所述跨导放大器gcs的负向输入端(-)与所述第二分压采样nmos管m_div2的源极均接地，所述第二分压采样nmos管m_div2的栅极连接电源电压端vdd，所述跨导放大器gcs的输出端连接采样节点sum，所述采样节点sum通过第三电阻r3接地。所述采样节点sum连接脉宽调制比较器pwm_comp的正向输入端(+)，所
述脉宽调制比较器pwm_comp的负向输入端(-)连接误差放大器ea的输出端eaout，所述脉宽调制比较器pwm_comp的输出端连接第四与门逻辑电路i4第一输入端，所述第四与门逻辑电路i4第二输入端连接第三屏蔽电路i3的输出端，所述第四与门逻辑电路i4的输出端连接rs锁存器latch的第二输入端r，所述rs锁存器latch的第一输入端s连接时钟电路clk的输出端，所述rs锁存器latch的输出端第一路连接第六屏蔽电路i6的输入端，第二路连接所述第三屏蔽电路i3的输入端。
23.所述误差放大器ea的正向输入端(+)连接参考电压端vref，负向输入端(-)连接反馈电压端fb，输出端第一路连接第一nmos管mn1的源极，第二路通过第一传输门开关s1连接高电平脉宽检测引脚comp，所述第一nmos管mn1的栅极连接下钳位信号端clamp_l，所述第一nmos管mn1的漏极连接电源电压端vdd，第六屏蔽电路i6的输出端通过第二传输门开关s2连接所述高电平脉宽检测引脚comp，测量每个内部时钟周期高电平脉宽即得boost变换器的最小导通时间minton。在所述最小导通时间测试模式下，所述第一传输门开关s1处于关断状态，所述第二传输门开关s2处于开通状态。所述时钟电路clk的输入端连接降频屏蔽电路。所述降频屏蔽电路为第七与门逻辑电路i7，所述第七与门逻辑电路i7的第一输入端连接降频探测端skip_det，第二输入端连接最小导通时间测试信号test_minton(test_mintonb)。
24.本发明提出一种测试boost最小导通时间的方法，通过引入最小导通时间测试模式，还原导通时间通路上的延迟时间，进而与pwm比较器blanking时间一起，共同决定boost的最小导通时间，从而测试出最小导通时间并输出到芯片外部。
25.本发明通过引入最小导通时间测试模式，在开环情况下还原导通时间通路上的延迟时间，进而与pwm比较器blanking时间比较，二者中时间较长者决定boost的最小导通时间，然后输出到comp引脚，从而在开环情况下快速测试出最小导通时间并输出到芯片外部。
26.图1表示了本发明的最小导通时间测试电路，其工作原理如下：当上电初始化完成之后，通过检测fb的第三个上升沿进入最小导通时间测试模式，然后fb就一直保持在逻辑高电平，因此误差放大器输出端一直处于下钳位状态，导致下管电流只要高于最小峰值电流就立马关断。为了保证本设计测试时内部时钟clock频率正常，通过与门i7在最小导通时间测试模式下强制clock不发生降频。
27.m_div1、mdiv2和跨导放大器gcs共同构成下管电流采样电路，当m_div1开启后，通过采样sw处电压，转化为采样电流ics落在r3电阻上在sum处产生压降，sum与eaout电压进行比较，当sum高于eaout时pwm比较器产生main_trip信号通过控制环路关断采样电路。
28.参考图1和图2，最小导通时间具体检测机制如下：
29.1.clock上升沿来临在rs锁存器生成置高信号ls_on：
30.一路ls_on经过下管驱动电路中的ls_gate_sns_blank检测之后生成置高的ls_gate_sns信号，用于开启采样管m_div1，此时认为下管刚好完全开启，此时记为t1；
31.第二路ls_on进入pwm比较器blanking电路(ls-blank模块)，同时lsd blank开始起屏蔽作用，输出的ls_blankb信号在屏蔽时间完成后变高，此时记为t2；
32.2.由于sw处外加电压源vsw》rds_ls*iminpk，一旦ls_gate_sns变高，经过gcs电路延迟时间之后sum点立马高于eaout；
33.3.再经过pwm比较器延迟时间之后pwm比较器翻转使main_trip信号变高；
34.4.main_trip信号变高之后等待ls_blankb时间是否变高，二者取后沿有效，从而决定ls_on是否变低；
35.情况一：如果main_trip信号变高之后，ls_blankb已经变高，则立马将ls_on拉低；
36.情况二：如果main_trip信号变高之后，ls_blankb仍为低，则等待ls_blanking时间结束，直到ls_blankb变高才快速将ls_on拉低；
37.5.ls_on变低之后，由于ls_gate_sns blank只是上升沿单边延迟,下降沿时没有延迟,因此ls_on变低之后ls_gate_sns立马变低，将ls_gate_sns变低时间记为t3；
38.由上述1-5的分析可知，(t3-t1)即为boost的最小导通时间，由于在最小导通时间测试模式下我们将eaout与comp引脚通过开关s1断开，同时将内部信号ls_gate_sns与外部comp引脚通过开关s2相连，因此测量每个内部时钟周期comp引脚的高电平脉宽即为boost的最小导通时间。
39.本发明说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。在此指明，以上叙述有助于本领域技术人员理解本发明创造，但并非限制本发明创造的保护范围。任何没有脱离本发明创造实质内容的对以上叙述的等同替换、修饰改进和/或删繁从简而进行的实施，均落入本发明创造的保护范围。

技术特征：
1.一种boost变换器最小导通时间测试方法，其特征在于，包括引入最小导通时间测试模式，所述最小导通时间测试模式通过还原导通时间通路上的延迟时间将下管导通采样控制信号第一个上升沿时刻设为t1，将下管导通采样控制信号第一个下降沿时刻设为t3，将boost变换器的最小导通时间设为minton，则minton＝t3-t1，所述下管导通采样控制信号第一个上升沿是下管开启信号经过下管驱动电路中的第六屏蔽电路进行上升沿单边延迟后形成，以匹配下管刚好完全开启，所述下管导通采样控制信号第一个下降沿与所述下管开启信号的第一个下降沿同步，所述下管开启信号的第一个下降沿通过下管电流采样电路被关断而形成。2.根据权利要求1所述的boost变换器最小导通时间测试方法，其特征在于，所述下管为nmos管，所述nmos管的栅源互连后接地，所述nmos管的漏极连接开关节点，所述开关节点连接电压源的正极，所述电压源的负极接地，所述开关节点连接所述下管电流采样电路。3.根据权利要求2所述的boost变换器最小导通时间测试方法，其特征在于，所述下管电流采样电路包括第一分压采样nmos管，所述第一分压采样nmos管的漏极连接所述开关节点，所述第一分压采样nmos管的栅极连接所述第六屏蔽电路的输出端，所述第一分压采样nmos管的源极与第二分压采样nmos管的漏极互连后连接跨导放大器的正向输入端，所述跨导放大器的负向输入端与所述第二分压采样nmos管的源极均接地，所述第二分压采样nmos管的栅极连接电源电压端，所述跨导放大器的输出端连接采样节点，所述采样节点通过第三电阻接地。4.根据权利要求2所述的boost变换器最小导通时间测试方法，其特征在于，所述采样节点连接脉宽调制比较器的正向输入端，所述脉宽调制比较器的负向输入端连接误差放大器的输出端，所述脉宽调制比较器的输出端连接第四与门逻辑电路第一输入端，所述第四与门逻辑电路第二输入端连接第三屏蔽电路的输出端，所述第四与门逻辑电路的输出端连接rs锁存器的第二输入端，所述rs锁存器的第一输入端连接时钟电路的输出端，所述rs锁存器的输出端第一路连接第六屏蔽电路的输入端，第二路连接所述第三屏蔽电路的输入端。5.根据权利要求4所述的boost变换器最小导通时间测试方法，其特征在于，所述误差放大器的正向输入端连接参考电压端，负向输入端连接反馈电压端，输出端第一路连接第一nmos管的源极，第二路通过第一传输门开关连接高电平脉宽检测引脚，所述第一nmos管的栅极连接下钳位信号端，所述第一nmos管的漏极连接电源电压端，第六屏蔽电路的输出端通过第二传输门开关连接所述高电平脉宽检测引脚，测量每个内部时钟周期高电平脉宽即得boost变换器的最小导通时间minton。6.根据权利要求5所述的boost变换器最小导通时间测试方法，其特征在于，在所述最小导通时间测试模式下，所述第一传输门开关处于关断状态，所述第二传输门开关处于开通状态。7.根据权利要求4所述的boost变换器最小导通时间测试方法，其特征在于，所述时钟电路的输入端连接降频屏蔽电路。8.根据权利要求7所述的boost变换器最小导通时间测试方法，其特征在于，所述降频屏蔽电路为第七与门逻辑电路，所述第七与门逻辑电路的第一输入端连接降频探测端，第二输入端连接最小导通时间测试信号。

技术总结
一种BOOST变换器最小导通时间测试方法，通过引入最小导通时间测试模式，建立下管电流采样电路，在下管开启信号和下管导通采样控制信号之间设置上升沿单边延迟和下降沿同步的机制，能够有利于在开环情况下还原导通时间通路上的延迟时间，进而与PWM比较器blanking时间比较，二者中时间较长者决定BOOST的最小导通时间，然后输出到COMP引脚，从而在开环情况下快速测试出最小导通时间并输出到芯片外部。下快速测试出最小导通时间并输出到芯片外部。下快速测试出最小导通时间并输出到芯片外部。


技术研发人员：刘阳 于翔
受保护的技术使用者：圣邦微电子（北京）股份有限公司
技术研发日：2021.12.29
技术公布日：2023/7/13