基于氧化物二维电子气晶体管的3DDRAM阵列及其制备方法

基于氧化物二维电子气晶体管的3d dram阵列及其制备方法
技术领域
1.本发明涉及半导体技术领域，具体涉及一种基于氧化物二维电子气晶体管的3d dram阵列及其制备方法。


背景技术：

2.随着半导体行业的小型化、集成化趋势，由于工艺、成本、泄漏、电容、刷新和传感裕度等方面的挑战，dram存储单元在制程上的突破正在逐渐放缓。因此我们迫切需要材料和结构方面的突破，而将2d的平面dram逐渐转向3d堆叠架构。
3.高带宽存储器作为代表性的3d dram主要是通过硅通孔(tsv)技术进行芯片堆叠，但这种3d的封装技术大大提高了成本与工艺复杂性。另一方面，由于存储电容的高深宽比使得dram很高难以分层堆叠，人们考虑将dram单元进行90度翻转并共享图案化，从而实现单片堆叠并简化了制造工艺。但是对存储电容器的需求仍旧限制了3d dram的可扩展性。


技术实现要素：

4.为了解决上述问题，本发明公开一种基于氧化物二维电子气晶体管的3ddram阵列制备方法，其特征在于，包括以下步骤：形成以氧化物异质薄膜界面的二维电子气为沟道的氧化物二维电子气晶体管；将两个氧化物二维电子气晶体管分别作为写晶体管和读晶体管，互连形成2t0c dram单元；利用低k介质实现dram阵列的层间隔离，然后重复单层dram器件的工艺步骤进行dram阵列的堆叠；通过接触孔引出晶体管电极，通过通孔连接各层dram阵列的布线层，为堆叠的各层dram阵列提供电气连接，获得基于氧化物二维电子气晶体管的3d dram阵列。
5.本发明各基于氧化物二维电子气晶体管的3d dram阵列制备方法中，优选为，制备氧化物二维电子气晶体管包括以下步骤：在衬底上形成底层氧化物薄膜；在所述底层氧化物薄膜两侧的衬底上形成源极和漏极，并使其部分覆盖所述底层氧化物薄膜；形成顶层氧化物薄膜，使其覆盖底层氧化物薄膜表面，其中，顶层氧化物薄膜与底层氧化物薄膜在界面处形成二维电子气沟道；金属栅，形成在源极和漏极之间的顶层氧化物薄膜上。
6.本发明的基于氧化物二维电子气晶体管的3d dram阵列制备方法中，优选为，2t0c dram单元中，写晶体管的源极连接读晶体管的栅极，读晶体管的栅极氧化物电容作为存储电容，通过其充放电写入逻辑“1”和“0”，在读写操作过程中，通过监测读晶体管的漏极电流间接评估存储节点的变化；写晶体管的栅极连接到写字线，漏极的连接到写位线，读晶体管的源极连接读字线，漏极连接读位线。
7.本发明的氧化物二维电子气晶体管制备方法中，优选为，所述底层氧化物薄膜为tio2、zno、in2o3、wo3或ga2o3。
8.本发明的氧化物二维电子气晶体管制备方法中，优选为，所述顶层氧化物薄膜为al2o3。
9.本发明还公开一种基于氧化物二维电子气晶体管的3d dram阵列，由多层dram阵
列以低k介质为层间隔离堆叠而成，通过接触孔引出晶体管电极，通过通孔连接各层dram阵列的布线层，为堆叠的各层dram阵列提供电气连接，单层dram阵列由无电容2t0c dram单元构成；无电容2t0cdram单元由分别作为写晶体管和读晶体管的两个氧化物二维电子气晶体管无电容互连而成；其中，氧化物二维电子气晶体管以氧化物异质薄膜界面的二维电子气为沟道。
10.本发明的基于氧化物二维电子气晶体管的3d dram阵列中，优选为，2t0c dram单元中，写晶体管的源极连接读晶体管的栅极，读晶体管的栅极氧化物电容作为存储电容，通过其充放电写入逻辑“1”和“0”，在读写操作过程中，通过监测读晶体管的漏极电流间接评估存储节点的变化；写晶体管的栅极连接到写字线，漏极的连接到写位线，读晶体管的源极连接读字线，漏极连接读位线。
11.本发明的基于氧化物二维电子气晶体管的3d dram阵列中，优选为，所述氧化物二维电子气晶体管包括：衬底；氧化物异质薄膜，包括底层氧化物薄膜和顶层氧化物薄膜，且底层氧化物薄膜表面和顶层氧化物薄膜界面处形成二维电子气沟道；金属栅，形成在所述顶层氧化物薄膜上；源极和漏极，形成在所述金属栅两侧的衬底上。
12.本发明的基于氧化物二维电子气晶体管的3d dram阵列中，优选为，所述底层氧化物薄膜为tio2、zno、in2o3、wo3或ga2o3。
13.本发明的基于氧化物二维电子气晶体管的3d dram阵列中，优选为，所述顶层氧化物薄膜为al2o3。
附图说明
14.图1是在硅衬底上形成沟道图形后的器件结构俯视示意图。
15.图2是在硅衬底上形成沟道图形后的器件结构沿虚线a-a
ˊ
方向截面示意图。
16.图3是形成源/漏电极后的器件结构俯视示意图。
17.图4形成源/漏电极后的器件结构沿虚线a-a
ˊ
方向截面示意图。
18.图5是形成栅介质层后的器件结构沿虚线a-a
ˊ
方向截面示意图。
19.图6是形成栅电极后的器件结构沿虚线a-a
ˊ
方向截面示意图。
20.图7是形成源/漏接触后的器件结构沿虚线a-a
ˊ
方向截面示意图。
21.图8是形成第一层dram金属布线后的器件结构沿虚线a-a
ˊ
方向截面示意图。
22.图9是2t0c dram单元的等效电路示意图。
23.图10是形成层间绝缘介质后的器件结构沿虚线a-a
ˊ
方向截面示意图。
24.图11是多层堆叠的基于氧化物二维电子气晶体管的3d dram阵列的俯视示意图。
25.图12～图14是多层堆叠的基于氧化物二维电子气晶体管的3d dram阵列的沿虚线a-a
ˊ
，b-b
ˊ
和c-c
ˊ
方向截面示意图。
具体实施方式
26.为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出
创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
27.在本发明的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
28.此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。
29.基于氧化物二维电子气晶体管的3d dram阵列制备方法包括以下步骤：
30.单晶体管的制备：
31.步骤s11，在清洗过的高掺si衬底100上通过原子层沉积方法(ald)淀积底层氧化物薄膜tio2101；通过紫外光刻和干法刻蚀工艺，在硅衬底100上形成沟道图形，完成器件隔离，所得结构如图1和图2所示。
32.步骤s12，通过紫外光刻和物理气相沉积(pvd)，溅射ti/au金属，在底层氧化物薄膜tio2101两侧形成源/漏电极102，103，所得结构如图3和图4所示。
33.步骤s13，通过原子层沉积技术，淀积顶层氧化物薄膜al2o3104作为栅介质。并且顶层氧化物薄膜al2o3104与底层氧化物薄膜tio2101上形成界面二维电子气，所得结构如图5所示。2deg晶体管具有极低的泄露电流、高迁移率和超薄的沟道及薄膜厚度等优势，使得存储单元保持时间长、刷新率低、读写速度快，从而有效降低功耗，大大减小了存储单元的占用面积。
34.无电容2t0c dram单元的制备：
35.步骤s14，栅极和写字线的制备：通过紫外光刻和物理气相沉积，溅射au金属，在源/漏电极102，103间的栅介质上形成栅极105，并将同列写晶体管的栅极相连，形成第一层dram的写字线(wwl1)，所得结构如图6所示。
36.步骤s15，接触孔(连接读、写晶体管与互连金属层)的制备：通过等离子增强化学气相沉积(pecvd)技术沉积sio2106；通过紫外光刻和干法刻蚀技术，打开源/漏极上的接触孔，并分别通过pvd和cvd沉积ti/tin和w；进行化学机械抛光(cmp)，形成源/漏接触107,108，所得结构如图7所示。
37.步骤s16，第一层dram金属布线的制备：通过pecvd技术沉积sio2106；通过紫外光刻、干法刻蚀和物理气相沉积技术，沉积金属互连层ti/cu/tin，形成金属布线层，包括写位线wbl1(写晶体管的漏)、读位线rbl1(读晶体管的漏)、读字线rwl1(读晶体管的源)，以及与下层写字线wwl1连接的金属焊盘(pad)，所得结构如图8所示。将写晶体管的源极与读晶体管的栅极相连，实现无电容2t0c dram单元。
38.图9中示出了2t0c dram单元的等效电路。如图9所示，写晶体管的源极连接着读晶体管的栅极，读晶体管的栅极氧化物电容作为存储电容，通过其充放电写入逻辑“1”和“0”。在读写操作过程中，通过监测读晶体管的漏极电流(读位线rbl)间接评估存储节点(读晶体管栅极)的变化。写晶体管的栅极连接到写字线wwbl，漏极的连接到写位线wbl，读晶体管的
源、漏分别连接到读字线rwl、读位线rbl。
39.dram阵列层间隔离的制备：
40.步骤s17，通过pecvd技术沉积sio2106，然后利用化学机械抛光进行平坦化，为第一、第二层dram提供层间绝缘介质进行隔离，所得结构如图10所示。
41.第二层dram的制备：
42.步骤s18，重复s11-s15步制备单层dram器件的工艺步骤，完成第二层dram器件的制备，形成与第二层dram电极连接的接触孔。
43.步骤s19，通过紫外光刻、干法刻蚀，沉积ti/tin和w，然后cmp抛光，形成与第一层dram的金属布线层连接的通孔。
44.第二层dram布线层的制备：
45.步骤s20，通过pecvd技术沉积sio2；通过紫外光刻、干法刻蚀和pvd技术，沉积金属互连层ti/cu/tin，形成第二层dram布线层，包括wbl2、rbl2、rwl2，wwl2，以及与第一层dram互连线连接的金属焊盘。
46.dram阵列层间隔离的制备：
47.步骤s21，通过pecvd沉积sio2，cmp平坦化，为第二、第三层dram提供层间绝缘介质进行隔离。
48.如上所述，重复单层dram器件制备流程，利用通孔连接各层dram的布线层。最终在单片晶圆上完成n层堆叠的基于氧化物二维电子气晶体管的2t0c dram阵列制备。基于氧化物2deg的晶体管具有后端兼容性，允许将其堆叠至外围电路上方，并实现多层dram阵列的3d堆叠。图11中示出了三层堆叠的基于氧化物二维电子气晶体管的2t0c dram阵列。图12～图14分别是沿虚线a-a
ˊ
，b-b
ˊ
和c-c
ˊ
的截面示意图。
49.以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

技术特征：
1.一种基于氧化物二维电子气晶体管的3d dram阵列制备方法，其特征在于，包括以下步骤：形成以氧化物异质薄膜界面的二维电子气为沟道的氧化物二维电子气晶体管；将两个氧化物二维电子气晶体管分别作为写晶体管和读晶体管，互连形成2t0c dram单元；利用低k介质实现dram阵列的层间隔离，然后重复单层dram器件的工艺步骤进行dram阵列的堆叠；通过接触孔引出晶体管电极，通过通孔连接各层dram阵列的布线层，为堆叠的各层dram阵列提供电气连接，获得基于氧化物二维电子气晶体管的3d dram阵列。2.根据权利要求1基于氧化物二维电子气晶体管的3d dram阵列制备方法，其特征在于，制备氧化物二维电子气晶体管包括以下步骤：在衬底上形成底层氧化物薄膜；在所述底层氧化物薄膜两侧的衬底上形成源极和漏极，并使其部分覆盖所述底层氧化物薄膜；形成顶层氧化物薄膜，使其覆盖底层氧化物薄膜表面，其中，顶层氧化物薄膜与底层氧化物薄膜在界面处形成二维电子气沟道；金属栅，形成在源极和漏极之间的顶层氧化物薄膜上。3.根据权利要求1基于氧化物二维电子气晶体管的3d dram阵列制备方法，其特征在于，2t0c dram单元中，写晶体管的源极连接读晶体管的栅极，读晶体管的栅极氧化物电容作为存储电容，通过其充放电写入逻辑“1”和“0”，在读写操作过程中，通过监测读晶体管的漏极电流间接评估存储节点的变化；写晶体管的栅极连接到写字线，漏极的连接到写位线，读晶体管的源极连接读字线，漏极连接读位线。4.根据权利要求2所述的氧化物二维电子气晶体管制备方法，其特征在于，所述底层氧化物薄膜为tio2、zno、in2o3、wo3或ga2o3。5.根据权利要求2所述的氧化物二维电子气晶体管制备方法，其特征在于，所述顶层氧化物薄膜为al2o3。6.一种基于氧化物二维电子气晶体管的3d dram阵列，其特征在于，由多层dram阵列以低k介质为层间隔离堆叠而成，通过接触孔引出晶体管电极，通过通孔连接各层dram阵列的布线层，为堆叠的各层dram阵列提供电气连接，单层dram阵列由无电容2t0c dram单元构成；无电容2t0c dram单元由分别作为写晶体管和读晶体管的两个氧化物二维电子气晶体管无电容互连而成；其中，氧化物二维电子气晶体管以氧化物异质薄膜界面的二维电子气为沟道。7.根据权利要求6所述的基于氧化物二维电子气晶体管的3d dram阵列，其特征在于，2t0c dram单元中，写晶体管的源极连接读晶体管的栅极，读晶体管的栅极氧化物电容作为存储电容，通过其充放电写入逻辑“1”和“0”，在读写操作过程中，通过监测读晶体管的
漏极电流间接评估存储节点的变化；写晶体管的栅极连接到写字线，漏极的连接到写位线，读晶体管的源极连接读字线，漏极连接读位线。8.根据权利要求6所述的基于氧化物二维电子气晶体管的3d dram阵列，其特征在于，所述氧化物二维电子气晶体管包括：衬底；氧化物异质薄膜，包括底层氧化物薄膜和顶层氧化物薄膜，且底层氧化物薄膜表面和顶层氧化物薄膜界面处形成二维电子气沟道；金属栅，形成在所述顶层氧化物薄膜上；源极和漏极，形成在所述金属栅两侧的衬底上。9.根据权利要求8所述的基于氧化物二维电子气晶体管的3d dram阵列，其特征在于，所述底层氧化物薄膜为tio2、zno、in2o3、wo3或ga2o3。10.根据权利要求8所述的基于氧化物二维电子气晶体管的3d dram阵列，其特征在于，所述顶层氧化物薄膜为al2o3。

技术总结
本发明公开一种基于氧化物二维电子气晶体管的3D DRAM阵列及其制备方法。该方法包括以下步骤：形成以氧化物异质薄膜界面的二维电子气为沟道的氧化物二维电子气晶体管；将两个氧化物二维电子气晶体管分别作为写晶体管和读晶体管，互连形成2T0C DRAM单元；利用低K介质实现DRAM阵列的层间隔离，然后重复单层DRAM器件的工艺步骤进行DRAM阵列的堆叠；通过接触孔引出晶体管电极，通过通孔连接各层DRAM阵列的布线层，为堆叠的各层DRAM阵列提供电气连接，获得基于氧化物二维电子气晶体管的3D DRAM阵列。DRAM阵列。DRAM阵列。


技术研发人员：祝心怡 朱颢 孙清清
受保护的技术使用者：复旦大学
技术研发日：2023.04.23
技术公布日：2023/7/12