一种同时干扰多部雷达的实现策略、系统和可读存储介质的制作方法

1.本发明涉及雷达干扰技术领域，具体涉及一种同时干扰多部雷达的实现策略、系统和可读存储介质。


背景技术：

2.传统的单部雷达的收发控制只需考虑单部雷达的信号，继而控制天线收发切换，将干扰信号通过叠加噪声、杂波等形成干扰信号，并控制雷达的收发，相对于多部雷达而言，控制相对简单，所需要的参数解算也较少。随着雷达环境的复杂性渐渐增加，传统的对单部雷达进行干扰已不能满足实际需求，同时对多部雷达进行干扰渐渐成为主流。
3.与单部雷达信号相比，多部雷达信号在时域上有重叠，会导致干扰时序的设计比较难，必须提前知道其时域上的变化趋势，进行预测，再进行准确干扰，如重频跟踪技术。传统方案需要先侦察出多部雷达信号时域上的排列方式，进行重频跟踪，但是实际应用中，由于外部电磁环境复杂，侦察压力大，往往侦察的信息不会那么准，会导致错误引导和干扰效率的低下。


技术实现要素：

4.技术目的：针对上述技术问题，本发明提出了一种同时干扰多部雷达的实现策略、系统和可读存储介质，其能够实现同时对多部雷达进行干扰，保证多部雷达信号的相参性，更加符合真实的雷达环境，而且可兼容单部雷达干扰。
5.技术方案：为实现上述技术目的，本发明采用了如下技术方案：
6.一种同时干扰多部雷达的实现策略，其特征在于，包括步骤：
7.接收多部雷达发出的雷达信号，将所有雷达信号视为一个射频信号，按照时间顺序对所述射频信号进行采集，经过下变频处理得到中频信号，经过模数转换后得到adc数据；
8.对所述adc数据进行处理，得到pdw信息和检波结果，检波结果用于指示雷达信号是否存在；
9.根据所述pdw信息和检波结果，生成用于采样波门和干扰波门；
10.根据采样波门存储有效的adc数据，存储时，结合检波结果判断当前的adc数据是否有效，若有效，存储当前的adc数据，同时存储一路检波的高电平或低电平，用于保证相参；若无效，则重复写入已存储的adc数据；
11.根据干扰波门和检波结果，读取已存储的adc数据，读取出的adc数据经过调制后得到中频干扰信号，并根据干扰波门确定发送干扰信号的时间窗，发出所述中频干扰信号；
12.对中频干扰信号进行上变频和数模转换处理，发出射频干扰信号。
13.优选地，所述实现策略通过设置第一计数器、第二计数器和第三计数器实现检波读取控制和读地址控制，通过检波读取控制读取当前检波结果，通过读地址控制读取已存储的adc数据。
14.优选地，检波读取控制时，第三计数器累加，当第三计数器的计数达到last_addr时，置1重新累加；
15.读地址控制时，若当前检波结果为高电平，第一计数器进行累加，当第一计数器的计数达最终地址last_addr时，置1重新累加，第二计数器不变；
16.若当前检波结果为低电平，第二计数器进行累加，当第二计数器的计数达最终地址last_addr时，置1重新累加，第一计数器不变；
17.其中，所述last_addr表示最终地址的长度，根据射频信号长度或检波长度设置。
18.一种同时干扰多部雷达的实现系统，其特征在于，包括：
19.接收组件，包括微波下变频单元和ad芯片，微波下变频单元用于接收多部雷达发出的射频信号，将所有射频信号视为同一部雷达发出的信号并按照时间顺序进行采集，经过下变频处理得到中频信号，ad芯片用于对中频信号进行模数转换后得到adc数据；
20.数字信号处理板，用于对所述adc数据进行处理，得到pdw信息和检波结果；
21.主控板，用于根据所述pdw信息和检波结果，生成用于采样波门和干扰波门，所述检波结果用于指示雷达信号是否存在；
22.发送组件，包括微波上变频单元和da芯片，微波上变频单元用于对中频干扰信号进行上变频处理，da芯片用于对上变频后的信号进行数模转换处理，得到射频干扰信号并发出；
23.qdr芯片，用于存储信号数据和读取相应地址的数据。
24.其中，所述数字信号板还设有：
25.报文解析模及参数解算模块，用于对主控板发送的报文信息进行解析，并根据解析结果计算干扰参数；
26.数据存储读取控制模块，用于根据所述采样波门、干扰波门、检波结果和干扰参数，控制存储和读取qdr芯片的时序，即：根据采样波门存储有效的adc数据，存储时，结合检波结果判断当前的adc数据是否有效，若有效，存储当前的adc数据，同时存储一路检波的高电平或低电平，用于保证相参；若无效，则向qdr芯片中重复写入已存储的adc数据；根据干扰波门和检波结果，读取qdr芯片中已存储的adc数据，读取出的adc数据经过调制后得到中频干扰信号，并根据干扰波门确定发送干扰信号的时间窗，发出所述中频干扰信号。
27.优选地，所述数字信号板具体包括：
28.adc模数转换模块，用于驱动所述ad芯片，由ad芯片对中频信号处理得到adc数据；
29.数字信道化模块，用于根据所述adc数据，检测出对应的雷达信号的pdw信息；
30.spi发送模块，用于向主控板发送pdw信息；
31.spi接收模块，用于接收主控板发送的报文信息、以及主控板根据所述pdw信息生成的采样波门、干扰波门和检波结果；
32.数模转换模块，用于驱动所述da芯片，用于将所述数据存储读取控制模块输出的有效的adc数据进行数模转换，得到中频干扰信号并输出。
33.优选地，所述系统还包括上位机，用于向主控板发送配置信息，包括控制干扰信号的开始或停止的信息、干扰样式报文，以及用于根据配置和状态信息在上位机的界面上显示各板卡状态。
34.一种可读存储介质，其特征在于，所述可读存储介质上存储有计算机程序，所述计
算机程序被处理器执行时实现所述策略。
35.有益效果：由于采用了上述技术方案，本发明具有如下有益效果：
36.本发明将所有雷达信号按一定时间进行采集和存储，在保证已采集的雷达信号回波相参的情况下将其发送出去，无需对多部雷达信号进行区分，而在没有雷达信号的时域空隙，重复读写存储的雷达信号，便达到干扰的效果，该策略能够实现同时对多部雷达进行干扰，保证多部雷达信号的相参性，更加符合真实的雷达环境，而且可兼容单部雷达干扰。
附图说明
37.图1为本发明一种同时干扰多部雷达的实现系统的结构框图；
38.图2为本发明一种同时干扰多部雷达的实现方法的时序图。
具体实施方式
39.下面结合附图对本发明的实施例作详细的说明。
40.实施例一
41.本实施例提出一种同时干扰多部雷达的实现策略，包括步骤：
42.接收多部雷达发出的雷达信号，将所有雷达信号视为一个射频信号，按照时间顺序对所述射频信号进行采集，雷达信号在时域上重叠的部分，无需做特别处理，经过下变频处理得到中频信号，经过模数转换后得到adc数据；
43.对所述adc数据进行处理，得到pdw信息和检波结果，检波结果用于指示雷达信号是否存在，针对雷达信号重叠的部分，检波结果为高电平；
44.根据所述pdw信息和检波结果，生成用于采样波门和干扰波门；
45.根据采样波门存储有效的adc数据，存储时，结合检波结果判断当前的adc数据是否有效，若有效，存储当前的adc数据，同时存储一路检波的高电平或低电平，用于保证相参；若无效，则重复写入已存储的adc数据；
46.根据干扰波门和检波结果，读取已存储的adc数据，读取出的adc数据经过调制后得到中频干扰信号，并根据干扰波门确定发送干扰信号的时间窗，发出所述中频干扰信号；
47.对中频干扰信号进行上变频和数模转换处理，发出射频干扰信号。
48.具体地，本实施例所述实现策略通过设置第一计数器、第二计数器和第三计数器实现检波读取控制和读地址控制，通过检波读取控制读取当前检波结果，通过读地址控制读取已存储的adc数据。
49.实施例二
50.本实施例提供了一种同时干扰多部雷达的实现系统，能够用于实现实施例一所述策略。本系统主要分为软件部分和硬件部分。具体来看，软件部分主要通过图形化界面下发操作指令参数和接收主控板返回的状态信息，硬件部分分为两个部分：主控板和数字信号处理板，主控板主要负责采样和干扰时序上的控制，数字信号处理板则根据具体的干扰策略，从数字域上处理雷达信号。
51.1、硬件部分
52.图1中，各模块作用如下：
53.上位机：控制干扰信号的开始/停止，传递干扰样式报文；根据配置和状态信息在
界面上显示各板卡状态；
54.主控板：传递报文给数字板；根据数字板的pdw信息给出采样波门、干扰波门和检波；传给上位机状态信息；根据上位机的报文解算出相关样式参数；根据主控板的检波、采样波门存储数据到qdr存储芯片里；根据图2的时序控制从qdr里读出具体的adc数据；通过数模转化模块，驱动外部dac将数字信号，转化为模拟信号量。
55.数字板：根据adc的数字信号量，通过信道化模块测出pdw信息，并通过spi总线传给主控板；
56.adc芯片：采集中频数字信号量，供后续处理；
57.qdr芯片：存储信号数据和读取相应地址的数据；
58.dac芯片：将数字量转化为模拟量；
59.微波下变频单元，将射频信号转化为中频信号；
60.微波上变频单元，将中频信号转化为射频信号。
61.其中，数字板的具体模块作用如下：
62.spi_tx：spi通讯发送模块，遵照spi协议将pdw参数发给主控板解算；
63.spi_rx：spi接收模块，遵照spi协议接收上位机传输的报文；
64.数字信道化：从ad数据里解析出pdw信息；
65.报文解析及参数解算：解析报文，获得干扰所需参数；
66.adc模数转换模块：驱动外部adc进行数据采集；
67.数据存储及读取控制及mig：驱动外部qdr进行存储和读取数据；
68.数模转换模块：驱动外部dac进行模数转换。
69.2、软件部分
70.一般流程为：
71.(1)射频信号由多部雷达信号混合组成，经由微波下变频单元，变频到adc芯片可采集的频段，将模拟信号转化为数字信号；
72.(2)adc芯片将采集到的数字信号送给数字信道化模块，通过信道化测出具体的pdw信息和数字检波(检波结果)，并通过spi总线发送给主控板，pdw信息包括接收到的多部原始雷达信号的频率、脉宽和重周等。主控板由此生成采样波门、干扰波门、检波，其中采样波门代表数字存储单元可以存储信号的时间窗口(但不是里面所有时间都存储信号)，干扰波门则是发送干扰信号的时间窗口，检波则是告知数字存储单元是否此时的adc数据有效。存储时，当检波有效存储adc数据，并单独一路存储检波的高低电平以保证相参；
73.(3)采集到有效的adc数据后，则根据图2的时序图来控制读qdr(四倍数据速率静态随机存取存储器)时序，在对应的时间段读取相应地址，获得相应adc数据，当然前提是上位机发送的报文指令接收到，才进行此步骤；
74.(4)adc数据经过图2处理后，送给dac进行模数转化，通过微波上变频输出射频信号。
75.图2具体实现方式如下：
76.1)主控板发送多部雷达的采样和干扰波门，雷达信号栏不同的标识代表不同雷达的检波；图2中，“雷达信号”的阴影部分是中频雷达信号通过adc采集的数字量、高低电平就是检波；“存储检波”就是在存储信号的同时，将检波也用片上存储器进行存储；“读取检波/
干扰信号”是指从存储器中根据检波时序和干扰时序读出的信号，也就是发出去的干扰信号。
77.2)数字储频模块(qdr)根据采样波门存储所需的数据，记录最终地址last_addr(雷达信号长度，检波长度)，并存储一路检波的高/低电平到bram中；数字板先进行adc数据存储、再根据干扰波门和存储检波读取已存储的adc数据。图2中不同阴影表示不同的雷达信号，但是并不对其进行区分，不需要进行识别，只是将所有雷达信号按一定时间进行采集，并在保证其回波相参的情况下将其发送出去，并将其检波进行存储；并且在没有雷达信号的时域空隙，重复读写存储的雷达信号，以达到干扰的效果。当读写时，在检波为高时候按顺序循环读取雷达信号，当检波为低时，也是循环读写雷达信号。
78.3)接收到干扰波门后，设计计数器2(第三计数器)控制检波地址来获得当前检波，并设计两个计数器控制读地址的变化，记为计数器0(第二计数器)(对应图2中，读取检波/干扰信号的实线部分)，计数器1(第一计数器)(对应图2中，读取检波/干扰信号的虚线部分)。
79.具体地，检波读取控制是为了跟信号做对齐，保证不会采集到噪声，检波读取控制时：计数器2累加，其值达到last_addr(雷达信号长度，检波长度)时，置1重新累加；
80.读地址控制时，在检波高电平时选择计数器1，检波低电平选择计数器0，即：
81.当前检波为高电平，计数器1进行累加，若计数到last_addr(雷达信号长度，检波长度)，则从1开始重新计数，计数器0保持不变；
82.当前检波为低电平，计数器0进行累加，若计数到last_addr(雷达信号长度，检波长度)，则从1开始重新计数，计数器1保持不变；
83.在读地址给出后，数字储频模块(qdr)给出对应数据给后级调制模块。
84.以上显示和描述了本发明的基本原理、主要特征和优点。本行业的技术人员应该了解，上述实施例不以任何形式限制本发明，凡采用等同替换或等效变换的方式所获得的技术方案，均落在本发明的保护范围内。

技术特征：
1.一种同时干扰多部雷达的实现策略，其特征在于，包括步骤：接收多部雷达发出的雷达信号，将所有雷达信号视为一个射频信号，按照时间顺序对所述射频信号进行采集，经过下变频处理得到中频信号，经过模数转换后得到adc数据；对所述adc数据进行处理，得到pdw信息和检波结果，检波结果用于指示雷达信号是否存在；根据所述pdw信息和检波结果，生成用于采样波门、干扰波门和检波信号；根据采样波门存储有效的adc数据，存储时，结合检波结果判断当前的adc数据是否有效，若有效，存储当前的adc数据，同时存储一路检波的高电平或低电平，用于保证相参；若无效，则重复写入已存储的adc数据；根据干扰波门和检波结果，读取已存储的adc数据，读取出的adc数据经过调制后得到中频干扰信号，并根据干扰波门确定发送干扰信号的时间窗，发出所述中频干扰信号；对中频干扰信号进行上变频和数模转换处理，发出射频干扰信号。2.根据权利要求1所述的一种同时干扰多部雷达的实现策略，其特征在于：所述实现策略通过设置第一计数器、第二计数器和第三计数器实现检波读取控制和读地址控制，通过读地址控制读取已存储的adc数据。3.根据权利要求2所述的一种同时干扰多部雷达的实现策略，其特征在于：检波读取控制时，第三计数器累加，当第三计数器的计数达到last_addr时，置1重新累加；读地址控制时，若当前检波结果为高电平，第一计数器进行累加，当第一计数器的计数达最终地址last_addr时，置1重新累加，第二计数器不变；若当前检波结果为低电平，第二计数器进行累加，当第二计数器的计数达最终地址last_addr时，置1重新累加，第一计数器不变；其中，所述last_addr表示最终地址的长度，根据射频信号长度或检波长度设置。4.一种同时干扰多部雷达的实现系统，其特征在于，包括：接收组件，包括微波下变频单元和ad芯片，微波下变频单元用于接收多部雷达发出的射频信号，将所有射频信号视为同一部雷达发出的信号并按照时间顺序进行采集，经过下变频处理得到中频信号，ad芯片用于对中频信号进行模数转换后得到adc数据；数字信号处理板，用于对所述adc数据进行处理，得到pdw信息和检波结果；主控板，用于根据所述pdw信息和检波结果，生成用于采样波门和干扰波门，所述检波结果用于指示雷达信号是否存在；发送组件，包括微波上变频单元和da芯片，微波上变频单元用于对中频干扰信号进行上变频处理，da芯片用于对上变频后的信号进行数模转换处理，得到射频干扰信号并发出；qdr芯片，用于存储信号数据和读取相应地址的数据。其中，所述数字信号板还设有：报文解析模及参数解算模块，用于对主控板发送的报文信息进行解析，并根据解析结果计算干扰参数；数据存储读取控制模块，用于根据所述采样波门、干扰波门、检波结果和干扰参数，控制存储和读取qdr芯片的时序，即：根据采样波门存储有效的adc数据，存储时，结合检波结果判断当前的adc数据是否有效，若有效，存储当前的adc数据，同时存储一路检波的高电平
或低电平，用于保证相参；若无效，则向qdr芯片中重复写入已存储的adc数据；根据干扰波门和检波结果，读取qdr芯片中已存储的adc数据，读取出的adc数据经过调制后得到中频干扰信号，并根据干扰波门确定发送干扰信号的时间窗，发出所述中频干扰信号。5.根据权利要求4所述的同时干扰多部雷达的实现系统，其特征在于：所述数字信号板具体包括：adc模数转换模块，用于驱动所述ad芯片，由ad芯片对中频信号处理得到adc数据；数字信道化模块，用于根据所述adc数据，检测出对应的雷达信号的pdw信息；spi发送模块，用于向主控板发送pdw信息；spi接收模块，用于接收主控板发送的报文信息、以及主控板根据所述pdw信息生成的采样波门、干扰波门和检波结果；数模转换模块，用于驱动所述da芯片，用于将所述数据存储读取控制模块输出的有效的adc数据进行数模转换，得到中频干扰信号并输出。6.根据权利要求4所述的同时干扰多部雷达的实现系统，其特征在于：所述系统还包括上位机，用于向主控板发送配置信息，包括控制干扰信号的开始或停止的信息、干扰样式报文，以及用于根据配置和状态信息在上位机的界面上显示各板卡状态。7.一种可读存储介质，其特征在于，所述可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至3中任一项所述策略。

技术总结
本发明公开了一种同时干扰多部雷达的实现策略、系统和可读存储介质，所述策略包括：接收多部雷达发出的雷达信号，将所有雷达信号视为一个射频信号，按照时间顺序对所述射频信号进行采集，经过下变频和模数转换得到ADC数据；对ADC数据进行处理，得到PDW信息和检波结果；根据所述PDW信息生成采样波门和干扰波门；根据采样波门确定对ADC数据进行存储的时间窗口，结合检波结果存储ADC数据；根据干扰波门和检波结果读取已存储的ADC数据，经过调制得到中频干扰信号；对中频干扰信号进行上变频和数模转换处理，得到并发出射频干扰信号。本发明能够同时对多部雷达进行干扰，保证多部雷达信号的相参性，更加符合真实的雷达环境。更加符合真实的雷达环境。更加符合真实的雷达环境。


技术研发人员：李晃 李继锋 朱文明 江磊
受保护的技术使用者：扬州宇安电子科技有限公司
技术研发日：2023.04.18
技术公布日：2023/7/12