供电控制电路及固态硬盘的制作方法

1.本实用新型涉及芯片供电技术领域，特别涉及一种供电控制电路及固态硬盘。


背景技术：

2.现有处理芯片，内部具有多路工作电压，为确保芯片能可靠的工作，各路工作电压的上下电通常都要遵循一定时序，否则在产品使用时可能会出现上电阶段的电流过大、器件启动异常以及对芯片造成不可逆的损坏。
3.现有技术中，为实现上下电的时序，通常采用pmic(power management ic，集成电源管理电路)电源芯片进行驱动，但该电源芯片通常只满足对芯片的上电需求，且在需要对芯片进行老化验证时，无法实现对芯片的的拉偏测试，功能较为单一。


技术实现要素：

4.本实用新型提供一种供电控制电路及固态硬盘，旨在解决现有技术中无法同时满足电压的拉偏，以及上下电时序控制需求的问题。
5.为实现上述目的，本实用新型第一方面提出一种供电控制电路，包括延时单元、控制单元、至少两个电压转换单元和至少一个阻值调节单元；其中，
6.所述延时单元的输入端电连接电源，输出端电连接所述控制单元，所述延时单元用于延缓其输出端的电压变化速度；
7.所述控制单元电连接各个所述电压转换单元的使能端，用于在所述延时单元的输出端电压的上升过程中，按顺序陆续控制各个电压转换单元启动工作，以及在所述延时单元的输出端电压的下降过程中，按顺序陆续控制各个电压转换单元停止工作；
8.各个所述电压转换单元的输入端电连接电源，各个所述电压转换单元的输出端分别电连接不同的供电输出端，至少一个电压转换单元的取样端电连接所述阻值调节单元，所述阻值调节单元用于调节所述取样端的分压占比。
9.在一些实施例中，所述控制单元包括多个子控制单元，各个所述子控制单元与各个所述电压转换单元一一对应，所述子控制单元电连接于对应的电压转换单元的使能端与所述延时单元的输出端之间，各个所述子控制单元分别在所述延时单元的输出电压达到各自的电压阈值时，输出信号控制对应的电压转换单元启动工作；各个所述子控制单元的电压阈值大小均不同。
10.在一些实施例中，所述子控制单元均包括电压比较器，所述电压比较器的v+引脚电连接所述延时单元的输出端，v-引脚接收电源提供的参考电压，输出引脚电连接对应的电压转换单元的使能端；其中，各个所述电压比较器的v-引脚的参考电压大小均不同。
11.在一些实施例中，所述阻值调节单元包括档位切换开关和下拉单元，所述下拉单元具有多个不同下拉阻值的档位，所述档位切换开关电连接在所述取样端与所述下拉单元之间，用于切换选择所述下拉单元的档位。
12.在一些实施例中，所述下拉单元至少包括标准档位电阻、拉低档位电阻和拉高档
位电阻；所述档位切换开关为跳帽调节开关，包括第一跳线脚、第二跳线脚、第三跳线脚和与所述取样端电连接的跳线帽，所述第一跳线脚经所述标准档位电阻接地，所述第二跳线脚经所述拉低档位电阻接地，所述第三跳线脚经所述拉高档位电阻接地。
13.在一些实施例中，所述延时单元包括第一电阻以及第一电容，所述第一电阻的一端为所述延时单元的输入端，所述第一电阻的另一端为所述延时单元的输出端，且所述第一电阻的另一端经所述第一电容接地。
14.在一些实施例中，所述至少两个电压转换单元包括第一电压转换单元和第二电压转换单元，第二电压转换单元的取样端电连接所述阻值调节单元；
15.所述第一电压转换单元包括ldo芯片、第一上拉电阻、第一分压电阻和第二分压电阻，所述ldo芯片的使能脚为所述第一电压转换单元的使能端，所述ldo芯片的输入脚经所述第一上拉电阻电连接电源，所述ldo芯片的输出脚电连接所述第一电压转换单元的输出端，所述ldo芯片的取样脚为所述第一电压转换单元的取样端，且所述ldo芯片的输出脚经所述第一分压电阻电连接其取样脚，所述ldo芯片的取样脚经所述第二分压电阻接地；
16.所述第二电压转换单元包括dc-dc芯片、第二上拉电阻和第三分压电阻，所述dc-dc芯片的使能脚为所述第二电压转换单元的使能端，所述dc-dc芯片的输入脚经所述第二上拉电阻电连接电源，所述dc-dc芯片的输出脚电连接所述第二电压转换单元的输出端，所述dc-dc芯片的取样脚为所述第二电压转换单元的取样端，且所述dc-dc芯片的输出脚经所述第三分压电阻电连接其取样脚。
17.在一些实施例中，所述第二电压转换单元还包括滤波电感和滤波电容，所述滤波电感的一端电连接于所述dc-dc芯片的输出脚，另一端电连接于所述供电输出端，所述滤波电容与所述第三分压电阻并联连接。
18.在一些实施例中，所述电压转换单元的输出端接有滤波电路，用于滤除杂波。
19.本实用新型第二方面提供一种固态硬盘，所述固态硬盘包括如上所述的供电控制电路。
20.与现有技术相比，本实用新型技术方案具有如下有益效果：
21.(1)本实用新型提供的供电控制电路包括延时单元，延时单元用于延缓其输出端的电压变化速度，即与延时单元的输出端电连接的控制单元会在不同时间点接收到不同的输入电压，进而，在控制单元中，当输入电压上升达到一定电压阈值时，控制单元即可使能与之对应的电压转换单元启动工作，输出供电电压；或者在输入电压下降低于电压阈值时，切断使能，与之对应的电压转换单元停止工作。以此，通过简单的电路设计达到了不同供电电路的上下电时序控制。
22.(2)本实用新型提供的供电控制电路还包括至少一个阻值调节单元，阻值调节单元用于调节电压转换单元的取样端的分压占比，其中，电压转换单元基于不同的分压占比可进一步调节其输出电压。以此形成对输出的供电电压的闭环调节，在实际应用过程中，用户可通过调节阻值调节单元接入的阻值大小，并最终调节的供电电压的大小。
附图说明
23.图1为本实用新型一实施例中供电控制电路的模块示意图一；
24.图2为本实用新型一实施例中供电控制电路的模块示意图二；
25.图3为本实用新型一实施例中供电控制电路的电路结构示意图。
具体实施方式
26.下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
27.需要说明，本实用新型实施例中所有方向性指示(诸如上、下、左、右、前、后
……
)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
28.还需要说明的是，当元件被称为“固定于”或“设置于”另一个元件上时，它可以直接在另一个元件上或者可能同时存在居中元件。当一个元件被称为是“连接”另一个元件，它可以是直接连接另一个元件或者可能同时存在居中元件。
29.另外，在本实用新型中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本实用新型要求的保护范围之内。
30.参阅图1-图3所示，本实用新型提出一种供电控制电路，包括延时单元10、控制单元20、至少两个电压转换单元(附图所示包括第一电压转换单元310和第二电压转换单元320)和至少一个阻值调节单元40；其中，
31.延时单元10的输入端电连接电源，输出端电连接控制单元20，延时单元10用于延缓其输出端的电压变化速度；
32.控制单元20电连接各个电压转换单元的使能端，用于在延时单元10的输出端电压的上升过程中，按顺序陆续控制各个电压转换单元启动工作，以及在延时单元10的输出端电压的下降过程中，按顺序陆续控制各个电压转换单元停止工作；
33.各个电压转换单元的输入端电连接电源，各个电压转换单元的输出端分别电连接不同的供电输出端，至少一个电压转换单元的取样端电连接阻值调节单元40，阻值调节单元40用于调节取样端的分压占比。
34.本实用新型提供的技术方案，电压转换单元电连接电源，用于转换生成供电电压。其中，一个电压转换单元表示具有一路供电电路，基于现有技术中处理芯片通常具有多路工作电压的实际情况，本实用新型技术方案设置有至少两个电压转换单元，用于提供两组不同的供电电压。
35.其次，设有延时单元10和与延时单元10输出端电连接的控制单元20，控制单元20的输出端连接电压转换单元的使能端。其中，延时单元10具有延缓其输出端的电压变化速度的作用，即与延时单元10的输出端电连接的控制单元20会在不同时间节点接收到不同的输入电压，进而控制单元20可基于不同时间节点的不同输入电压控制不同电压转换单元启动或停止工作，达到对多路供电电路的上下电时序控制。
36.此外，还设有阻值调节单元40，顾名思义，阻值调节单元40即可变换不同大小的阻值，用户可基于实际需求自由选择。阻值调节单元40通过调节阻值大小调节电压转换单元的取样端的分压占比，进而在闭环调节中，进一步调节电压转换单元的输出端电压以满足实际使用需求，如适用需要不同供电电压的偏压测试作业。
37.综上，本技术提供的供电控制电路，不仅能够满足不同供电电路的上下电时序控制，而且通过电路结构设计，还可以控制不同供电电路的不同电压输出，满足供电控制电路如进行偏压测试作业等的实际使用需求。
38.参阅图2、图3所示，在一些实施例中，控制单元20包括多个子控制单元(附图所示包括第一子控制单元210和第二子控制单元220)，各个子控制单元与各个电压转换单元一一对应，子控制单元电连接于对应的电压转换单元的使能端与延时单元10的输出端之间，各个子控制单元分别在延时单元10的输出电压达到各自的电压阈值时，输出信号控制对应的电压转换单元启动工作；各个子控制单元的电压阈值大小均不同。
39.本实施例中，子控制单元电连接于对应的电压转换单元的使能端与延时单元10的输出端之间，以使各子控制单元在同一时间点所接收到的输入电压是相同的，而各子控制单元设置有不同的电压阈值，各子控制单元输入电压在与各电压阈值比较后，满足预设条件下，可相应控制与之对应的电压转换单元的工作状态。
40.在一些实施例中，子控制单元均包括电压比较器，电压比较器的v+引脚电连接延时单元10的输出端，v-引脚接收电源提供的参考电压，输出引脚电连接对应的电压转换单元的使能端；其中，各个电压比较器的v-引脚的参考电压大小均不同。
41.本实施例中，电源给电压比较器的v-引脚提供参考电压，在一些实施方式中，各电压比较器的v-引脚电连接于电源同一输出端，在各电压比较器的v-引脚与电源输出端之间设置不同的分压模块，以供各电压比较器的v-引脚接收不同大小的参考电压(即通过v-引脚提供电压阈值)。
42.示例性的，至少两路电压转换单元包括第一电压转换单元310和第二电压转换单元320，子控制单元包括输出端与第一电压转换单元310电连接的第一电压比较器u1，以及输出端与第二电压转换单元320电连接的第二电压比较器u3。其中，第一电压比较器u1的v-引脚提供第一电压阈值，第二电压比较器u3的v-引脚提供第二电压阈值。在上电过程中，延时单元10输出端的电压从0开始上升，在达到第一电压阈值时，第一电压比较器u1使能控制第一电压转换单元310启动工作，输出第一供电电压，而延时单元10输出端的电压会继续上升，并在达到第二电压阈值时，第二电压比较器u3使能控制第二电压转换单元320启动工作，输出第二供电电压。因为延时单元10输出端的电压从第一电压阈值变换到第二电压阈值会有一定的时间间隔，以此形成不同的上电时序控制。进一步在下电时，延时单元10输出端的电压会从最大值逐渐减小至0，在延时单元10输出端的电压下降至第二电压阈值时，第二电压比较器u3停止对第二电压转换单元320使能，第二电压转换单元320停止工作，并在延时单元10输出端的电压继续下降至第一电压阈值以下时，第一电压比较器u1停止对第一电压转换单元310的使能，第一电压转换单元310停止工作，以此形成不同的下电时序控制。
43.在一些实施例中，阻值调节单元40包括档位切换开关k和下拉单元，下拉单元具有多个不同下拉阻值的档位，档位切换开关k电连接在取样端与下拉单元之间，用于切换选择下拉单元的档位。
44.进一步地，下拉单元至少包括标准档位电阻r8、拉低档位电阻r7和拉高档位电阻r9；档位切换开关k为跳帽调节开关，包括第一跳线脚、第二跳线脚、第三跳线脚和与取样端电连接的跳线帽，第一跳线脚经标准档位电阻r8接地，第二跳线脚经拉低档位电阻r7接地，第三跳线脚经拉高档位电阻r9接地。
45.本实施例中，通过跳线帽与不同跳线脚的连接进而实现取样端与不同档位电阻的电路通路，达到调节取样端分压占比的目的。可以理解的，在接入标准档位电阻r8时，电压转换单元输出端的输出电压为正常工作电压；在接入拉低档位电阻r7时，电压转换单元输出端的输出电压相较于正常工作电压的大小偏低；在接入拉高档位电阻r9时，电压转换单元输出端的输出电压相较于正常工作电压的大小偏高。进而通过阻值调节单元40满足如进行拉偏测试作业的实际应用需求。
46.在一些实施例中，延时单元10包括第一电阻r1以及第一电容c1，第一电阻r1的一端为延时单元10的输入端，第一电阻r1的另一端为延时单元10的输出端，且第一电阻r1的另一端经第一电容c1接地。
47.本实施例中，通过第一电阻r1以及第一电容c1构成简易的rc延时电路，rc延时的过程就是第一电容c1的充放电的过程，根据电容充放电公式：
48.vt＝v0+(v1-v0)*[1一exp(一t/r*c)]
[0049]
其中，v0为电容上的初始电压值，v1为电容最终可充到或放到的电压值，vt为t时刻电容上的电压值，r*c为rc延时电路的时间常数。可以通过配置rc延时电路的输入电压、第一电阻r1和第一电容c1这三个可变量中的任意两个，即可计算rc延时电路中另外一个的参数。
[0050]
在一些实施例中，至少两个电压转换单元包括第一电压转换单元310和第二电压转换单元320，第二电压转换单元320的取样端电连接阻值调节单元40。
[0051]
第一电压转换单元310包括ldo芯片u2、第一上拉电阻r2、第一分压电阻r3和第二分压电阻r4，ldo芯片u2的使能脚为第一电压转换单元310的使能端，ldo芯片u2的输入脚经第一上拉电阻r2电连接电源，ldo芯片u2的输出脚电连接第一电压转换单元310的输出端，ldo芯片u2的取样脚为第一电压转换单元310的取样端，且ldo芯片u2的输出脚经第一分压电阻r3电连接其取样脚，ldo芯片u2的取样脚经第二分压电阻r4接地。
[0052]
第二电压转换单元320包括dc-dc芯片u4、第二上拉电阻r5和第三分压电阻r6，dc-dc芯片u4的使能脚为第二电压转换单元320的使能端，dc-dc芯片u4的输入脚经第二上拉电阻r5电连接电源，dc-dc芯片u4的输出脚电连接第二电压转换单元320的出端，dc-dc芯片u4的取样脚为第二电压转换单元320的取样端，且dc-dc芯片u4的输出脚经第三分压电阻r6电连接其取样脚。
[0053]
本实施例中，仅于第二电压转换单元320的取样端电连接阻值调节单元40，且第一电压转换单元310采用ldo芯片u2，第二电压转换单元320采用dc-dc芯片u4。其中，ldo芯片u2通常用于输入输出压差较小的电路，结合第一分压电阻r3和第二分压电阻r4的反馈调节，第一电压转换单元310输出稳定电压。
[0054]
基于电路结构设计，第一电压转换单元310的工作过程为：第一电压比较器u1对ldo芯片u2使能，ldo芯片u2启动工作，电源电压经ldo芯片u2的输入脚输入，并经ldo芯片u2转换后由输出脚输出至第一电压转换单元310的输出端，并且ldo芯片u2的取样脚通过对第
二分压电阻r4的电压取样，可反馈调节ldo芯片u2的输出。
[0055]
同理，第二电压转换单元320的工作过程为：第二电压比较器u3对dc-dc芯片u4使能，dc-dc芯片u4启动工作，电源电压经dc-dc芯片u4的输入脚输入，并经dc-dc芯片u4转换后由输出脚输出至第一电压转换单元310的输出端，并且dc-dc芯片u4的取样脚通过对阻值调节单元40的电压取样，可反馈调节dc-dc芯片u4的输出。
[0056]
在一些实施例中，第二电压转换单元320还包括滤波电感l1和滤波电容c2，滤波电感l1的一端电连接于dc-dc芯片u4的输出脚，另一端电连接于第二电压转换单元320的输出端，滤波电容c2与第三分压电阻r6并联连接。
[0057]
在一些实施例中，电压转换单元的输出端接有滤波电路，包括在其输出端设有的电容，电容设有多个用于过滤输出杂波，形成稳定输出。
[0058]
下面以对lpddr5芯片的供电控制作具体说明。
[0059]
lpddr全称low power double data rate，是美国jedec固态技术协会面向低功耗内存而制定的通信标准，以低功耗和小体积著称，专门用于移电子产品，简称“低功耗内存”。而lpddr5就是最新的标准，lpddr5内部有三组电压：vdd1、vdd2和vddq；在对lpddr5芯片进行老化验证时，主要是对vddq进行拉偏测试。结合具体需求，提出一种适用于lpddr5芯片拉偏测试的上下电时序电路，主要针对vdd2和vddq这两供电电路，其结构具体参阅图3所示包括：
[0060]
rc延时单元10，包括第一电阻r1和第一电容c1，其中，第一电阻r1的阻值为1k，电容c1的容值为10uf，其连接结构可参照上述rc延时单元10设置。第一电阻r1一端的输入电压为1.8v。
[0061]
r*c＝r2*c1＝1000
×
0.01＝10ms
[0062]
即rc延时单元10对后续电路从电压0升至电压1.8v需要10ms。
[0063]
控制单元20，包括第一电压比较器u1和第二电压比较器u3，第一电压比较器u1和第二电压比较器u3的v+引脚均接于rc延时单元10的输出端，v-引脚均接电源，电源的输出电压为3.3v，其中，在电源与各电压比较器的v-引脚之间均接有分压模块，以使，第一电压比较器u1的v-引脚能够提供1.1v的参考电压，第二电压比较器u3的v-引脚能够提供1.7v的参考电压。
[0064]
电压转换单元，包括第一电压转换单元310和第二电压转换单元320，其中，第一电压转换单元310与第二电压转换单元320的电路结构参照上述电路结构进行设置，在此不再赘述，ldo芯片u2和dc-dc芯片u4的输入电压为3.3v，dc-dc芯片u4的取样脚连接阻值调节单元40，第一分压电阻r3的阻值为30ω，第二分压电阻r4的阻值为100ω，第三分压电阻r6的阻值为300ω，标准档位电阻r8的阻值为1.5k、拉低档位电阻r7的阻值为1.2k和拉高档位电阻r9的阻值为1k。
[0065]
可以理解的，第一电压转换单元310所在供电电路为vdd2供电电路，第二电压转换单元320所在供电电路为vddq供电电路。
[0066]
依据电压输出公式vout＝k*(1+ra/rb)，计算得到vdd2的供电电压：
[0067][0068]
k＝0.8为基于ldo稳芯片u2确定的常数值，vdd2＝1.05v为lpddr5芯片中vdd2供电
电路的正常供电电压。
[0069]
而依据电压输出公式vout＝k*(1+ra/rb)，计算可得到三组vddq的供电电压：
[0070][0071][0072][0073]
其中，k＝0.4为基于dc-dc芯片u4确定的常数值；vddq1＝0.48v为拉低测试电压，vddq2＝0.5v为正常工作电压，vddq3＝0.52v为拉高测试电压。
[0074]
因此，针对lpddr5芯片的供电控制，其工作原理为：首先，上电开机1.8v电压由电源提供，1.8v通过rc延时单元10充电，当第一电压比较器u1和第二电压比较器u3中的v+端电压达到1.1v时，ldo芯片u2使能管脚被拉高，vdd2正常输出1.05v给vdd2供电，1.05v电压大小由第一分压电阻r3和第二分压电阻r4决定。当第一电压比较器u1和第二电压比较器u3中的v+端达到1.7v时，dc-dc芯片u4使能管脚被拉高，在dc-dc芯片u4的取样脚接标准档位电阻r8时正常输出0.5v给vddq供电，由此实现顺序上电。同理，dc-dc芯片u4的取样脚还可接拉低档位电阻r7和拉高档位电阻r9，通过跳帽实现电压的切换，分别拉高到0.52v的电压输出，或者拉低到0.48v的电压输出。
[0075]
当给芯片掉电时，rc延时单元10的输出电压先下到1.7v以下，第二电压比较器u3的v+端电压低于v-端电压，dc-dc芯片u4停止工作，vddq先断电。rc延时电路的输出端电压继续降低，当将到1.1v以下时，第一电压比较器u1的v+端电压低于v-端电压，ldo芯片u2停止工作，vdd2掉电，从而实现顺序掉电。
[0076]
本实用新型进一步提出一种固态硬盘，该固态硬盘包括供电控制电路，该供电控制电路的具体结构参照上述实施例，由于本固态硬盘采用了上述供电控制电路所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。
[0077]
以上所述的仅为本实用新型的部分或优选实施例，无论是文字还是附图都不能因此限制本实用新型保护的范围，凡是在与本实用新型一个整体的构思下，利用本实用新型说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本实用新型保护的范围内。

技术特征：
1.一种供电控制电路，其特征在于，包括延时单元、控制单元、至少两个电压转换单元和至少一个阻值调节单元；其中，所述延时单元的输入端电连接电源，输出端电连接所述控制单元，所述延时单元用于延缓其输出端的电压变化速度；所述控制单元电连接各个所述电压转换单元的使能端，用于在所述延时单元的输出端电压的上升过程中，按顺序陆续控制各个电压转换单元启动工作，以及在所述延时单元的输出端电压的下降过程中，按顺序陆续控制各个电压转换单元停止工作；各个所述电压转换单元的输入端电连接电源，各个所述电压转换单元的输出端分别电连接不同的供电输出端，至少一个电压转换单元的取样端电连接所述阻值调节单元，所述阻值调节单元用于调节所述取样端的分压占比。2.根据权利要求1所述的供电控制电路，其特征在于，所述控制单元包括多个子控制单元，各个所述子控制单元与各个所述电压转换单元一一对应，所述子控制单元电连接于对应的电压转换单元的使能端与所述延时单元的输出端之间，各个所述子控制单元分别在所述延时单元的输出电压达到各自的电压阈值时，输出信号控制对应的电压转换单元启动工作；各个所述子控制单元的电压阈值大小均不同。3.根据权利要求2所述的供电控制电路，其特征在于，所述子控制单元均包括电压比较器，所述电压比较器的v+引脚电连接所述延时单元的输出端，v-引脚接收电源提供的参考电压，输出引脚电连接对应的电压转换单元的使能端；其中，各个所述电压比较器的v-引脚的参考电压大小均不同。4.根据权利要求1所述的供电控制电路，其特征在于，所述阻值调节单元包括档位切换开关和下拉单元，所述下拉单元具有多个不同下拉阻值的档位，所述档位切换开关电连接在所述取样端与所述下拉单元之间，用于切换选择所述下拉单元的档位。5.根据权利要求4所述的供电控制电路，其特征在于，所述下拉单元至少包括标准档位电阻、拉低档位电阻和拉高档位电阻；所述档位切换开关为跳帽调节开关，包括第一跳线脚、第二跳线脚、第三跳线脚和与所述取样端电连接的跳线帽，所述第一跳线脚经所述标准档位电阻接地，所述第二跳线脚经所述拉低档位电阻接地，所述第三跳线脚经所述拉高档位电阻接地。6.根据权利要求1所述的供电控制电路，其特征在于，所述延时单元包括第一电阻以及第一电容，所述第一电阻的一端为所述延时单元的输入端，所述第一电阻的另一端为所述延时单元的输出端，且所述第一电阻的另一端经所述第一电容接地。7.根据权利要求1所述的供电控制电路，其特征在于，所述至少两个电压转换单元包括第一电压转换单元和第二电压转换单元，第二电压转换单元的取样端电连接所述阻值调节单元；所述第一电压转换单元包括ldo芯片、第一上拉电阻、第一分压电阻和第二分压电阻，所述ldo芯片的使能脚为所述第一电压转换单元的使能端，所述ldo芯片的输入脚经所述第一上拉电阻电连接电源，所述ldo芯片的输出脚电连接所述第一电压转换单元的输出端，所述ldo芯片的取样脚为所述第一电压转换单元的取样端，且所述ldo芯片的输出脚经所述第一分压电阻电连接其取样脚，所述ldo芯片的取样脚经所述第二分压电阻接地；所述第二电压转换单元包括dc-dc芯片、第二上拉电阻和第三分压电阻，所述dc-dc芯
片的使能脚为所述第二电压转换单元的使能端，所述dc-dc芯片的输入脚经所述第二上拉电阻电连接电源，所述dc-dc芯片的输出脚电连接所述第二电压转换单元的输出端，所述dc-dc芯片的取样脚为所述第二电压转换单元的取样端，且所述dc-dc芯片的输出脚经所述第三分压电阻电连接其取样脚。8.根据权利要求7所述的供电控制电路，其特征在于，所述第二电压转换单元还包括滤波电感和滤波电容，所述滤波电感的一端电连接于所述dc-dc芯片的输出脚，另一端电连接于所述供电输出端，所述滤波电容与所述第三分压电阻并联连接。9.根据权利要求1所述的供电控制电路，其特征在于，所述电压转换单元的输出端接有滤波电路，用于滤除杂波。10.一种固态硬盘，其特征在于，所述固态硬盘包括如权利要求1-9任一项所述的供电控制电路。

技术总结
本实用新型公开一种供电控制电路及固态硬盘，供电控制电路包括延时单元、控制单元、至少两个电压转换单元和至少一个阻值调节单元。延时单元的输入端电连接电源，输出端电连接控制单元，延时单元用于延缓其输出端的电压变化速度；控制单元电连接各个电压转换单元的使能端，用于在延时单元的输出端电压的上升(或下降)过程中，按顺序陆续控制各个电压转换单元启动(或停止)工作；各个电压转换单元的输入端电连接电源，输出端分别电连接不同的供电输出端，至少一个电压转换单元的取样端电连接阻值调节单元，阻值调节单元用于调节取样端的分压占比。本实用新型技术方案能够对多供电输出端实现上下电时序控制，并能实现各供电电路的偏压测试功能。压测试功能。压测试功能。


技术研发人员：孙成思 李振华 刘冲
受保护的技术使用者：深圳佰维存储科技股份有限公司
技术研发日：2022.11.29
技术公布日：2023/7/14