隔离放大器及电子设备的制作方法

1.本发明涉及电子器件技术领域，尤其涉及一种隔离放大器及电子设备。


背景技术：

2.隔离放大器，是一种能够在电气隔离的两个电压域之间进行电流模拟信号采集及放大输出的器件，能够为电子设备提供电气绝缘，隔离地回路和隔离噪声，提高抗干扰能力。
3.现有的隔离放大器，由编码器对时钟信号以及调制后的数据信号(以下简称调制信号)进行编码，编码信号经由发送电路发送至接收电路；接收电路将接收到的编码信号发送至译码器，由译码器将编码信号还原成调制信号和时钟信号。
4.然而，为实现时钟信号与调制信号复用同一隔离放大器，编码器通常采用曼彻斯特编码等方式，导致传输带宽较小。此外，译码器在从编码信号中还原时钟信号时，还需要借助额外的锁相环电路或者延迟锁相环电路，电路面积较大，成本较高。


技术实现要素：

5.本发明实施例解决的是隔离放大器的电路面积较大，传输带宽较小，成本较高的技术问题。
6.为解决上述技术问题，本发明实施例提供一种隔离放大器，包括：时钟信号产生电路，调制器，第一发送电路，第一接收电路，第二发送电路，第二接收电路，第一耦合电容，第二耦合电容，以及解调器，其中：所述时钟信号产生电路，适于产生n路时钟信号并输出至所述调制器；n≥2；所述调制器，其信号输入端输入模拟信号；其第一输出端与所述第一发送电路的输入端耦接，输出所述模拟信号对应的调制信号；其第二输出端与所述第二发送电路的输入端耦接，输出目标时钟信号；所述目标时钟信号为所述n路时钟信号中的一路；所述第一耦合电容，耦接在所述第一发送电路的输出端与所述第一接收电路的输入端之间；所述第二耦合电容，耦接在所述第二发送电路的输出端与所述第二接收电路的输入端之间；所述解调器，其第一输入端与所述第一接收电路的输出端耦接，输入所述调制信号；其第二输入端与所述第二接收电路的输出端耦接，输入所述目标时钟信号。
7.可选的，所述调制器包括σ-δ调制器。
8.可选的，所述时钟信号产生电路，适于产生n路时延各不相同的时钟信号并输出至所述σ-δ调制器。
9.可选的，n与所述σ-δ调制器的阶数m相关。
10.可选的，所述n路时钟信号划分为m组；第i组时钟信号包括第一时钟信号与第二时钟信号，且第二时钟信号与第一时钟信号之间存在第一时延；第i组时钟信号的第一时钟信号与第i-1组时钟的第一时钟信号存在第二时延，所述第二时延大于所述第一时延；1≤i≤m。
11.可选的，所述目标时钟信号为：时序上第m组时钟信号的第一时钟信号。
12.可选的，所述时钟信号产生电路，包括时钟信号产生单元以及延迟单元；其中：所述时钟信号产生单元，适于产生基准时钟信号并输出至所述延迟单元；所述延迟单元，适于基于所述σ-δ调制器的阶数m，产生n个延迟各不相同的时钟信号。
13.可选的，所述第一耦合电容与所述第二耦合电容集成在同一电容器件且相互独立。
14.可选的，所述第一耦合电容为独立器件；和/或，所述第二耦合电容为独立器件。
15.本发明实施例还提供了一种电子设备，包括上述任一种所述的隔离放大器。
16.与现有技术相比，本发明实施例的技术方案具有以下有益效果：
17.调制器输出调制信号至第一发送电路，经由第一发送电路将调制信号发送至第一接收电路，进而输入至解调器；调制器输出目标时钟信号至第二发送电路，经由第二发送电路将目标时钟信号发送至第二接收电路，接输入至解调器。解调器基于调制信号以及目标时钟信号，对调制信号进行解调。本发明实施例提供的隔离放大器，通过第二发送电路与第二接收电路组成的时钟信号通路传递目标时钟信号，无需设置编码器和译码器，可以有效降低隔离放大器的成本。
18.第一耦合电容和/或第二耦合电容为独立的电容器件，或者，第一耦合电容与第二耦合电容集成在同一电容器件中。由于第一耦合电容与第二耦合电容为独立的电容器件，相对于将耦合电容集成在发送电路、接收电路，可以降低对生产工艺的要求。
附图说明
19.图1是现有的一种隔离放大器的结构示意图；
20.图2是本发明实施例中的一种隔离放大器的结构示意图；
21.图3是本发明实施例中的一种4路时钟信号的时序图；
22.图4是本发明实施例中的一种延迟单元的结构示意图。
具体实施方式
23.参照图1，给出了现有的一种隔离放大器的结构示意图。图1中，由过采样时钟信号产生电路11产生过采样时钟信号clk，输入至sigma-delta(σ-δ)调制器12。σ-δ调制器12的信号输入端输入模拟信号signal，由σ-δ调制器12对模拟信号signal进行调制，得到调制信号mdat。调制信号mdat为逻辑“1”与逻辑“0”组成的数据流，其中逻辑“1”的密度与模拟信号signal的幅度成正比。
24.σ-δ调制器12将调制信号mdat与时钟信号clk输入至编码器13，由编码器13对调制信号mdat与时钟信号clk进行编码，得到编码信号。编码器13可以采用曼彻斯特编码等方式，对调制信号mdat与时钟信号clkclk进行编码。编码器将编码信号输出至发送电路14，发送电路14经由高压耦合电容器15耦合到接收电路16，将编码信号转换成电信号并发送至接收电路16。接收电路16接收电信号，并将其转换成编码信号，将编码信号发送至译码器17。译码器17对编码信号进行解码，还原出时钟信号clk以及调制信号mdat。σ-δ解调器18对调制信号mdat进行解调，即可得到相应的模拟信号signal。
25.可见，现有的隔离放大器中，通过编码器13对调制信号mdat与时钟信号clk进行编码，通过译码器17对编码信号进行译码。
26.然而，为实现时钟信号与调制信号复用同一隔离放大器，编码器通常采用曼彻斯特编码等方式，导致传输带宽较小。此外，译码器在从编码信号中还原时钟信号时，还需要借助额外的锁相环电路或者延迟锁相环电路，电路面积较大，成本较高。
27.而在本发明实施例中，通过第一发送电路与第一接收电路组成数据信号通路，传递调制信号；通过第二发送电路与第二接收电路组成的时钟信号通路传递目标时钟信号。由此，通过两路独立的通路来分别传输目标时钟信号以及调制信号，无需设置编码器和译码器，可以有效降低隔离放大器的电路面积和成本。并且，由于不需要编码器对目标时钟信号与调制信号进行编码，故隔离放大器的传输带宽较大。
28.为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
29.参照图2，给出了本发明实施例中的一种隔离放大器的结构示意图。
30.在本发明实施例中，隔离放大器可以包括：时钟信号产生电路21、调制器22、第一发送电路23、第一耦合电容24、第一接收电路25、第二发送电路26、第二耦合电容27、第二接收电路28以及解调器29。
31.在具体实施中，时钟信号产生电路21的输出端可以与调制器22的时钟信号输入端耦接；时钟信号产生电路21可以产生n路时钟信号，并将n路时钟信号输出至调制器22；也即n路时钟信号经由调制器22的时钟信号输入端输入至调制器22；
32.调制器22的信号输入端可以输入模拟信号signal，模拟信号signal即为待调制的信号；调制器22可以对输入的模拟信号signal进行调整，得到模拟信号signal对应的调制信号mdat；调制器22的第一输出端与第一发送电路23的输入端耦接，向第一发送电路23发送调制信号mdat；调制器22的第二输出端与第二发送电路26的输入端耦接，输出目标时钟信号clk；目标时钟信号clk为n路时钟信号中的一路；
33.第一耦合电容24可以耦接在第一发送电路23与第一接收电路25之间，第一耦合电容24可以为高压耦合电容器；
34.第二耦合电容27可以耦接在第二发送电路26与第二接收电路28之间，第一耦合电容24可以为高压耦合电容器；
35.解调器29的第一输入端可以与第一接收电路25的输出端耦接，输入调制信号mdat；解调器29的第二端可以与第二接收电路28的输出端耦接，输入目标时钟信号clk；解调器29可以基于接收到的调制信号mdat以及目标时钟信号clk，对调制信号mdat进行解调处理。
36.在具体实施中，第一发送电路23可以将调制信号mdat转换成电信号，并经过第一耦合电容24耦合到第一接收电路24。
37.相应地，第二发送电路26可以将目标时钟信号clk转换成电信号，并经过第二耦合电容27耦合到第二接收电路28。
38.在具体实施中，调制器22可以为sigma-delta(σ-δ)调制器。相应地，解调器29可以为σ-δ解调器。σ-δ调制器可以基于输入的n路时钟信号以及模拟信号，对输入的模拟信号进行调制，得到模拟信号对应的调制信号。
39.具体地，σ-δ调制器的工作原理及工作过程、σ-δ解调器的工作原理及工作过程，均可以对应参照现有技术，本发明实施例不做详细描述。
40.需要说明的是，图1中，仅示出了过采样时钟信号产生电路11产生一路时钟信号。在具体应用中，过采样时钟信号产生电路11输出的时钟信号的路数，实质上也与σ-δ调制器的阶数相关。若σ-δ调制器的阶数为1阶，则过采样时钟信号产生电路11输出2路时钟信号；若σ-δ调制器的阶数为2阶，则过采样时钟信号产生电路11输出4路时钟信号，以此类推。
41.在本发明实施例中，在采用σ-δ调制器时，时钟信号产生电路21产生的时钟信号的路数n与σ-δ调制器的阶数m相关。具体地，n＝2m。
42.例如，σ-δ调制器的阶数m＝1，则时钟信号产生电路21产生2路时钟信号。又如，σ-δ调制器的阶数m＝2，则时钟信号产生电路21产生4路时钟信号。
43.在本发明实施例中，时钟信号产生电路21产生的n路时钟信号均对应不同的时延。换言之，每一路时钟信号均存在一个时延，且不同路的时钟信号对应的时延不同。
44.在具体实施中，n路时钟信号可以被划分为m组，每一组时钟信号可以对应σ-δ调制器的一阶。
45.例如，4路时钟信号被划分为2组，第一组时钟信号对应σ-δ调制器的第一阶，第二组时钟信号对应σ-δ调制器的第二阶。
46.对于m组时钟信号，其中的第i组时钟信号包括第一时钟信号以及第二时钟信号，且第一时钟信号与第二时钟信号之间存在第一时延；第i组时钟信号的第一时钟信号与第i-1组时钟信号的第一时钟信号之间存在第二时延；第二时延大于第一时延，1≤i≤m。
47.在具体应用中，第二时延可以远大于第一时延。例如，第一时延为5ns，第二时延为50ns。
48.在具体实施中，目标时钟信号clk可以为第m组时钟信号中的第一时钟信号。目标时钟信号clk的占空比可以小于50％。
49.参照图3，给出了本发明实施例中的一种4路时钟信号的时序图，即σ-δ调制器为二阶σ-δ调制器。以下结合图3进行说明。
50.如图3中所示，4路时钟信号被划分为2组，第1组时钟信号包括第一时钟信号φ1以及第二时钟信号φ1d，第2组时钟信号包括第一时钟信号φ2以及第二时钟信号φ2d。φ1与φ1d之间的时延为t1-t0，φ2与φ2d之间的时延为t3-t2。通常情况下，t1-t0＝t3-t2。φ1与φ2之间的时延为t2-t0。
51.针对上述4路时钟信号，选择时钟信号φ2作为目标时钟信号clk。
52.在具体实施中，若存在6路时钟信号，也即σ-δ调制器为三阶，则6路时钟信号可以划分为3组，其中：第一组时钟信号包括第一时钟信号φ1以及第二时钟信号φ1d，第二组时钟信号包括第一时钟信号φ2以及第二时钟信号φ2d，第三组时钟信号包括第一时钟信号φ3以及第二时钟信号φ3d。φ2与φ1之间的延迟，φ3与φ2之间的延迟，可以相等。针对上述6路时钟信号，选择时钟信号φ3作为目标时钟信号clk。
53.在具体实施中，时钟信号产生电路21可以包括时钟信号产生单元211以及延迟单元212，其中：
54.时钟信号产生单元211，适于产生一基准时钟信号并输出至延迟单元212；
55.延迟单元212，可以基于σ-δ调制器的阶数m，产生n个延迟各不相同的时钟信号。
56.在具体实施中，n路时钟信号相对于基准时钟信号可以存在不同的时延。例如，n＝
4，第一路时钟信号相对于基准时钟信号的时延为0，第二路时钟信号相对于第一路时钟信号的时延为δt1，第三路时钟信号相对于第二路时钟信号的时延为δt2，第四路时钟信号相对于第三路时钟信号的时延为δt1。上述的δt1、δt3均不为0。
57.参照图4，给出了本发明实施例中的一种延迟单元212的结构示意图。图4中，延迟单元的输入端可以输入基准时钟信号clk0，基准时钟信号由时钟信号产生单元211产生。延迟单元212可以由2个与非门电路(nav)以及若干个反相器(inv)组成，最终输出时钟信号φ1、时钟信号φ1d、时钟信号φ2以及时钟信号φ2d。
58.在具体实施中，可以通过调整延迟单元212中的反相器的个数，对各时钟信号之间的延迟时长进行调整。
59.可以理解的是，延迟单元212的具体电路结构仅为一示例，该示例并不对本发明的保护范围造成限制。具体地，延迟单元也可以采用其他硬件电路结构实现。
60.在具体实施中，时钟信号产生单元211输出的基准时钟信号可以为过采样时钟信号。
61.延迟单元也可以采用纯软件实现，也即通过一控制器或控制单元生成多路时延各不相同的时钟信号。延迟单元也可以采用软硬件结合的方式实现。
62.综上可见，在本发明实施例中，通过第一发送电路与第一接收电路组成数据信号通路，传递调制信号；通过第二发送电路与第二接收电路组成的时钟信号通路传递目标时钟信号。由此，通过两路独立的通路来分别传输目标时钟信号以及调制信号，无需设置编码器和译码器。由于目标时钟信号通过时钟信号通路传输至译码器，故也不需要额外设置用于时钟信号恢复的锁相环电路或者延迟锁相环电路，故可以有效降低隔离放大器的电路面积和成本。此外，由于不需要编码器对目标时钟信号与调制信号进行编码，故隔离放大器的传输带宽较大。
63.在具体实施中，第一耦合电容可以为独立的高压耦合电容器。或者说，第一耦合电容为独立封装的高压耦合电容器。
64.第二耦合电容可以为独立的高压耦合电容器。或者说，第二耦合电容为独立封装的高压耦合电容器。
65.在具体实施中，第一耦合电容与第二耦合电容还可以集成在同一个高压耦合电容芯片中。在该高压耦合电容芯片中，第一耦合电容与第二耦合电容相互独立设置。
66.由于第一耦合电容与第二耦合电容均为独立的电容器件，相对于在发送电路、接收电路上采用集成电路制造(bcd)工艺生成耦合电容，使用独立的电容器件能够降低隔离放大器的工艺要求。并且，独立的电容器件也具备成本较低的优势。
67.在具体实施中，时钟信号产生单元21、调制器22以及第一发送电路23、第二发送电路26可以集成在一发射芯片中。第一接收电路25、第二接收电路28以及解调器可以集成在一接收芯片中。第一耦合电容24与第二耦合电容27可以集成在一高压耦合电容芯片中。由此，本发明实施例中提供的隔离放大器，可以由发射芯片、高压耦合电容芯片以及接收芯片所组成。
68.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

技术特征：
1.一种隔离放大器，其特征在于，包括：时钟信号产生电路，调制器，第一发送电路，第一接收电路，第二发送电路，第二接收电路，第一耦合电容，第二耦合电容，以及解调器，其中：所述时钟信号产生电路，适于产生n路时钟信号并输出至所述调制器；n≥2；所述调制器，其信号输入端输入模拟信号；其第一输出端与所述第一发送电路的输入端耦接，输出所述模拟信号对应的调制信号；其第二输出端与所述第二发送电路的输入端耦接，输出目标时钟信号；所述目标时钟信号为所述n路时钟信号中的一路；所述第一耦合电容，耦接在所述第一发送电路的输出端与所述第一接收电路的输入端之间；所述第二耦合电容，耦接在所述第二发送电路的输出端与所述第二接收电路的输入端之间；所述解调器，其第一输入端与所述第一接收电路的输出端耦接，输入所述调制信号；其第二输入端与所述第二接收电路的输出端耦接，输入所述目标时钟信号。2.如权利要求1所述的隔离放大器，其特征在于，所述调制器包括σ-δ调制器。3.如权利要求2所述的隔离放大器，其特征在于，所述时钟信号产生电路，适于产生n路时延各不相同的时钟信号并输出至所述σ-δ调制器。4.如权利要求3所述的隔离放大器，其特征在于，n与所述σ-δ调制器的阶数m相关。5.如权利要求4所述的隔离放大器，其特征在于，所述n路时钟信号划分为m组；第i组时钟信号包括第一时钟信号与第二时钟信号，且第二时钟信号与第一时钟信号之间存在第一时延；第i组时钟信号的第一时钟信号与第i-1组时钟的第一时钟信号存在第二时延，所述第二时延大于所述第一时延；1≤i≤m。6.如权利要求5所述的隔离放大器，其特征在于，所述目标时钟信号为：时序上第m组时钟信号的第一时钟信号。7.如权利要求4所述的隔离放大器，其特征在于，所述时钟信号产生电路，包括时钟信号产生单元以及延迟单元；其中：所述时钟信号产生单元，适于产生基准时钟信号并输出至所述延迟单元；所述延迟单元，适于基于所述σ-δ调制器的阶数m，产生n个延迟各不相同的时钟信号。8.如权利要求1所述的隔离放大器，其特征在于，所述第一耦合电容与所述第二耦合电容集成在同一电容器件且相互独立。9.如权利要求1所述的隔离放大器，其特征在于，所述第一耦合电容为独立器件；和/或，所述第二耦合电容为独立器件。10.一种电子设备，其特征在于，包括如权利要求1～9任一项所述的隔离放大器。

技术总结
一种隔离放大器及电子设备，隔离放大器包括：时钟信号产生电路，调制器，第一发送电路，第一接收电路，第二发送电路，第二接收电路，第一耦合电容，第二耦合电容，以及解调器，其中：调制器，其信号输入端输入模拟信号；其第一输出端与第一发送电路的输入端耦接，输出模拟信号对应的调制信号；其第二输出端与第二发送电路的输入端耦接，输出目标时钟信号；目标时钟信号为N路时钟信号中的一路；解调器，其第一输入端与第一接收电路的输出端耦接，输入调制信号；其第二输入端与第二接收电路的输出端耦接，输入目标时钟信号。上述方案，能够降低隔离放大器的电路面积，提高传输带宽，降低成本。降低成本。降低成本。


技术研发人员：陈益群 施云生 邓维平 林清俤 沈超
受保护的技术使用者：宁波群芯微电子股份有限公司
技术研发日：2023.03.28
技术公布日：2023/7/17