一种镀孔干膜制作方法与流程

1.本发明涉及电路板生产技术，更具体地说，它涉及一种镀孔干膜制作方法。


背景技术：

2.随着电子产品需求的增加和技术的提高，pcb多层线路板的需求也同步提高；多层线路板顾名思义就是2层以上的线路板才能称作多层，电子产品不断发展pcb多层板奠定了其具有多功能，集成化特点的重要电子部件地位。
3.pcb多层线路板不仅发展快，而且应用范围广特点，因层数大幅增加成品板厚亦相应增厚，如成品板厚要求1.8mm，外层钻孔最小钻咀0.2mm，电镀孔径比达9:1，底铜18um，最终外层面铜要求23-27um，孔铜要求＞23um，外层线宽线距2/2mil；此种板厚与最小孔径比相差较大，电镀孔铜难度增加，如电镀按正常流程生产，增加通孔孔铜同时增加表面铜，会产生面铜超客户要求，且因表面铜铜厚超标蚀刻2/2mil线路时会有蚀刻不良异常，正常流程：开料
→
内层线路
→
外层压合
→
钻孔
→
电镀
→
线路
→
阻焊
→
文字
→
成型
→
电测
→
fqc/fqa
→
包装；如按正常流程电镀在底铜18um基础上加镀25um后，这样会造成面铜超35um情况，那么面铜要求是23-27um，且35um铜厚蚀刻2/2mil线路会有蚀刻不良现象。


技术实现要素：

4.针对现有技术存在的不足，本发明的目的在于提供一种外层钻孔后电镀只镀孔铜不镀面铜的镀孔干膜制作方法。
5.为实现上述目的，本发明提供了如下技术方案：1.一种镀孔干膜制作方法，其特征在于，包括步骤s1：开料——开出若干基层板备用；s2：内层线路——将若干基层板制作为若干组多层板，并于多层板的芯板上制作出内层线路图形；s3：外层压合——将若干多层板组合在一起并一次压合，得到外层压合板；s4：外层钻孔——在外层压合板的板面上钻出层与层之间线路连接的导通孔；s5：pth——通过化学沉积的方式使表面铜及导通孔的孔铜加厚1.5-3um；s6：板电——经过化学pth沉积后再用板电加镀5um，并使表面铜达到23-27um，s7：镀孔干膜——将干膜贴于外层压合板的板面上；s8：曝光——对外层压合板的铜箔基板上进行曝光处理，且只开窗pth步骤中的导通孔且导通孔环单边加大2mil开窗制作，除pth步骤中导通孔外其余位置全部覆盖干膜；s9：曝光/显影——正像线路将导通孔的孔铜露出，其余表面铜位置全部覆盖干膜；s10：图形电镀——通过化学沉积的方式使通导通孔的孔铜加厚至客户需求的孔厚；
s11：退膜——使用氢氧化钠去除覆盖在表面铜上的干膜；s12：陶瓷研磨——将导通孔孔口凸出部分研磨掉；s13：外层线路——在紫外光照射下曝光，光引发剂吸收了光能，分解成游离基，游离基再引发光聚合单体进行聚合反应，反应后形成不溶于稀碱溶液的大分子结构，未发生反应干膜处将被显影后蚀刻掉，形成负片线路；s14：阻焊——利用丝网将绝缘油墨印制在pcb板面上在曝光显影出原件图形；s15：文字——利用丝网上的图案文字油墨印制在阻焊油墨上；s16：成形——通过cnc数控机床制作出pcb板所需的尺寸；s17：电测——检查pcb线路开短/短路；s18：fqc/fqa——对pcb板进行外观检查。
6.进一步的，于步骤s8中，采用ldi曝光机，并通过打开光线、发射紫外线波长、将图像信息从透明体传输到感光板料表面上、将正像传递到铜箔基板上，涨缩采用自动比例曝光。
7.进一步的，于步骤s12中，利用树脂研磨机上的陶瓷磨刷将导通孔孔口凸出部分研磨掉。
8.通过采用上述技术方案，本发明的有益效果为：可实现在只增加通孔孔铜的情况下，不增加面铜铜厚，保证了孔铜与面铜都达到客户要求。
附图说明
9.图1为外层钻孔步骤的结构示意图。
10.图2为板电步骤的结构示意图。
11.图3为曝光/显影步骤的结构示意图。
12.图4为图形电镀步骤的结构示意图。
13.图5为退膜步骤的结构示意图。
14.图6为陶瓷研磨步骤的结构示意图。
具体实施方式
15.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
16.在本发明的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
17.本发明利用镀孔干膜工艺流程，在只增加通孔孔铜情况下不增加面铜制作方法工艺实现客户薄面铜要求且满足了通孔孔铜厚度，具体制作流程如下：开料——开出若干基层板备用；
内层线路——将若干基层板制作为若干组多层板，并于多层板的芯板上制作出内层线路图形；外层压合——将若干多层板组合在一起并一次压合，得到外层压合板；外层钻孔（如图1所示）——在外层压合板的板面上钻出层与层之间线路连接的导通孔；pth——通过化学沉积的方式使表面铜及导通孔的孔铜加厚1.5-3um；板电（如图2所示）——经过化学pth沉积后再用板电加镀5um，并使表面铜达到23-27um，表面铜低铜是18um；镀孔干膜——在一定的温度与压力下，将干膜贴于外层压合板的板面上；曝光——对外层压合板的铜箔基板上进行曝光处理，其采用ldi曝光机，并通过打开光线、发射紫外线波长、将图像信息从透明体传输到感光板料表面上、将正像传递到铜箔基板上，涨缩采用自动比例曝光，且只开窗pth步骤中的导通孔且导通孔环单边加大2mil开窗制作，除pth步骤中导通孔外其余位置全部覆盖干膜；曝光/显影（如图3所示）——正像线路将导通孔的孔铜露出，其余表面铜位置全部覆盖干膜；图形电镀（如图4所示）——通过化学沉积的方式使通导通孔的孔铜加厚至客户需求的孔厚；注意的是，图形电镀时因只镀通孔不镀面铜，故电镀面积极小，电流不可用太大，避免有烧孔现象，需用低电流长时间电镀；退膜（如图5所示）——使用氢氧化钠去除覆盖在表面铜上的干膜；陶瓷研磨（如图6所示）——利用树脂研磨机上的陶瓷磨刷将导通孔孔口凸出部分研磨掉，尤其注意的是：不可采用不织布研磨，因陶瓷磨刷不会伤及通孔拐角，不织布研磨会严重伤及通孔拐角需注意；外层线路——在紫外光照射下曝光，光引发剂吸收了光能，分解成游离基，游离基再引发光聚合单体进行聚合反应，反应后形成不溶于稀碱溶液的大分子结构，未发生反应干膜处将被显影后蚀刻掉，形成负片线路；阻焊——利用丝网将绝缘油墨印制在pcb板面上在曝光显影出原件图形；文字——利用丝网上的图案文字油墨印制在阻焊油墨上；成形——通过cnc数控机床制作出pcb板所需的尺寸；电测——检查pcb线路开短/短路；fqc/fqa——对pcb板进行外观检查。
18.以上所述仅为本发明的较佳实施例，并不用以限制本发明，本领域的技术人员在本发明技术方案范围内进行通常的变化和替换都应包含在本发明的保护范围内。

技术特征：
1.一种镀孔干膜制作方法，其特征在于，包括步骤s1：开料——开出若干基层板备用；s2：内层线路——将若干基层板制作为若干组多层板，并于多层板的芯板上制作出内层线路图形；s3：外层压合——将若干多层板组合在一起并一次压合，得到外层压合板；s4：外层钻孔——在外层压合板的板面上钻出层与层之间线路连接的导通孔；s5：pth——通过化学沉积的方式使表面铜及导通孔的孔铜加厚1.5-3um；s6：板电——经过化学pth沉积后再用板电加镀5um，并使表面铜达到23-27um，s7：镀孔干膜——将干膜贴于外层压合板的板面上；s8：曝光——对外层压合板的铜箔基板上进行曝光处理，且只开窗pth步骤中的导通孔且导通孔环单边加大2mil开窗制作，除pth步骤中导通孔外其余位置全部覆盖干膜；s9：曝光/显影——正像线路将导通孔的孔铜露出，其余表面铜位置全部覆盖干膜；s10：图形电镀——通过化学沉积的方式使通导通孔的孔铜加厚至客户需求的孔厚；s11：退膜——使用氢氧化钠去除覆盖在表面铜上的干膜；s12：陶瓷研磨——通过陶瓷研磨刷将导通孔孔口凸出部分研磨掉；s13：外层线路——在紫外光照射下曝光，光引发剂吸收了光能，分解成游离基，游离基再引发光聚合单体进行聚合反应，反应后形成不溶于稀碱溶液的大分子结构，未发生反应干膜处将被显影后蚀刻掉，形成负片线路。2.根据权利要求1所述的一种镀孔干膜制作方法，其特征在于，包括：s14：阻焊——利用丝网将绝缘油墨印制在pcb板面上在曝光显影出原件图形；s15：文字——利用丝网上的图案文字油墨印制在阻焊油墨上；s16：成形——通过cnc数控机床制作出pcb板所需的尺寸；s17：电测——检查pcb线路开短/短路；s18：fqc/fqa——对pcb板进行外观检查。3.根据权利要求2所述的一种镀孔干膜制作方法，其特征在于，于步骤s8中，采用ldi曝光机，并通过打开光线、发射紫外线波长、将图像信息从透明体传输到感光板料表面上、将正像传递到铜箔基板上，涨缩采用自动比例曝光。4.根据权利要求2所述的一种镀孔干膜制作方法，其特征在于，于步骤s12中，利用树脂研磨机上的陶瓷磨刷将导通孔孔口凸出部分研磨掉。

技术总结
本发明属于电路板生产技术领域，尤其涉及一种镀孔干膜制作方法，其加工步骤包括开料-内层线路-外层压合-外层钻孔-PTH-板电-镀孔干膜-曝光显影-图形电镀-退膜-陶瓷研磨-外层线路-阻焊-成型-电测-FQC/FQA-包装；与现有技术相比，本发明利用镀孔干膜工艺流程，在只增加通孔孔铜情况下不增加面铜制作方法工艺实现客户薄面铜要求且满足了通孔孔铜厚度要求。现客户薄面铜要求且满足了通孔孔铜厚度要求。现客户薄面铜要求且满足了通孔孔铜厚度要求。


技术研发人员：魏和平
受保护的技术使用者：诚亿电子（嘉兴）有限公司
技术研发日：2023.03.29
技术公布日：2023/7/17