单电连续源模式电压毛刺故障注入装置的制作方法

1.本实用新型涉及集成电路与信息安全领域，尤其涉及一种单电连续源模式电压毛刺故障注入装置。


背景技术：

2.集成电路是信息系统不可或缺的基础设施，因而信息系统的信息安全极大程度地依赖集成电路的安全防御能力。电压毛刺攻击是集成电路信息安全性评估的一种重要方法，其基本原理是在集成电路的关键节点注入瞬间变化的电压脉冲，以改变集成电路的运行状态从而“非法”获得其内部信息。所述集成电路安全性评估涉及两大主体：一是评估的实施者，即电压毛刺产生装置；二是受评估的目标对象，即集成电路。电压毛刺从实施者经由注入通道进入目标对象，称为电压毛刺故障注入。
3.集成电路种类繁多、功能各异，其工作原理可能千差万别。因此，应当根据目标对象的工作原理，设计合适的电压毛刺故障注入装置用于产生电压毛刺，否则不仅无法获得期望的效果，甚至可能损毁目标对象。


技术实现要素：

4.本实用新型旨在提供一种新的毛刺电压注入装置，以实现采用单电源为目标对象提供工作电源和毛刺电压的目的。
5.本实用新型技术方案提供了一种单电连续源模式电压毛刺故障注入装置，包括：由smb连接器及迟滞比较电路组成的触发信号输入接口、由sram及控制电路组成的数据寄存器、数模转换模组、功率放大器、电压毛刺输出接口、数据存储器和数字技术接口。smb连接器与所述迟滞比较电路并联，并联后输出至控制电路的第一输入端，数据存储器与所述控制电路的第二输入端连接，所述控制电路的输出端与所述数模转换模组连接，所述数模转换模组依次与所述功率放大器、所述电压毛刺输出接口连接。
6.作为上述技术方案的优选，较佳的，迟滞比较电路由tvs管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻和比较器d1组成，tvs管、所述第一电阻、电容c1构成第一支路；第二电阻和第五电阻构成第二支路；所述第三电阻和所述第四电阻构成第三支路；第一支路和所述第二支路连结于电路节点a和电路节点b；第三支路与电容c1并联。
7.作为上述技术方案的优选，较佳的，第三支路与电容c1并联，包括：第三电阻的一端与所述比较器d1的in-端子连接与电路节点c，另一端与所述比较器的vee端子连接于电路节点d，所述电路节点d与所述第一支路的电路节点e连通。
8.作为上述技术方案的优选，较佳的，第三支路与电容c1并联，还包括：
9.所述第四电阻一端经电路节点c与所述比较器d1的in-端子连接，另一端经电路节点f与比较器d1的vcc端子连接，所述第四电阻经所述电路节点f与所述电路节点b连通。
10.作为上述技术方案的优选，较佳的，电路节点a与所述比较器的in+端子直连。
11.作为上述技术方案的优选，较佳的，比较器d1的输出端经电路节点g与控制电路的
输入端子连接，所述电路节点g的一端与所述第二电阻连接，另一端与所述第五电阻连接。
12.作为上述技术方案的优选，较佳的，控制电路的第二入端与数据存储器连接，将电压数值预存至sram，以实现将电压数值快速传输至所述数模转换模组的目的。
13.本实用新型技术方案提供了一种单电连续源模式电压毛刺故障注入装置，smb连接器与迟滞比较电路并联，后输出至控制电路的第一输入端，数据存储器与控制电路的第二输入端连接，控制电路的输出端与所述数模转换模组连接，数模转换模组依次与所述功率放大器、电压毛刺输出接口连接。
14.本实用新型的优点是，通过一个电源连续地为目标对象提供工作电源和毛刺电压。通过数字技术设定工作电压vn的数值、电压毛刺vg的数值，毛刺宽度由毛刺电压vg的数值的波形决定，便捷灵活。根据设定产生的电压毛刺深度vg可以是正电压、零电压、负电压或者电压波形。以触发信号边沿作为电压毛刺故障注入发生的时刻，免受触发信号噪声的影响。
附图说明
15.为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
16.图1为本实用新型实施例提供的结构示意图。
17.图2为本实用新型的一个示意性的详细实施例的结构示意图。
18.图3为smb连接器及迟滞比较电路的电路结构图。
19.图4为sram及控制电路的电路结构图。
20.图5为模拟电压信号及毛刺宽度的示意图。
21.其中，细实线表示由数值vn转化而来的模拟电压信号，粗实线表示由数值vg转化而来的模拟电压信号。
具体实施方式
22.为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。本实用新型意在覆盖说明书所限定的精神和范围内的替换、修改和等效物，本领域的技术人员可在没有这些具体细节的情况下实践本实用新型。应当注意的是，本实用新型实施例所示的附图是半图示的、未按比例绘制的。
23.图1为本实用新型实施例提供的结构示意图，如图1所示，包括数字技术接口101、数据存储器102、触发信号输入接口103、数据寄存器104、数模转换105、功率放大106、电压毛刺输出接口107组成。
24.数字技术接口101用于与数字技术控制器通讯、收发数据。所述数字技术控制器包括但不限于mcu、fpga、计算机。数字技术接口101具有解析数字技术控制器所用的通讯协
议，实现数据的接收和发送的功能。数据包括工作电压vn的数值、毛刺电压vg的数值。
25.数据存储器102用于存储工作电压vn的数值、毛刺电压vg的数值。数字技术接口101接收到新的数据时(人工输入或导入)，将会更新对应的数值；数字技术接口101可发送存储器的数值，以报告当前的工作电压vn的数值、毛刺电压vg的数值。
26.触发信号输入接口103具有物理连接器，用于连接到脉冲信号源。脉冲信号源可以是微波源、信号发生器、数字逻辑电路等能够提供脉冲的电子硬件。电压毛刺故障注入发生的时刻由输入的触发信号的边沿决定。触发信号输入接口103具有边沿检测功能，以触发信号边沿作为电压毛刺故障注入发生的时刻，免受触发信号的噪声影响。触发信号输入接口103的输出端连接到数据寄存器104的输入端，用于指示数据寄存器104进行数据选通。
27.数据寄存器104所存储的数据是数模转换105的驱动数据。数据寄存器104具有数据选通功能。当触发信号无边沿变化时——即触发信号输入接口103的输出端无效时——数据寄存器104选通数据存储器102的工作电压vn的数值，并将其锁存到寄存器；当触发信号发生边沿变化时——即触发信号输入接口103的输出端有效时——数据寄存器104选通数据存储器102的毛刺电压vg的数值，并将其锁存到寄存器。
28.数模转换105用于根据驱动数据的数值，转化为模拟量。当数据寄存器104所存储的数据是工作电压vn的数值时，数模转换105将其转化为模拟量工作电压vn；当数据寄存器104所存储的数据是毛刺电压vg的数值时，数模转换105将其转化为模拟量毛刺电压vg，同时毛刺宽度随毛刺电压vg的数值的波形的转换而转换。毛刺电压vg的数值可以是正值、零值、负值或者波形值，因此经数模转换105转化后，模拟量毛刺电压vg可以是正电压、零电压、负电压或者电压波形。
29.功率放大106用于将数模转换105的输出进行功率放大。数模转换105的输出是模拟电压信号，其电流驱动能力较弱，通常无法直接应用于电压毛刺故障注入，因此将其通过功率放大106进行功率提升，使其驱动电流覆盖目标对象的要求。功率放大106仅提升电流驱动能力，而不改变模拟电压值。功率放大106以单个电源vs对模拟电压信号进行功率放大，因此其输出vn或vg的电能来源连续。
30.电压毛刺输出接口107具有物理连接器，用于连接到目标对象的注入点位。电压毛刺输出接口107的主要作用是把功率放大106的输出适配到物理连接器，同时可根据目标对象的电气规格兼具过流保护、过压保护等防护功能。
31.本实用新型适用于注入点位不具有主动电能供给能力的目标对象。本实用新型的输出既为目标对象的注入点位提供工作电源vn，也为目标对象的注入点位提供深度为vg的毛刺电压。目标对象的注入点位作为电能消耗者以本实用新型的输出作为能量源，不具有主动电能供给能力。
32.图2所示为本实用新型的一个示意性的详细实施例。虽然本实用新型会结合实施例进行描述，但是应当理解的是它们并不旨在将实用新型限制到这些实施例中。在本实施例中，数字技术接口101以iic接口201为例进行说明，数据寄存器102以eeprom202为例进行说明，触发信号输入接口103由smb连接器及迟滞比较电路203组成的电路结构为例进行说明，数据寄存器104由sram及控制电路204组成的电路结构为例进行说明，数模转换模块105由dac205为例进行说明，功率放大106由运算放大器206为例进行说明，电压毛刺输入接口107由bnc连接器及过压保护电路207为例进行说明。
33.在本具体实施例中电子元件连结结构如图2所示，smb连接器与迟滞比较电路并联后组成smb连接器及迟滞比较电路203，smb连接器及迟滞比较电路203并联后连结至控制电路的第一输入端，eeprom202与sram及控制电路204的第二输入端连接。sram及控制电路204的输出端与dac205连接，dac205依次与运算放大器206、bnc连接器及过压保护电路207连接。
34.由smb连接器及迟滞比较电路201组成的触发信号输入接口电路结构图如图3所示：迟滞比较电路由tvs管fv1、第一电阻r1、第二电阻r2、第三电阻r3、第四电阻r4、第五电阻r5和比较器d1组成。tvs管fv1、电阻r1、电容c1构成第一支路；电阻r2和电阻r5构成第二支路；电阻r3和电阻r4构成第三支路；第一支路和第二支路连结于电路节点a和电路节点b；第三支路与电容c1并联。其中，电路节点a与比较器d1的in+端子直连。
35.具体的，电阻r3一端与比较器d1的in-端子连接于电路节点c，另一端与比较器d1的vee端子连接于电路节点d，电路节点d与第一支路上的电路节点e直接为通路。电阻r4的一端经电路节点c与比较器d1的in-端子连接，连接后电阻r3和电阻r4之间为通路。电阻r4另一端经电路节点f与比较器d1的vcc端子连接，连接后电阻r4和电阻r5之间，电阻r4与电容c1之间均为通路。
36.比较器d1的输出端经电路节点g与控制电路的输入端子连接，电路节点g与所述电阻r2连接，还与电阻r5连接。
37.由sram及控制电路204组成的数据寄存器104的电路结构图如图4所示：sram及控制电路204的一输入端与eeprom202连结，控制电路的另一输入端与sram连接，在实际操作中将电压数值预存至sram，以实现将电压数值快速传输至所述数模转换模组的目的。
38.现具体说明本实用新型实施过程，
39.iic接口201是实施例与计算机的接口，具有解析iic通讯协议、能够实现数据的接收和发送的功能。数据包括模拟电压vn＝3.3、若干个毛刺电压vg＝-2和vg＝3.3(通过vg数值的波形设定毛刺宽度＝200ns)。
40.eeprom 202用于存储工作电压vn的数值、毛刺电压vg的数值。iic接口201接收到新的数据时，将对应的数值更新后存储；iic接口201可发送存储器的数值，以报告当前的工作电压vn的数值、毛刺电压vg的数值。
41.smb连接器及迟滞比较电路203具有smb连接器x1，smb连接器x1连接到数字逻辑电路，由数字逻辑电路产生的脉冲信号作为本实施例的触发输入，通过smb连接器及迟滞比较电路203具有的边沿检测功能，以触发输入边沿作为电压毛刺故障注入发生的时刻。smb连接器及迟滞比较电路203还具有迟滞比较功能，使数字逻辑电路产生的脉冲信号免受噪声影响。图3示出了smb连接器及迟滞比较电路的一个实例。其中，x1是smb类型的同轴射频连接器，触发输入经此进入本实施例；fv1是tvs管，用于抑制触发输入所携带的瞬态干扰；比较器d1与r1、r2、r3、r4通过正反馈组成一个同相迟滞比较电路，调节r1、r2、r3、r4的电阻值可调整迟滞比较电路的高、低阈值，从而有效滤除触发输入所携带的噪声对边沿检测的影响。smb连接器及迟滞比较电路203输出干净、稳定、陡峭的选通信号data_strobe到sram及控制电路204。
42.sram及控制电路204起到数据寄存器的作用。当data_strobe无边沿变化时，sram及控制电路204选通eeprom 202的工作电压vn的数值，输出到dac 205；当data_strobe发生
边沿变化时，sram及控制电路204选通eeprom202的毛刺电压vg的数值，输出到dac 205。
43.图4提供了sram及控制电路的一个实例，其中控制电路以fpga为核心。一方面，fpga通过iic总线，预先将eeprom 202所存储的数值vn和vg加载到sram，充分利用sram的快速读写性能，以达到dac的快速数模转换。另一方面，fpga根据预设的信息生成dac的控制时序，包括数据、时钟等信号，用以实现控制dac的工作。当data_strobe无边沿变化时，fpga从sram读取工作数值vn＝3.3，锁存到发送寄存器持续向dac 205输出；当fpga检测到data_strobe发生上升沿跳变时，fpga从sram读取毛刺电压vg的数值，即若干个数值vg＝-2和vg＝3.3(通过vg数值的波形设定毛刺宽度＝200ns)，依序锁存到发送寄存器向dac 205输出。
44.dac(型号：ad5761r)205根据sram及控制电路204输出的数值，转化为模拟量，即数值vn＝3.3、数值vg＝-2、vg＝3.3分别转化为模拟电压vn＝3.3v、模拟电压vg＝-2v、模拟电压vg＝3.3v，并且得到毛刺宽度＝200ns。图5提供了本实施例的模拟电压信号及毛刺宽度的示意图，其中细实线表示由数值vn转化而来的模拟电压信号，粗实线表示由数值vg转化而来的模拟电压信号。
45.运算放大器(型号：opa544)206的工作电源vs＝(v+)-(v-)＝(+12)-(-12)＝24v，对dac 205输出的模拟电压信号进行功率放大，提升模拟电压vn＝3.3v、模拟电压vg＝-2v的电流驱动能力，而不改变模拟电压值。
46.bnc连接器及过压保护电路207具有bnc连接器。bnc连接器通过具有bnc接口的电压毛刺故障注入探针连接到目标对象的注入点位，把产生的电压毛刺注入到目标对象。过压保护电路可避免外部过大的电压对运算放大器206造成损坏。
47.综上，实施例对目标对象的注入点位提供工作电源vn＝3.3v，在数字逻辑电路产生的脉冲信号发生边沿变化时，产生毛刺深度vg＝-2v、毛刺宽度＝200ns的电压毛刺故障注入。从而本实用新型提供了一种能够向目标对象的注入点位提供工作电源vn和深度为vg的毛刺电压的装置，并且工作电源vn和毛刺电压vg的能量来源由单个电源连续地供应。
48.最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。

技术特征：
1.一种单电连续源模式电压毛刺故障注入装置，其特征在于，所述装置包括：由smb连接器及迟滞比较电路组成的触发信号输入接口、由sram及控制电路组成的数据寄存器、数模转换模组、功率放大器、电压毛刺输出接口、数据存储器和数字技术接口，所述smb连接器与所述迟滞比较电路并联，并联后输出至控制电路的第一输入端，所述数据存储器与所述控制电路的第二输入端连接，所述控制电路的输出端与所述数模转换模组连接，所述数模转换模组依次与所述功率放大器、所述电压毛刺输出接口连接。2.根据权利要求1所述的单电连续源模式电压毛刺故障注入装置，其特征在于，所述迟滞比较电路由tvs管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻和比较器组成，所述tvs管、所述第一电阻、电容构成第一支路；所述第二电阻和第五电阻构成第二支路；所述第三电阻和所述第四电阻构成第三支路；所述第一支路和所述第二支路连结于电路节点a和电路节点b；所述第三支路与所述电容并联。3.根据权利要求2所述的单电连续源模式电压毛刺故障注入装置，其特征在于，所述第三支路与所述电容并联，包括：所述第三电阻的一端与所述比较器的in-端子连接与电路节点c，另一端与所述比较器的vee端子连接于电路节点d，所述电路节点d与所述第一支路的电路节点e连通。4.根据权利要求2所述的单电连续源模式电压毛刺故障注入装置，其特征在于，所述第三支路与所述电容并联，还包括：所述第四电阻一端经电路节点c与所述比较器的in-端子连接，另一端经电路节点f与比较器的vcc端子连接，所述第四电阻经所述电路节点f与所述电路节点b连通。5.根据权利要求2所述的单电连续源模式电压毛刺故障注入装置，其特征在于，所述电路节点a与所述比较器的in+端子直连。6.根据权利要求2所述的单电连续源模式电压毛刺故障注入装置，其特征在于，所述比较器的输出端经电路节点g与控制电路的输入端子连接，所述电路节点g的一端与所述第二电阻连接，另一端与所述第五电阻连接。7.根据权利要求6所述的单电连续源模式电压毛刺故障注入装置，其特征在于，所述控制电路的第二输入端与数据存储器连接，将电压数值预存至sram，以实现将电压数值快速传输至所述数模转换模组的目的。

技术总结
本实用新型提供一种单电连续源模式电压毛刺故障注入装置，SMB连接器与迟滞比较电路并联，后输出至控制电路的第一输入端，数据存储器与控制电路的第二输入端连接，控制电路的输出端与所述数模转换模组连接，数模转换模组依次与所述功率放大器、电压毛刺输出接口连接。优点是，通过一个电源连续地为目标对象提供工作电源和毛刺电压。通过数字技术设定工作电压Vn的数值、电压毛刺Vg的数值，毛刺宽度由毛刺电压Vg的数值的波形决定，便捷灵活。根据设定产生的电压毛刺深度Vg可以是正电压、零电压、负电压或者电压波形。以触发信号边沿作为电压毛刺故障注入发生的时刻，免受触发信号噪声的影响。声的影响。声的影响。


技术研发人员：张祖松 温家宝 蒙万隆
受保护的技术使用者：北京银联金卡科技有限公司
技术研发日：2023.01.19
技术公布日：2023/7/17