数据传输方法及装置、终端设备、计算机可读存储介质与流程

1.本发明涉及计算机技术领域，更具体地，其涉及一种数据传输方法及装置、终端设备、计算机可读存储介质。


背景技术：

2.为了提高芯片对数据的处理效率，通常会在芯片内部的算法单元中部署多个算法核，以利用多个算法核同时对数据进行处理。在完成对数据的处理后，算法核通过其对应的通路将数据传输至芯片内的总线，以通过芯片内的总线将数据传输至芯片中的存储介质中。
3.现有技术在通过总线将数据传输至芯片中的存储介质时，通常是根据总线在空闲状态下接收到各个通路的数据的时间顺序选取目标通路，以对最快将数据传输至总线的目标通路中的数据进行传输。
4.但是现有技术仅根据接收数据的时间顺序选取目标通路，会使各个通路中的数据无法合理地传输至总线，导致出现某一通路中的数据持续累积，而其他数据量较少的通路传输了多次数据的情况，造成传输带宽资源的浪费，降低了数据的传输效率。特别在图像处理领域，有些通路中不允许存在反压控制，某个通路中的数据持续累积会导致缓存溢出，造成图像数据的丢失，影响整个图像处理系统。


技术实现要素：

5.本发明解决的技术问题是如何从多个通路中选取目标通路，保障各个通路合理占用传输总线，以提高数据的传输效率。
6.为解决上述技术问题，本发明提供一种数据传输方法，所述数据传输方法包括：获取优先级列表，并生成多个通路的仲裁请求，所述仲裁请求用于请求选取目标通路，所述优先级列表包括所有通路的优先级，每一通路的优先级表示该通路距离上一次传输时刻的时间间隔，所述通路的优先级越高，所述通路对应的时间间隔越长；根据所述优先级列表以及所述多个通路中待传输数据的数据量选取目标通路，所述目标通路为所述多个通路中优先级最高的通路或者待传输数据的数据量最大的通路；对所述目标通路中的待传输数据进行传输。
7.可选地，所述根据所述优先级列表以及所述多个通路中待传输数据的数据量选取目标通路包括：获取每一通路中待传输数据的数据量；若所述多个通路中优先级最高的通路和待传输数据的数据量最大的通路不为同一通路，则确定优先级最高的通路中待传输数据的数据量与待传输数据的数据量最大的通路中待传输数据的数据量的差值；若所述差值达到预设差值，则将待传输数据的数据量最大的通路作为所述目标通路；或者，若所述差值小于所述预设差值，则将优先级最高的通路作为所述目标通路。
8.可选地，所述数据传输方法还包括：将所述优先级列表中优先级低于所述目标通路的通路的优先级增加预设幅度，并将所述优先级列表中所述目标通路的优先级调至最
低，以得到调整后的优先级列表，所述调整后的优先级列表用于进行下一次目标通路的选取。
9.可选地，所述根据所述优先级列表以及所述多个通路中待传输数据的数据量选取目标通路包括：确定发送所述仲裁请求的多个通路中优先级最高的初始通路；将所述优先级列表中优先级高于所述初始通路的通路的优先级减少预设幅度，并将所述优先级列表中所述初始通路的优先级调至最高。
10.可选地，所述获取优先级列表，并生成多个通路的仲裁请求之前还包括：获取多个初始数据；将所述多个初始数据打包为预设大小的数据包，以将所述数据包作为所述待传输数据。
11.可选地，所述获取优先级列表，并生成多个通路的仲裁请求之前还包括：获取各个通路中所述待传输数据的数据量；若所述通路中的所述待传输数据的数据量达到传输阈值，则生成所述通路的仲裁请求。
12.可选地，对所述目标通路中待传输数据进行传输包括：生成仲裁信号，所述仲裁信号包括所述目标通路的标识；根据所述仲裁信号读取所述目标通路中的待传输数据；将所述目标通路中的待传输数据传输至数据总线。
13.本发明还公开一种数据传输装置，所述数据传输装置包括：获取模块，用于获取优先级列表，并生成多个通路的仲裁请求，所述仲裁请求用于请求选取目标通路，所述优先级列表包括所有通路的优先级，每一通路的优先级表示该通路距离上一次传输时刻的时间间隔，所述通路的优先级越高，所述通路对应的时间间隔越长；选取模块，用于根据所述优先级列表以及所述多个通路中待传输数据的数据量选取目标通路，所述目标通路为所述多个通路中优先级最高的通路或者待传输数据的数据量最大的通路；传输模块，用于对所述目标通路中的待传输数据进行传输。
14.本发明还公开一种终端设备，包括存储器和处理器，所述存储器上存储有可在处理器上运行的计算机程序，所述计算机程序被处理器运行时执行上述任一种所述数据传输方法的步骤。
15.本发明还公开一种计算机可读存储介质，其上存储有计算机程序，所述计算机可读存储介质为非易失性存储介质或非瞬态存储介质，所述计算机程序被处理器运行时执行上述任一种数据传输方法的步骤。
16.与现有技术相比，本发明的技术方案具有以下有益效果：
17.本发明提出一种数据传输方法，通过获取优先级列表，并生成多个通路的仲裁请求，可以得到各个通路的优先级；根据优先级列表以及多个通路中待传输数据的数据量选取目标通路，目标通路为多个通路中优先级最高的通路或者待传输数据的数据量最大的通路；对目标通路中的待传输数据进行传输。本发明技术方案通过优先级列表从多个通路中选取目标通路，每一通路的优先级表示该通路距离上一次传输时刻的时间间隔。利用优先级选取目标通路，能够优先传输距离上一次传输时刻的时间间隔最长的通路中的数据，从而保证各个通路中的待传输数据轮流进行传输，避免出现通路因长时间未进行数据传输而积累过多数据的情况；还可以避免出现待传输数据较少的通路频繁进行数据传输的情况，从而充分利用传输带宽资源，提高数据的传输效率。
18.进一步地，通过获取每一通路中待传输数据的数据量，在多个通路中优先级最高
的通路和待传输数据的数据量最大的通路不为同一通路时，比较两个通路的数据量的差值。若差值达到预设差值，则将待传输数据的数据量最大的通路作为目标通路。本技术利用通路中待传输数据的数据量以及通路的优先级共同进行目标通路的选取，可以确保在通路中待传输数据的数据量过大而通路的优先级不是最高时能够及时将通路中的待传输数据进行传输，避免因待传输数据的累积影响该通路的数据传输效率。
附图说明
19.图1是本发明实施例提供的一种数据传输方法的整体流程图；
20.图2是本发明实施例提供的一种数据传输装置的结构示意图；
21.图3是本发明实施例提供的另一种数据传输装置的结构示意图。
具体实施方式
22.如背景技术中所述，现有技术在通过总线将数据传输至芯片中的存储介质时，通常是根据总线在空闲状态下接收到各个通路的数据的时间顺序选取目标通路，以对最快将数据传输至总线的目标通路中的数据进行传输。但是现有技术仅根据接收数据的时间顺序选取目标通路，会使各个通路中的数据无法合理地传输至总线，导致出现某一通路中的数据持续累积，而其他数据量较少的通路传输了多次数据的情况，造成传输带宽资源的浪费，降低了数据的传输效率。
23.本发明中，通过获取优先级列表，并生成多个通路的仲裁请求，可以得到各个通路的优先级；根据优先级列表以及多个通路中待传输数据的数据量选取目标通路，目标通路为多个通路中优先级最高的通路或者待传输数据的数据量最大的通路；对目标通路中的待传输数据进行传输。本发明技术方案通过优先级列表从多个通路中选取目标通路，每一通路的优先级表示该通路距离上一次传输时刻的时间间隔。利用优先级选取目标通路，能够优先传输距离上一次传输时刻的时间间隔最长的通路中的数据，从而保证各个通路中的待传输数据轮流进行传输，避免出现通路因长时间未进行数据传输而积累过多数据的情况；还可以避免出现待传输数据较少的通路频繁进行数据传输的情况，从而充分利用传输带宽资源，提高数据的传输效率。
24.进一步地，通过获取每一通路中待传输数据的数据量，在多个通路中优先级最高的通路和待传输数据的数据量最大的通路不为同一通路时，比较两个通路的数据量的差值。若差值达到预设差值，则将待传输数据的数据量最大的通路作为目标通路。本技术利用通路中待传输数据的数据量以及通路的优先级共同进行目标通路的选取，可以确保在通路中待传输数据的数据量过大而通路的优先级不是最高时能够及时将通路中的待传输数据进行传输，避免因待传输数据的累积影响该通路的数据传输效率。
25.本技术中所称通路是指从生成数据的算法单元到数据总线之间传输数据的通道。
26.本技术中所称待传输数据是指算法单元生成的初始数据，或多个初始数据打包成的数据包。
27.本技术中所称数据总线是指芯片内各个单元之间传输数据的通道。
28.为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全
部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
29.图1是本发明实施例提供的一种数据传输方法的整体流程图。
30.在具体实施中，下述步骤101至步骤103所记载的数据传输方法可以用于终端设备中。上述步骤具体可以由终端设备来执行，也可以由终端设备中具有数据处理功能的芯片所执行，也可以由终端设备中包含有数据处理功能的芯片的芯片模组来执行。
31.具体地，如图1所示，数据传输方法可以包括以下步骤：
32.在步骤101中，获取优先级列表，并生成多个通路的仲裁请求；
33.在步骤102中，根据所述优先级列表以及所述多个通路中待传输数据的数据量选取目标通路；
34.在步骤103中，对所述目标通路中的待传输数据进行传输。
35.在具体实施方式中，终端设备中的各个通路获取多个初始数据。具体地，初始数据可以是芯片中算法单元处理完成的数据，算法单元包括多个算法核，每一通路对应于一个算法核。例如，初始数据可以是经过图像信号处理单元(image signal processing,isp)处理得到的图像数据。
36.在一种具体实施方式中，在获取到初始数据后，将多个初始数据打包为预设大小的数据包，以将数据包作为待传输数据。
37.在另一种具体实施方式中，初始数据为待传输数据。
38.进一步地，获取各个通路中待传输数据的数据量，并判断各个通路中待传输数据的数据量是否达到传输阈值。若通路中的待传输数据的数据量达到传输阈值，表示该通路中已积累了一定量的待传输数据，需要对该通路中的待传输数据进行传输，那么可以生成该通路的仲裁请求。通过设置传输阈值可以确保各个通路中的待传输数据达到一定量后再进行传输，避免对传输带宽资源的浪费，大大提升数据的传输效率。
39.在步骤101的具体实施方式中，获取优先级列表，并生成多个通路的仲裁请求，仲裁请求用于请求从多个通路中选择目标通路。终端设备还可以获取优先级列表，优先级列表包括所有通路的优先级，每一通路的优先级表示该通路距离上一次进行数据传输的传输时刻的时间间隔，若通路的优先级越高，则通路距离上一次进行数据传输的时间间隔越长。
40.在步骤102的具体实施方式中，根据优先级列表以及多个通路中待传输数据的数据量选取目标通路，目标通路是多个通路中优先级最高的通路或者待传输数据的数据量最大的通路。
41.在具体实施方式中，获取每一通路中待传输数据的数据量，若发送仲裁请求的多个通路中优先级最高的通路和待传输数据的数据量最大的通路为同一个通路，则将优先级最高的通路作为目标通路。
42.若发送仲裁请求的多个通路中优先级最高的通路和待传输数据的数据量最大的通路不是同一个通路，则计算优先级最高的通路中待传输数据的数据量与待传输数据的数据量最大的通路中待传输数据的数据量的差值。将差值与预设差值进行比较，若差值达到预设差值，则表示待传输数据的数据量最大的通路中已积累了大量数据，需要及时对该通路中的数据进行传输，可以将待传输数据的数据量最大的通路作为目标通路；或者，若差值小于预设差值，表示待传输数据的数据量最大的通路中的数据量与优先级最高的通路中的
数据量相差不大，可以仍按照优先级的排序将优先级最高的通路作为目标通路。
43.通过将发送仲裁请求的多个通路中优先级最高的初始通路在优先级列表中的优先级调至最高，可以保证距离上一次进行数据传输的时间间隔较长的通路可以进行数据传输，避免该通路积累过多的数据量。并且获取各个通路的数据量，在通路中优先级最高的通路和待传输数据的数据量最大的通路不为同一通路且两个通路的数据量差值达到预设差值时，将待传输数据的数据量最大的通路作为目标通路，使目标通路中积累的待传输数据能够及时地传输至数据总线中
44.在一个非限制性的实施例中，在对比优先级最高的通路中待传输数据的数据量和待传输数据的数据量最大的通路中待传输数据的数据量之前，可以先在发送仲裁请求的多个通路中确定优先级最高的初始通路，并对优先级列表中各个通路的优先级进行调整。具体地，将优先级列表中优先级高于初始通路的通路的优先级减少预设幅度，并将优先级列表中初始通路的优先级调至最高。
45.在本实施例中，预设幅度可以为一个优先级。
46.需要说明的是，可以将多个通路同时作为目标通路，目标通路的数量可以根据实际情况进行选择。相应地，可以将预设幅度设置为多个优先级。具体地，预设幅度中优先级的数量为目标通路的数量。通路的优先级增加或减少的预设幅度可以根据实际情况进行选择，本技术对此不作限制。
47.对优先级列表中初始通路的优先级进行调整，那么将待传输数据的数据量最大的通路中的待传输数据进行传输后，优先级列表中优先级最高的通路仍是初始通路。从而在下一次选取目标通路时，确保初始通路能够优先被作为目标通路，避免因本次将数据量最大的通路作为目标通路而造成初始通路积累过多的待传输数据，从而合理地对各个通路中的待传输数据进行传输。
48.在步骤103的具体实施方式中，生成仲裁信号，仲裁信号包括目标通路的标识，用于指示目标通路进行数据传输；根据仲裁信号读取目标通路中的待传输数据，将目标通路中的待传输数据传输至数据总线。
49.在一个非限制性的实施例中，在生成仲裁信号后，对优先级列表中各个通路的优先级进行调整。具体地，将优先级列表中优先级低于目标通路的通路的优先级增加预设幅度，并将优先级列表中目标通路的优先级调至最低，以得到调整后的优先级列表。调整后的优先级列表可以用于进行下一次目标通路的选取。
50.在一个具体的实施例中，总共有5个通路参与待传输数据的传输，优先级列表如表1所示，其中第一优先级为最高优先级，第五优先级为最低优先级。
51.优先级通路标识第一优先级通路1第二优先级通路2第三优先级通路3第四优先级通路4第五优先级通路5
52.表1
53.在获取到通路2、通路3和通路5的仲裁请求后，确定发送仲裁请求的三个通路中优
先级最高的通路为通路2，将通路2作为初始通路，并对优先级列表进行第一次调整。具体地，将优先级高于通路2的通路的优先级减少一个优先级，并将初始通路的优先级调整为最高，也即将通路1的优先级调整为第二优先级，并将通路2的优先级调整为第一优先级。得到的优先级列表如表2所示。
54.优先级通路标识第一优先级通路2第二优先级通路1第三优先级通路3第四优先级通路4第五优先级通路5
55.表2
56.获取通路2、通路3和通路5中待传输数据的数据量，确定待传输数据的数据量最大的通路为通路3。确定通路2中待传输数据的数据量和通路3中待传输数据的数据量的差值，所述差值达到预设差值。将通路3作为目标通路，以对通路3发送仲裁信号，并对优先级列表进行第二次调整。具体地，将优先级列表中优先级低于通路3的通路的优先级增加一个优先级，并将目标通路的优先级调至最低，也即将通路4和通路5的优先级增加一个优先级，并将通路3的优先级调至最低。调整得到的优先级列表如表3所示，表3所示的优先级列表也将用于进行下一次目标通路的选取。
57.优先级通路标识第一优先级通路2第二优先级通路1第三优先级通路4第四优先级通路5第五优先级通路3
58.表3
59.如图2所示，本发明实施例还公开了一种数据传输装置。数据传输装置包括：
60.isp单元201，用于进行数据处理，以生成多个初始数据；
61.缓存单元202，用于将多个初始数据打包为数据包，以作为待传输数据，并生成仲裁请求，以根据获取到的仲裁信号读取待传输数据；
62.仲裁单元203，用于在接收多个通路的仲裁请求后选取目标通路，并生成仲裁信号。
63.缓存单元202可以在接收到仲裁信号后将待传输数据传输至数据总线。
64.在本实施例中，初始数据为图像数据。
65.在具体实施方式中，isp单元201包括多个算法核2011，算法核2011为isp单元201中具体进行数据处理，并生成多个初始数据的单位。
66.在一个非限制的实施例中，数据传输装置包括多个缓存单元202，缓存单元202的数量与算法核2011的数量一致，第一缓存单元202与算法核2011一一对应连接。缓存单元202包括移位器2021、第一存储子单元2022、仲裁请求生成子单元2023和读取子单元2024，移位器2021可以在接收到算法核2011发送的多个初始数据后将多个初始数据打包为预设
大小的数据包，并将数据包作为待传输数据存储至第一存储子单元2022中。
67.通过将初始数据打包为数据包，较于直接读取初始数据，可以减少从第一存储子单元2021中读取的数据量，进而减少读取数据的次数，从而缩短读取数据的时间，提高数据的传输效率。
68.在芯片包括数据传输装置时，可以在该芯片的设计阶段根据isp单元201所处理的数据类型的大小以及传输延迟等参数确定第一存储子单元2022的存储空间大小，确保存储空间的充分利用。具体地，第一存储子单元2022可以采用先进先出队列(first input first output,fifo)进行待传输数据的缓存。
69.仲裁请求生成子单元2023用于获取第一存储子单元2022中待传输数据的数据量。当第一存储子单元2022中待传输数据的数据量达到传输阈值时，仲裁请求生成子单元2023生成仲裁请求，并将仲裁请求发送至仲裁单元203中。
70.在一个非限制的实施例中，仲裁单元203中存储有优先级列表，在接收到多个仲裁请求后，仲裁单元203将根据优先级列表以及各个通路中待传输数据的数据量选取目标通路。仲裁请求生成子单元2023可以将第一存储子单元2022中待传输数据的数据量发送至仲裁单元203，以供仲裁单元203进行目标通路的选取。关于选取目标通路的步骤可以参考图1中的相关描述，此处不再赘述。
71.在选取目标通路后，仲裁单元203将生成仲裁信号，并将仲裁信号发送至目标通路对应的缓存单元202中的读取子单元2024。仲裁信号包括目标通路的标识。在生成仲裁信号后，仲裁单元203由工作状态转至空闲状态，以准备进行下一次目标通路的选取，仲裁单元203的工作状态表示仲裁单元203正在选取目标通路。
72.在一个非限制性的实施例中，数据传输装置还包括数据总线205，数据总线205用于将待传输数据传输至芯片中的其他单元。具体地，数据总线205可以将待传输数据传输至芯片的内存中。
73.在具体实施方式中，读取子单元2024可以在获取到仲裁信号后从第一存储子单元2022中读取数据量为传输阈值的待传输数据，以将待传输数据传输至数据总线205。需要注意的是，若同时需要在第一存储子单元2022中进行待传输数据的读取和存储，需要在待传输数据完成存储后再进行待传输数据的读取，以避免因读写冲突影响数据传输装置的工作性能。
74.在一个非限制性的实施例中，数据传输装置还包括指令生成单元204，指令生成单元204用于生成传输指令，以将待传输数据以及传输指令发送至数据总线205，传输指令用于指示待传输数据的传输终点。具体地，传输指令可以包括待传输数据在内存中的存储地址以及存储长度。数据总线205在获取到待传输数据以及传输指令后，可以将待传输数据传输至传输指令中指示的内存中的存储地址。
75.由于数据总线205仅能识别到按照指定协议生成的传输指令，因此指令生成单元204生成的传输指令可以为axi指令(advanced extensible interface，中文名：总线协议)，axi指令符合数据总线205的总线协议，使数据总线205能够识别到axi指令的内容。
76.指令生成单元204包括第二存储子单元2041、指令生成器2042和指令存储子单元2043，读取子单元2024从第一存储子单元2022读取数据量为传输阈值的待传输数据后，可以将待传输数据发送至指令生成单元204。指令生成单元204可以将各个读取子单元2024发
送的待传输数据存储在第二存储子单元2041中。具体地，第二存储子单元2041可以采用先进先出队列(first input first output,fifo)进行待传输数据的缓存。
77.指令生成器2042可以针对各个读取子单元2024发送的待传输数据生成传输指令，并根据传输指令的生成顺序将传输指令按序存储于指令存储子单元2043中。
78.在一个非限制性的实施例中，芯片的内存中存在多个存储区域，若同一读取子单元2024发送的待传输数据需要存储于不同的存储区域中，指令生成器2042需要生成多个传输指令，以指示待传输数据在各个存储区域中的存储地址，防止数据存储时因待存储数据跨区域存储而报错。
79.在一个非限制性的实施例中，指令生成单元204还包括发送子单元2044，发送子单元2044会在数据总线205处于空闲状态时从第二存储子单元2041以及指令存储子单元2043中分别读取待传输数据及其对应的传输指令，并将待传输数据及其对应的传输指令发送至数据总线205。数据总线205将根据传输指令指示的存储地址将待传输数据传输至内存中的存储地址，数据总线205处于空闲状态是指数据总线205未进行数据传输。
80.发送子单元2044将待传输数据及其对应的传输指令传输至数据总线205的先后顺序为待传输数据存储至第二存储子单元2041的先后顺序，待传输数据越早存储至第二存储子单元2041，则越早发送至数据总线205。传输指令的存储顺序与待传输数据的存储顺序一致。
81.如图3所示，本发明实施例还公开了另一种数据传输装置。数据传输装置30包括：
82.获取模块301，用于获取优先级列表，并生成多个通路的仲裁请求，所述仲裁请求用于请求选取目标通路，所述优先级列表包括所有通路的优先级，每一通路的优先级表示该通路距离上一次传输时刻的时间间隔，所述通路的优先级越高，所述通路对应的时间间隔越长；
83.选取模块302，用于根据所述优先级列表以及所述多个通路中待传输数据的数据量选取目标通路，所述目标通路为所述多个通路中优先级最高的通路或者待传输数据的数据量最大的通路；
84.传输模块303，用于对所述目标通路中的待传输数据进行传输。
85.在具体实施中，上述数据传输装置30可以对应于终端设备中具有数据处理功能的芯片，例如soc(system-on-a-chip，片上系统)、基带芯片等；或者对应于终端设备中包括具有数据处理功能的芯片模组；或者对应于具有数据处理功能芯片的芯片模组，或者对应于终端设备。
86.关于所述数据传输装置30的工作原理、工作方式的更多内容，可以参照图1和图2中的相关描述，这里不再赘述。
87.关于上述实施例中描述的各个装置、产品包含的各个模块/单元，其可以是软件模块/单元，也可以是硬件模块/单元，或者也可以部分是软件模块/单元，部分是硬件模块/单元。例如，对于应用于或集成于芯片的各个装置、产品，其包含的各个模块/单元可以都采用电路等硬件的方式实现，或者，至少部分模块/单元可以采用软件程序的方式实现，该软件程序运行于芯片内部集成的处理器，剩余的(如果有)部分模块/单元可以采用电路等硬件方式实现；对于应用于或集成于芯片模组的各个装置、产品，其包含的各个模块/单元可以都采用电路等硬件的方式实现，不同的模块/单元可以位于芯片模组的同一组件(例如芯
片、电路模块等)或者不同组件中，或者，至少部分模块/单元可以采用软件程序的方式实现，该软件程序运行于芯片模组内部集成的处理器，剩余的(如果有)部分模块/单元可以采用电路等硬件方式实现；对于应用于或集成于终端的各个装置、产品，其包含的各个模块/单元可以都采用电路等硬件的方式实现，不同的模块/单元可以位于终端内同一组件(例如，芯片、电路模块等)或者不同组件中，或者，至少部分模块/单元可以采用软件程序的方式实现，该软件程序运行于终端内部集成的处理器，剩余的(如果有)部分模块/单元可以采用电路等硬件方式实现。
88.本发明实施例还公开了一种存储介质，存储介质为计算机可读存储介质，所述计算机可读存储介质为非易失性存储介质或非瞬态存储介质，所述存储介质为计算机可读存储介质，其上存储有计算机程序，所述计算机程序运行时可以执行图1和图2中所示方法的步骤。
89.本发明实施例还公开了一种终端设备，所述终端设备可以包括存储器和处理器，所述存储器上存储有可在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时可以执行图1和图2中所示方法的步骤。
90.本技术实施例中出现的“多个”是指两个或两个以上。
91.本技术实施例中出现的第一、第二等描述，仅作示意与区分描述对象之用，没有次序之分，也不表示本技术实施例中对设备个数的特别限定，不能构成对本技术实施例的任何限制。
92.应理解，本技术实施例中，所述处理器可以为中央处理单元(central processing unit，简称cpu)，该处理器还可以是其他通用处理器、数字信号处理器(digital signal processor，简称dsp)、专用集成电路(application specific integrated circuit，简称asic)、现成可编程门阵列(field programmable gate array，简称fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
93.还应理解，本技术实施例中的存储器可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(read-only memory，简称rom)、可编程只读存储器(programmable rom，简称prom)、可擦除可编程只读存储器(erasable prom，简称eprom)、电可擦除可编程只读存储器(electrically eprom，简称eeprom)或闪存。易失性存储器可以是随机存取存储器(random access memory，简称ram)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的随机存取存储器(random access memory，简称ram)可用，例如静态随机存取存储器(static ram，简称sram)、动态随机存取存储器(dram)、同步动态随机存取存储器(synchronous dram，简称sdram)、双倍数据速率同步动态随机存取存储器(double data rate sdram，简称ddr sdram)、增强型同步动态随机存取存储器(enhanced sdram，简称esdram)、同步连接动态随机存取存储器(synchlink dram，简称sldram)和直接内存总线随机存取存储器(direct rambus ram，简称dr ram)。
94.上述实施例，可以全部或部分地通过软件、硬件、固件或其他任意组合来实现。当使用软件实现时，上述实施例可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令或计算机程序。在计算机上加载或执行所述计算机
指令或计算机程序时，全部或部分地产生按照本技术实施例所述的流程或功能。所述计算机可以为通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线或无线方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集合的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质(例如，软盘、硬盘、磁带)、光介质(例如，dvd)、或者半导体介质。半导体介质可以是固态硬盘。所述存储介质还可以包括非挥发性存储器(non-volatile)或者非瞬态(non-transitory)存储器等。
95.应理解，在本技术的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本技术实施例的实施过程构成任何限定。
96.在本技术所提供的几个实施例中，应该理解到，所揭露的方法、装置和系统，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的；例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式；例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
97.所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
98.另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理包括，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
99.上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的部分步骤。
100.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

技术特征：
1.一种数据传输方法，其特征在于，包括：获取优先级列表，并生成多个通路的仲裁请求，所述仲裁请求用于请求选取目标通路，所述优先级列表包括所有通路的优先级，每一通路的优先级表示该通路距离上一次传输时刻的时间间隔，所述通路的优先级越高，所述通路对应的时间间隔越长；根据所述优先级列表以及所述多个通路中待传输数据的数据量选取目标通路，所述目标通路为所述多个通路中优先级最高的通路或者待传输数据的数据量最大的通路；对所述目标通路中的待传输数据进行传输。2.根据权利要求1所述的数据传输方法，其特征在于，所述根据所述优先级列表以及所述多个通路中待传输数据的数据量选取目标通路包括：获取每一通路中待传输数据的数据量；若所述多个通路中优先级最高的通路和待传输数据的数据量最大的通路不为同一通路，则确定优先级最高的通路中待传输数据的数据量与待传输数据的数据量最大的通路中待传输数据的数据量的差值；若所述差值达到预设差值，则将待传输数据的数据量最大的通路作为所述目标通路；或者，若所述差值小于所述预设差值，则将优先级最高的通路作为所述目标通路。3.根据权利要求1所述的数据传输方法，其特征在于，还包括：将所述优先级列表中优先级低于所述目标通路的通路的优先级增加预设幅度，并将所述优先级列表中所述目标通路的优先级调至最低，以得到调整后的优先级列表，所述调整后的优先级列表用于进行下一次目标通路的选取。4.根据权利要求1所述的数据传输方法，其特征在于，所述根据所述优先级列表以及所述多个通路中待传输数据的数据量选取目标通路包括：确定发送所述仲裁请求的多个通路中优先级最高的初始通路；将所述优先级列表中优先级高于所述初始通路的通路的优先级减少预设幅度，并将所述优先级列表中所述初始通路的优先级调至最高。5.根据权利要求1所述的数据传输方法，其特征在于，所述获取优先级列表，并生成多个通路的仲裁请求之前还包括：获取多个初始数据；将所述多个初始数据打包为预设大小的数据包，以将所述数据包作为所述待传输数据。6.根据权利要求1所述的数据传输方法，其特征在于，所述获取优先级列表，并生成多个通路的仲裁请求之前还包括：获取各个通路中所述待传输数据的数据量；若所述通路中的所述待传输数据的数据量达到传输阈值，则生成所述通路的仲裁请求。7.根据权利要求1所述的数据传输方法，其特征在于，对所述目标通路中待传输数据进行传输包括：生成仲裁信号，所述仲裁信号包括所述目标通路的标识；根据所述仲裁信号读取所述目标通路中的待传输数据；将所述目标通路中的待传输数据传输至数据总线。
8.一种数据传输装置，其特征在于，包括：获取模块，用于获取优先级列表，并生成多个通路的仲裁请求，所述仲裁请求用于请求选取目标通路，所述优先级列表包括所有通路的优先级，每一通路的优先级表示该通路距离上一次传输时刻的时间间隔，所述通路的优先级越高，所述通路对应的时间间隔越长；选取模块，用于根据所述优先级列表以及所述多个通路中待传输数据的数据量选取目标通路，所述目标通路为所述多个通路中优先级最高的通路或者待传输数据的数据量最大的通路；传输模块，用于对所述目标通路中的待传输数据进行传输。9.一种终端设备，包括存储器和处理器，所述存储器上存储有可在所述处理器上运行的计算机程序，其特征在于，所述处理器运行所述计算机程序时执行权利要求1至7中任一项所述数据传输方法的步骤。10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机可读存储介质为非易失性存储介质或非瞬态存储介质，所述计算机程序被处理器运行时执行权利要求1至7中任一项所述数据传输方法的步骤。

技术总结
本发明公开了一种数据传输方法及装置、终端设备、计算机可读存储介质，所述数据传输方法包括：获取优先级列表，并生成多个通路的仲裁请求，所述仲裁请求用于请求选取目标通路，根据所述优先级列表以及所述多个通路中待传输数据的数据量选取目标通路，所述目标通路为所述多个通路中优先级最高的通路或者待传输数据的数据量最大的通路；对所述目标通路中的待传输数据进行传输。使用上述技术方案能够从多个通路中选取目标通路，保障各个通路能够合理地占用传输总线，以提高数据的传输效率。以提高数据的传输效率。以提高数据的传输效率。


技术研发人员：邹志理
受保护的技术使用者：黑芝麻智能科技（深圳）有限公司
技术研发日：2023.03.20
技术公布日：2023/7/17